專利名稱：用于安排粗細(xì)延遲間隔并包括環(huán)形振蕩器的同步鏡像延遲(smd)電路及方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路，以及更具體地，涉及使在集成電路中產(chǎn)生的內(nèi)部時(shí)鐘信號(hào)和施加到該集成電路上的外部時(shí)鐘信號(hào)同步。
背景技術(shù)：
在同步集成電路中，集成電路通過外部時(shí)鐘信號(hào)來計(jì)時(shí)，并且在預(yù)定的時(shí)間執(zhí)行操作，其中所述預(yù)定時(shí)間與所施加的時(shí)鐘信號(hào)的上升和下降沿有關(guān)。同步集成電路的例子包括同步存儲(chǔ)設(shè)備，例如，同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、同步靜態(tài)隨機(jī)存取存儲(chǔ)器(SSRAM)、以及比如SLDRAM和RDRAM的盒式存儲(chǔ)器，以及還包括其它類型的集成電路，例如，微處理器。通過外部時(shí)鐘信號(hào)來確定同步存儲(chǔ)設(shè)備的外部信號(hào)的定時(shí)，并且通常必須使存儲(chǔ)設(shè)備內(nèi)的操作與外部操作同步。例如，命令與外部時(shí)鐘信號(hào)同步地放置在存儲(chǔ)設(shè)備的命令總線上，并且存儲(chǔ)設(shè)備必須在適當(dāng)?shù)臅r(shí)間鎖存這些命令，以成功地獲取這些命令。為了鎖存所施加的命令，響應(yīng)于外部時(shí)鐘信號(hào)，來形成內(nèi)部時(shí)鐘信號(hào)，并且內(nèi)部時(shí)鐘信號(hào)通常被施加到包含在存儲(chǔ)設(shè)備中的鎖存器上，由此使這些命令記錄在鎖存器中。必須使內(nèi)部時(shí)鐘信號(hào)和外部時(shí)鐘信號(hào)同步，以確保內(nèi)部時(shí)鐘信號(hào)在適當(dāng)?shù)臅r(shí)間對(duì)鎖存器進(jìn)行計(jì)時(shí)，以成功地獲取這些命令。在本說明書中，“外部”用來表示在存儲(chǔ)設(shè)備外的信號(hào)以及操作，以及“內(nèi)部”用來表示在存儲(chǔ)設(shè)備內(nèi)的信號(hào)以及操作。此外，雖然本說明書針對(duì)同步存儲(chǔ)設(shè)備，但是在這里所描述的原理同樣可適用于其它類型的同步集成電路。
在存儲(chǔ)設(shè)備中用于產(chǎn)生內(nèi)部時(shí)鐘信號(hào)的內(nèi)部電路必然引入一些時(shí)間延遲，促使內(nèi)部時(shí)鐘信號(hào)相對(duì)于外部時(shí)鐘信號(hào)發(fā)生相移。只要相移是最小的，存儲(chǔ)設(shè)備內(nèi)的定時(shí)可以容易地與外部定時(shí)同步。為提高施加命令的速率以及數(shù)據(jù)傳送到存儲(chǔ)設(shè)備和從存儲(chǔ)設(shè)備傳送出的速率，遞增了外部時(shí)鐘信號(hào)的頻率，并且在現(xiàn)代同步存儲(chǔ)器中，該頻率超過了100MHZ。但是，隨著外部時(shí)鐘信號(hào)的頻率遞增，由內(nèi)部電路引入的時(shí)間延遲變得更加顯著。這是因?yàn)殡S著外部時(shí)鐘信號(hào)的頻率遞增，信號(hào)的周期減小，這樣甚至由內(nèi)部電路引入的很小延遲都對(duì)應(yīng)于內(nèi)部和外部時(shí)鐘信號(hào)之間顯著的相移。結(jié)果，在內(nèi)部時(shí)鐘信號(hào)對(duì)鎖存器計(jì)時(shí)之前，施加到存儲(chǔ)設(shè)備上的命令可能不再是有效的。
正如本領(lǐng)域所屬技術(shù)人員所意識(shí)到的那樣，為了使現(xiàn)代存儲(chǔ)設(shè)備中外部和內(nèi)部時(shí)鐘信號(hào)同步，人們已經(jīng)考慮并利用了多種不同的方法，包括延遲鎖定環(huán)路(DLL)、鎖相環(huán)路(PLL)、以及同步鏡像延遲裝置(SMD)。正如在此所使用的，術(shù)語“同步的”包括同時(shí)發(fā)生的多個(gè)信號(hào)以及彼此相對(duì)具有期望延遲的多個(gè)信號(hào)。圖1是常規(guī)的SMD 100的功能性方框圖，其中SMD 100接收一個(gè)施加的時(shí)鐘信號(hào)CLK，并且響應(yīng)于該CLK信號(hào)，產(chǎn)生一個(gè)同步時(shí)鐘信號(hào)CLKSYNC，其中該CLKSYNC信號(hào)與CLK信號(hào)同步。SMD 100包括一個(gè)輸入緩沖器102，其中輸入緩沖器102用于接收CLK信號(hào)，并且響應(yīng)于CLK信號(hào)，產(chǎn)生一個(gè)緩沖時(shí)鐘信號(hào)CLKBUF。CLKBUF信號(hào)相對(duì)于CLK信號(hào)具有一個(gè)延遲D1，在此D1對(duì)應(yīng)于輸入緩沖器的固有傳送延遲。
模擬延遲線路(model delay line)104接收CLKBUF信號(hào)，并且產(chǎn)生相對(duì)于CLKBUF信號(hào)具有模擬延遲D1+D2的前向延遲的時(shí)鐘信號(hào)FDCLK。正如以下將要更加詳細(xì)地說明的那樣，模擬延遲D1和D2模擬由輸入緩沖器102引入的延遲D1以及由輸出緩沖器106引入的延遲D2，其中輸出緩沖器106產(chǎn)生CLKSYNC信號(hào)。FDCLK信號(hào)經(jīng)由一個(gè)前向延遲線路108來傳送，其中前向延遲線路108包括串聯(lián)耦合的多個(gè)單位延遲110A-N，每個(gè)單位延遲從前一單位延遲接收一個(gè)輸入信號(hào)，并且產(chǎn)生相對(duì)于輸入信號(hào)具有一單位延遲UD的輸出信號(hào)。例如，單位延遲110A-N的每一個(gè)都可以是具有如單位延遲110A所表示的啟動(dòng)輸入的AND門，具有反相器，其中反相器引入對(duì)應(yīng)于反相器的傳送延遲的單位延遲UD。正如單位延遲110A中的反相器的方向所表示的那樣，在前向延遲線路104中，在圖1中FDCLK信號(hào)經(jīng)由單位延遲110A-N從左向右傳送。前向延遲線路108包括多個(gè)輸出112A-N，其中輸出112A-N的每一個(gè)都分別地耦合到來自相應(yīng)單位延遲110A-N的輸出。隨著FDCLK信號(hào)經(jīng)由多個(gè)單位延遲110A-N傳送，當(dāng)該信號(hào)呈現(xiàn)在各個(gè)輸出112A-N上時(shí)，該信號(hào)被指定為一個(gè)延遲的前向時(shí)鐘信號(hào)DFDCLK。
后向延遲線路114包括串聯(lián)耦合的多個(gè)單位延遲116A-N，正如前面對(duì)前向延遲線路108的描述一樣。然而，代替象前向延遲線路108一樣從單位延遲116A-N提供輸出，后向延遲線路114具有多個(gè)輸入118A-N，每個(gè)輸入分別耦合到相應(yīng)單位延遲116A-N的輸入。同時(shí)，單位延遲116A-N的每一個(gè)可以由具有一個(gè)耦合到相應(yīng)輸入118A-N的輸入的AND門形成。鏡像控制器120耦合到前向延遲線路108的輸出112A-N和后向延遲線路114的輸入118A-N。響應(yīng)于CLKBUF信號(hào)的上升沿，鏡像控制器120從前向延遲線路108中相應(yīng)的單位延遲110A-N將DFDCLK信號(hào)施加到后向延遲線路114中相應(yīng)的單位延遲116A-N的輸入。例如，如果FDCLK信號(hào)已傳送到單位延遲110J的輸出，則鏡像控制器120將在單位延遲110J的輸出上的DFDCLK信號(hào)輸出到后向延遲線路114中單位延遲116J的輸入。單位延遲116A到116I以及116K到116N不受影響。DFDCLK信號(hào)經(jīng)由后向延遲線路114中相應(yīng)的單位延遲116J并且經(jīng)由所有的單位延遲116I-A向該單位延遲左側(cè)傳送，以及從后向延遲線路114輸出，作為一個(gè)延遲的時(shí)鐘信號(hào)CLKDEL。這樣，正如單位延遲116A中AND門的方向所表示的那樣，在后向延遲線路114中，在圖1中，DFDCLK信號(hào)經(jīng)由多個(gè)單位延遲116A-N從右向左傳送。輸出緩沖器106接收CLKDEL信號(hào)，并且響應(yīng)于CLKDEL信號(hào)來產(chǎn)生CLKSYNC，其中CLKSYNC被輸出緩沖器引入的延遲D2所延遲。
現(xiàn)在，參照?qǐng)D1和圖2所示的信號(hào)時(shí)序圖來更詳細(xì)地描述SMD 100在使CLKSYNC信號(hào)與CLK信號(hào)同步時(shí)的整個(gè)操作，其中圖2描述了由SMD在操作期間所產(chǎn)生的各種信號(hào)。在圖2所示例子中，CLK信號(hào)的初始上升沿出現(xiàn)在時(shí)間T0。響應(yīng)于在時(shí)間T0的CLK信號(hào)的上升沿，在延遲D1之后的時(shí)間T1，輸入緩沖器102驅(qū)動(dòng)CLKBUF信號(hào)處于高位，其中CLKBUF信號(hào)的該初始上升沿被指定為CLKBUF信號(hào)的N沿。響應(yīng)于在時(shí)間T1的CLKBUF信號(hào)的上升沿轉(zhuǎn)變，在模擬延遲D1+D2之后的時(shí)間T2，模擬延遲線路104驅(qū)動(dòng)FDCLK信號(hào)處于高位。之后，F(xiàn)DCLK信號(hào)經(jīng)由前向延遲線路108中多個(gè)單位延遲110A-N進(jìn)行傳送，直至CLKBUF信號(hào)的下一個(gè)上升沿N+1在時(shí)間T3施加到鏡像控制器120。在時(shí)間T3，前向延遲線路108利用一個(gè)等于TCK-(D1+D2)的前向延遲FD來延遲FDCLK信號(hào)，其中TCK是CLK信號(hào)的周期。這是因?yàn)檎鐖D2所示的那樣，在時(shí)間T2的FDCLK信號(hào)的初始上升沿之后的TCK-(D1+D2)，發(fā)生CLKBUF信號(hào)的下一個(gè)上升沿。
響應(yīng)于CLKBUF信號(hào)在時(shí)間T3的上升沿，鏡像控制器120將來自前向延遲線路108中適當(dāng)?shù)膯挝谎舆t110A-N之輸出的FDCLK信號(hào)施加到后向延遲線路114中的相應(yīng)輸入118A-N。例如，假設(shè)延遲TCK-(D1+D2)等于十一個(gè)單位延遲UD，以便鏡像控制器120接收來自前向延遲線路108中單位延遲110K之輸出112K的DFDCLK信號(hào)。在這種情況下，鏡像控制器120將DFDCLK信號(hào)施加到后向延遲線路114中單位延遲116K的輸入118K。在圖2中其作為DFDCLK信號(hào)在時(shí)間T3的一個(gè)上升沿來描述。
之后，DFDCLK信號(hào)經(jīng)由后向延遲線路114中多個(gè)適當(dāng)?shù)膯挝谎舆t116J-A進(jìn)行傳送，并且在時(shí)間T4，后向延遲線路114響應(yīng)于所施加的DFDCLK信號(hào)，驅(qū)動(dòng)CLKDEL信號(hào)處于高位(high)。在時(shí)間T4，后向延遲線路114利用一個(gè)等于TCK-(D1+D2)的后向延遲BD來延遲CLKDEL信號(hào)，其中后向延遲BD等于前向延遲線路108的前向延遲FD。這是因?yàn)?，正如FDCLK信號(hào)在前向延遲線路108中單位延遲110A-N中所做的那樣，DFDCLK信號(hào)經(jīng)由后向延遲線路114中相同計(jì)數(shù)的單位延遲116A-N進(jìn)行傳送，這正如本領(lǐng)域技術(shù)人員所意識(shí)到的那樣。CLKDEL信號(hào)在時(shí)間T4的全部延遲等于D1+D1+D2+TCK-(D1+D2)+TCK-(D1+D2)，其等于2TCK-D2。這樣，在CLK信號(hào)在時(shí)間T5的下一個(gè)上升沿之前的輸出緩沖器106的延遲D2，出現(xiàn)CLKDEL信號(hào)在時(shí)間T4的上升沿。響應(yīng)于時(shí)間T4的CLKDEL信號(hào)，輸出緩沖器106驅(qū)動(dòng)CLKSYNC信號(hào)在時(shí)間T5處于高位，并且與CLK信號(hào)的上升沿同步。這樣，SMD 100產(chǎn)生了上升沿與CLK信號(hào)的上升沿同步的CLKSYNC信號(hào)。
在SMD 100中，盡管輸入緩沖器102和輸出緩沖器106都作為一個(gè)單獨(dú)的組件來描述，但每個(gè)都表示SMD 100的輸入與輸出之間所有組件和相關(guān)延遲。這樣，輸入緩沖器106表示了接收CLK信號(hào)的輸入和模擬延遲線路104的輸入之間所有組件的延遲D1，并且輸出緩沖器106表示后向延遲線路114的輸出和形成CLKSYNC信號(hào)的輸出之間所有組件的延遲D2，這正如本領(lǐng)域技術(shù)人員所意識(shí)到的那樣。
在SMD 100中，前向以及后向延遲線路108、114每個(gè)包含相同計(jì)數(shù)的單位延遲110A-N、116A-N。大量的單位延遲110A-N、116A-N能夠?yàn)镾MD 100提供產(chǎn)生前向和后向延遲FD、BD時(shí)更好的分辨率，其中前向和后向延遲FD、BD在之后將共同稱作可變延遲VD(例如VD＝FD+BD)。SMD 100的分辨率是最小的延遲增量，其可以遞增到可變延遲以及從可變延遲VD中減去，其中該可變延遲等于SMD 100中的單位延遲110A-N、116A-N的單位延遲UD的兩倍。更好的分辨率意味著將使CLK信號(hào)和CLKSYNC信號(hào)合理地同步，這正如本領(lǐng)域技術(shù)人員所意識(shí)到的那樣。另外，前向和后向延遲線路108、114必須能夠共同提供一個(gè)最大可變延遲VD，其相應(yīng)于在SMD 100被指定操作的頻率范圍內(nèi)具有最小頻率的CLK信號(hào)。這是因?yàn)?，前向和后向延遲線路108、114必須各自提供一個(gè)N×TCK-(D1+D2)的延遲，當(dāng)CLK信號(hào)的周期TCK最大時(shí)，其具有最大值，這出現(xiàn)在CLK信號(hào)的最小頻率處。
總而言之，SMD 100的期望分辨率和最大可變延遲VD能夠?qū)е掳ù罅康膯蝹€(gè)延遲級(jí)110A-N、116A-N，這些大量的延遲級(jí)110A-N、116A-N消耗半導(dǎo)體襯底上大量的空間，其中同步存儲(chǔ)設(shè)備的SMD 100和其它部件形成在半導(dǎo)體襯底。而且，這些大量的單個(gè)延遲級(jí)110A-N、116A-N能夠?qū)е耂MD 100明顯的功率消耗，這可能不是所期望的，尤其是在同步存儲(chǔ)設(shè)備包含在便攜式電池供電設(shè)備中的情況下。
這需要一個(gè)具有良好的分辨率的SMD，該SMD在半導(dǎo)體襯底上占據(jù)很小的空間，并且消耗較少的功率。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，同步鏡像延遲裝置包括環(huán)形振蕩器，該環(huán)形振蕩器利用一個(gè)被指定為振蕩時(shí)鐘信號(hào)的抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)。每個(gè)抽頭時(shí)鐘信號(hào)相對(duì)于該振蕩時(shí)鐘信號(hào)具有相應(yīng)的延遲。模擬延遲線路接收輸入時(shí)鐘信號(hào)，以及響應(yīng)于輸入時(shí)鐘信號(hào)來產(chǎn)生模擬延遲的時(shí)鐘信號(hào)。所述模擬延遲的時(shí)鐘信號(hào)相對(duì)于所述輸入時(shí)鐘信號(hào)具有模擬延遲。粗延遲電路響應(yīng)于振蕩器延遲時(shí)鐘信號(hào)、輸入時(shí)鐘信號(hào)和模擬延遲的時(shí)鐘信號(hào)產(chǎn)生粗延遲計(jì)數(shù)，以及響應(yīng)于等于參考計(jì)數(shù)值的延遲計(jì)數(shù)來觸發(fā)粗延遲啟動(dòng)信號(hào)。細(xì)延遲電路響應(yīng)于輸入時(shí)鐘信號(hào)來鎖存所述抽頭時(shí)鐘信號(hào)，以及根據(jù)鎖存的時(shí)鐘信號(hào)產(chǎn)生細(xì)延遲。細(xì)延遲電路響應(yīng)于粗延遲啟動(dòng)信號(hào)來觸發(fā)細(xì)延遲啟動(dòng)信號(hào)，所述細(xì)延遲啟動(dòng)信號(hào)相對(duì)于粗延遲啟動(dòng)信號(hào)具有細(xì)延遲。輸出電路耦合到粗延遲電路和細(xì)延遲電路，以及響應(yīng)于粗延遲延遲啟動(dòng)信號(hào)和細(xì)延遲啟動(dòng)信號(hào)處于有效狀態(tài)來產(chǎn)生延遲的時(shí)鐘信號(hào)。


圖1是顯示常規(guī)SMD的功能性方框圖；圖2是顯示圖1所示SMD在操作期間產(chǎn)生的各種信號(hào)的信號(hào)時(shí)序圖；圖3是描述包括用于產(chǎn)生延遲的時(shí)鐘信號(hào)之粗延遲和細(xì)延遲的環(huán)形振蕩器的上升沿SMD的功能性方框圖；圖4是顯示圖3所示SMD在操作期間產(chǎn)生的各種信號(hào)的信號(hào)時(shí)序圖；圖5是更詳細(xì)地顯示圖3所示SMD在產(chǎn)生延遲的時(shí)鐘信號(hào)之細(xì)延遲時(shí)的操作的信號(hào)時(shí)序圖；圖6是顯示圖3所示的環(huán)形振蕩器以及鎖存和比較電路的一個(gè)實(shí)施例的功能性方框圖和示意圖；圖7是顯示根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于產(chǎn)生延遲的時(shí)鐘信號(hào)的雙沿SMD的功能性方框圖，其中該延遲的時(shí)鐘信號(hào)具有與施加的時(shí)鐘信號(hào)的相應(yīng)上升沿和下降沿同步的上升沿和下降沿；圖8是顯示包括圖3的SMD和/或圖7的SMD的同步存儲(chǔ)設(shè)備的功能性方框圖；以及圖9是顯示包含圖8的存儲(chǔ)設(shè)備的計(jì)算機(jī)系統(tǒng)的功能性方框圖。
具體實(shí)施例方式
圖3是SMD 300的上升沿部分的功能性方框圖，其中SMD 300去掉了包含在圖1所述的常規(guī)SMD 100中的相對(duì)較大和較高功率的前向和后向延遲線路108，并且代替地包括一個(gè)環(huán)形振蕩器302，該環(huán)形振蕩器302給粗計(jì)數(shù)器電路304提供時(shí)鐘，以定義一個(gè)粗延遲CD，以及被細(xì)延遲電路306利用來定義一個(gè)細(xì)延遲FD。在操作期間，SMD 300調(diào)節(jié)粗細(xì)延遲CD、FD的值，以產(chǎn)生與外部時(shí)鐘信號(hào)CLK同步(例如相對(duì)于外部時(shí)鐘信號(hào)具有期望的延遲)的延遲的時(shí)鐘信號(hào)CLKDEL，正如以下將更加詳細(xì)地描述那樣。在接下來的說明中，闡述特定的細(xì)節(jié)，以提供對(duì)本發(fā)明充分地理解。但是，對(duì)本領(lǐng)域普通技術(shù)人員來說，顯而易見的是，可以實(shí)現(xiàn)本發(fā)明而沒有這些特定的細(xì)節(jié)。在其它方面中，沒有詳細(xì)顯示或者在整體上省略了公知的電路、控制信號(hào)、定時(shí)協(xié)議以及軟件操作，以便避免不必要地模糊本發(fā)明。
在SMD 300中，輸入緩沖器308接收CLK信號(hào)，并且響應(yīng)于CLK信號(hào)，產(chǎn)生一個(gè)時(shí)鐘緩沖信號(hào)CLKBUF。輸入緩沖器308引入一個(gè)輸入緩沖器延遲D1，使得CLKBUF信號(hào)相對(duì)于CLK信號(hào)被延遲一個(gè)輸入緩沖器延遲D1。模擬延遲線路310接收CLKBUF信號(hào)，并且產(chǎn)生上計(jì)數(shù)延遲的時(shí)鐘信號(hào)CLKUP，該上計(jì)數(shù)延遲的時(shí)鐘信號(hào)CLKUP相對(duì)于CLKBUF信號(hào)具有一個(gè)模擬延遲D1+D2。模擬延遲D1和D2模擬由輸入緩沖器308引入的延遲D1以及由輸出緩沖器(未示出)引入的延遲D2。
環(huán)形振蕩器302包括與非(NAND)門314A以及串聯(lián)的多個(gè)反相器314B-G，并且具有來自NAND門314A和反相器314A-G的輸出，反相器314A-G用于分別產(chǎn)生抽頭時(shí)鐘信號(hào)T1-T7。NAND門314A包括第一輸入，第二輸入接收CLKUP信號(hào)。每個(gè)抽頭時(shí)鐘信號(hào)T1-T7具有相對(duì)于前一個(gè)抽頭時(shí)鐘信號(hào)的單位細(xì)延遲UFD，并且也具有相對(duì)于抽頭時(shí)鐘信號(hào)T7的相應(yīng)延遲。來自最后一個(gè)反相器314G的抽頭時(shí)鐘信號(hào)T7經(jīng)由反相器315被施加來產(chǎn)生振蕩器時(shí)鐘信號(hào)CLKOSC。單位細(xì)延遲UFD對(duì)應(yīng)于NAND門314A和反相器314B-G的相應(yīng)傳送延遲。本領(lǐng)域普通技術(shù)人員將理解用于形成具有大致相同單位細(xì)延遲UFD的NAND門314A的合適電路可作為反相器314B-G。這樣，抽頭時(shí)鐘信號(hào)T1被反相，并且具有相對(duì)于抽頭時(shí)鐘信號(hào)T7的延遲UFD，同樣，抽頭時(shí)鐘信號(hào)T2相對(duì)應(yīng)抽頭時(shí)鐘信號(hào)T1也具有延遲UFD，對(duì)于其它的抽頭時(shí)鐘信號(hào)T3-T6，以此類推。細(xì)延遲電路306在定義CLFDEL信號(hào)的細(xì)延遲FD時(shí)利用抽頭時(shí)鐘信號(hào)T1-T7，正如以下將要相細(xì)描述的那樣。環(huán)形振蕩器302可以包括更多或者更少的反相器324，正如本領(lǐng)域普通技術(shù)人員所意識(shí)到的那樣。
粗延遲電路304包括上/下粗延遲計(jì)數(shù)器316，其由CLKOSC信號(hào)提供時(shí)鐘以及響應(yīng)于CLKOSC來產(chǎn)生粗延遲計(jì)數(shù)CDC。計(jì)數(shù)器316在上計(jì)數(shù)輸入上接收CLKUP信號(hào)，并且響應(yīng)于CLKUP信號(hào)的上升沿以上計(jì)數(shù)模式操作，以響應(yīng)于CLKOSC信號(hào)的每個(gè)上升沿來遞增CDC計(jì)數(shù)。計(jì)數(shù)器316以上計(jì)數(shù)模式操作，直到在下計(jì)數(shù)輸入上接收到CLKBUF的上升沿。響應(yīng)于CLKBUF的上升沿，計(jì)數(shù)器316以下計(jì)數(shù)模式操作，以響應(yīng)于CKLOSC的每個(gè)上升沿來遞減CDC的計(jì)數(shù)。在操作中，計(jì)數(shù)器316響應(yīng)于CLKUP信號(hào)的上升沿以上計(jì)數(shù)模式操作，以響應(yīng)于CLKOSC信號(hào)的每個(gè)上升沿來從初始值開始遞增CDC計(jì)數(shù)。當(dāng)計(jì)數(shù)器316接收到CLKBUF信號(hào)的上升沿時(shí)，以下計(jì)數(shù)模式的操作開始，并且計(jì)數(shù)器響應(yīng)于CKLOSC的每個(gè)上升沿來遞減CDC的計(jì)數(shù)，以將CDC計(jì)數(shù)從在上計(jì)數(shù)模式下達(dá)到的最終值遞減到初始值。CDC計(jì)數(shù)的每個(gè)遞增或者遞減對(duì)應(yīng)于CLKOSC信號(hào)的周期TCK，因?yàn)镃DC計(jì)數(shù)響應(yīng)于CLKOSC信號(hào)的每個(gè)上升沿而被遞增或者遞減。如果單位粗延遲UCD被定義為等于CLKOSC信號(hào)的周期TCK，則每個(gè)單位粗延遲等于十四個(gè)單位細(xì)延遲UFD(UCD＝14×UFD)，因?yàn)樵贑LKOSC信號(hào)的每個(gè)循環(huán)期間，CLKOSC信號(hào)傳送經(jīng)過NAND門314A和每個(gè)314B-G兩次。數(shù)字比較器318接收CDC計(jì)數(shù)，并且當(dāng)CDC計(jì)數(shù)等于初始值時(shí)，產(chǎn)生有效的粗啟動(dòng)信號(hào)CEN。
細(xì)延遲電路306包括鎖存和比較電路320，其響應(yīng)于CLKBUF信號(hào)的上升沿，鎖存來自環(huán)形振蕩器302的抽頭時(shí)鐘信號(hào)T1-T7。在這種方式下，鎖存和比較電路320在給定時(shí)間點(diǎn)(例如，在CLKBUF信號(hào)的上升沿)俘獲環(huán)形振蕩器302的狀態(tài)。鎖存和比較電路320此后根據(jù)鎖存的抽頭時(shí)鐘信號(hào)T1-T7來產(chǎn)生多個(gè)細(xì)延遲信號(hào)FD1-FD7。更具體地，鎖存和比較電路320對(duì)于每對(duì)相鄰的抽頭時(shí)鐘信號(hào)T1-T7執(zhí)行XOR操作，每個(gè)XOR操作的結(jié)果是產(chǎn)生相應(yīng)的FD1-FD7信號(hào)。例如，鎖存和比較電路320執(zhí)行抽頭時(shí)鐘信號(hào)T1和T2的XOR以產(chǎn)生FD1信號(hào)，執(zhí)行抽頭時(shí)鐘信號(hào)T2和T3的XOR以產(chǎn)生FD2信號(hào)，等等，以及執(zhí)行抽頭時(shí)鐘信號(hào)T7和T1的XOR以產(chǎn)生FD7信號(hào)。
在操作中，鎖存和比較電路320在CLKBUF信號(hào)發(fā)生上升沿的時(shí)間點(diǎn)觸發(fā)FD1-FD7信號(hào)，其中FD1-FD7信號(hào)對(duì)應(yīng)于CLKOSC的上升或下降沿的位置。在這種方式下，鎖存和比較電路320鎖存時(shí)鐘信號(hào)的上升或下降沿的位置，其中當(dāng)CLKBUF信號(hào)的上升沿發(fā)生時(shí)，時(shí)鐘信號(hào)傳送經(jīng)過NAND門314A和反相器314-G。這是因?yàn)?，在環(huán)形振蕩器302的操作期間，抽頭時(shí)鐘信號(hào)T1的上升和下降沿傳送經(jīng)過NAND門314A和反相器314A-G，由此順序地產(chǎn)生抽頭時(shí)鐘信號(hào)T2-T7的相應(yīng)上升和下降沿。在任何給定的時(shí)間點(diǎn)，NAND門314A和反相器314B-G其中之一將產(chǎn)生抽頭時(shí)鐘信號(hào)T7的上升和下降沿。與該特定NAND門314A和反相器314B-G相關(guān)聯(lián)的該對(duì)抽頭時(shí)鐘信號(hào)T1-T7的XOR將等于“0”，而所有其它抽頭時(shí)鐘信號(hào)對(duì)的XOR等于“1”。這可以通過強(qiáng)調(diào)以下內(nèi)容而被理解，即沒有產(chǎn)生抽頭時(shí)鐘信號(hào)T7之上升和下降沿的任何反相器314BA-G或者NAND門314A具有高輸入和低輸入或者反之亦然，這樣相關(guān)聯(lián)的抽頭時(shí)鐘信號(hào)T1-T7的XOR等于1。相反，產(chǎn)生抽頭時(shí)鐘信號(hào)T7之邊沿的NAND門314A或者反相器314B-G具有相同邏輯電平的輸入抽頭時(shí)鐘信號(hào)T1-T7，作為輸出抽頭時(shí)鐘信號(hào)，這樣，這些抽頭時(shí)鐘信號(hào)的XOR等于0。由于NAND門和反相器的傳送延遲，產(chǎn)生抽頭時(shí)鐘信號(hào)T7之邊沿的NAND門314A或者反相器314B-G的輸入和輸出抽頭時(shí)鐘信號(hào)T1-T7的邏輯電平是相同的，這是本領(lǐng)域普通技術(shù)人員所能意識(shí)到的。例如，如果NAND門314正在產(chǎn)生抽頭時(shí)鐘信號(hào)T1的上升沿，則反相器314G首先產(chǎn)生抽頭時(shí)鐘信號(hào)T7的上升沿，以及這個(gè)上升沿被施加到NAND門314A。在抽頭時(shí)鐘信號(hào)T7被施加到NAND門314A之前，NAND門驅(qū)動(dòng)T1信號(hào)處于高位。這樣，當(dāng)抽頭時(shí)鐘信號(hào)T7的上升沿起初被施加到NAND門314A的輸入時(shí)，NAND門具有高輸入(抽頭時(shí)鐘信號(hào)T7)和高輸出(T1信號(hào))。如果這是T7和T1被鎖存的點(diǎn)，則這些信號(hào)的XOR等于0，其對(duì)應(yīng)于FD1信號(hào)。
細(xì)延遲變換電路322從鎖存和比較電路320接收FD1-7信號(hào)，并且處理這些信號(hào)，以選擇多個(gè)細(xì)延遲控制信號(hào)FDC1-7其中之一，正如以下將詳細(xì)說明的那樣。響應(yīng)于CEN信號(hào)的上升沿，變換電路322觸發(fā)FDC1-7信號(hào)其中一個(gè)選擇的信號(hào)。多個(gè)傳輸門324A-G分別接收FDC1-7，以及還在相應(yīng)的第一信號(hào)端接收抽頭時(shí)鐘信號(hào)T1-T7。每個(gè)傳輸門324A-G的第二信號(hào)端耦合到AND門326的第一輸入。響應(yīng)于FDC1-7信號(hào)，傳輸門324A-G其中所選擇的一個(gè)接通，并且在第二信號(hào)端輸出相應(yīng)的抽頭時(shí)鐘信號(hào)T1-T7，作為細(xì)啟動(dòng)信號(hào)FEN。例如，當(dāng)觸發(fā)FDC3信號(hào)時(shí)，傳輸門324C接通，并且輸出T3信號(hào)，作為FEN信號(hào)。AND門336還在第一輸入上接收來自比較器318的CEN信號(hào)，并且響應(yīng)于CEN和FEN信號(hào)來產(chǎn)生延遲的時(shí)鐘信號(hào)CLKDEL。CLKDEL信號(hào)相對(duì)于CKL信號(hào)的特定上升沿具有期望的延遲，正如以下將詳細(xì)說明的那樣。
現(xiàn)在參考圖3和圖4的信號(hào)時(shí)序圖，來更詳細(xì)地說明SMD 300的整個(gè)操作，其中圖4的信號(hào)時(shí)序圖描述了由SMD在操作期間產(chǎn)生的各種信號(hào)。在圖4中的例子中，上/下粗延遲計(jì)數(shù)器316起初設(shè)定CDC計(jì)數(shù)為零值，以及傳輸門324A-G起初被假設(shè)為都是斷開的，并且FEN信號(hào)處于低位，使得AND門326驅(qū)動(dòng)CLKDEL處于低位。在時(shí)間T0，CLK信號(hào)的起初上升沿N發(fā)生，以及輸入緩沖器308響應(yīng)于CLK信號(hào)的上升沿，驅(qū)動(dòng)CLKBUF信號(hào)在延遲D1之后的時(shí)間T1處于高位。響應(yīng)于CLKBUF信號(hào)的上升沿，模擬延遲線路310驅(qū)動(dòng)CLKUP信號(hào)在模擬延遲D1+D2之后的時(shí)間T2處于高位。請(qǐng)注意CLKBUF信號(hào)的上升沿也施加到鎖存和比較器電路320，但是，在該點(diǎn)，響應(yīng)于該信號(hào)的鎖存和比較電路的操作沒有影響SMD 300的操作，這樣，在本說明書中被忽略。
響應(yīng)于在時(shí)間T2的CLKUP信號(hào)，環(huán)形振蕩器302被觸發(fā)(例如，NAND門314A被啟動(dòng)，并且時(shí)鐘信號(hào)的相應(yīng)邊沿開始傳送經(jīng)過NAND門和反相器314B-G)。延遲計(jì)數(shù)器316響應(yīng)于CLKUP信號(hào)開始以向上計(jì)數(shù)模式進(jìn)行操作，并且響應(yīng)于來自環(huán)形振蕩器302的CLKOSC信號(hào)的每個(gè)上升沿來遞增CDC的計(jì)數(shù)。計(jì)數(shù)器316響應(yīng)于CLKOSC信號(hào)的每個(gè)上升沿遞增CDC的計(jì)數(shù)，直到時(shí)間T3，其中T3對(duì)應(yīng)于CLKBUF信號(hào)的下一個(gè)上升沿于時(shí)間T4被施加到計(jì)數(shù)器316之前發(fā)生的CLKOSC信號(hào)的最后一個(gè)上升沿。響應(yīng)于CLK的下一個(gè)上升沿N+1，在時(shí)間T4發(fā)生CLKBUF信號(hào)的上升沿。響應(yīng)于CLKBUF信號(hào)在時(shí)間T4的上升沿，計(jì)數(shù)器316開始以下計(jì)數(shù)模式操作，并且響應(yīng)于CLKOSC信號(hào)的下一個(gè)上升沿開始在時(shí)間T5遞減CDC的計(jì)數(shù)。同時(shí)，響應(yīng)于CLKBUF信號(hào)在時(shí)間T4的上升沿，鎖存和比較電路320在該時(shí)間點(diǎn)鎖存抽頭時(shí)鐘信號(hào)T1-T7的狀態(tài)。正如圖4所表示的那樣，從時(shí)間T2到時(shí)間T3的時(shí)間段被指定為上計(jì)數(shù)粗延遲UCD，以及從時(shí)間T3到T4的時(shí)間段被指定為上計(jì)數(shù)細(xì)延遲UFD，并且延遲UCD和UFD的總和等于延遲TCK-(D1+D2)，其中TCK是CLK信號(hào)的周期。鎖存和比較電路320在時(shí)間T4產(chǎn)生表示環(huán)形振蕩器302中的CLKOSC信號(hào)之當(dāng)前邊緣的位置，以及細(xì)延遲變換電路322此后響應(yīng)于FD1-FD7信號(hào)，觸發(fā)FDC1-7信號(hào)其中之一。觸發(fā)的FDC1-7信號(hào)觸發(fā)相應(yīng)的傳輸門324A-G，由此輸出相應(yīng)的抽頭時(shí)鐘信號(hào)T1-T7，正如上面所述的那樣。
從時(shí)間T4到時(shí)間T6，延遲計(jì)數(shù)器316繼續(xù)在下計(jì)數(shù)模式下操作，并且響應(yīng)于CLKOSC信號(hào)的每個(gè)上升沿來遞減CDC的計(jì)數(shù)。在時(shí)間T6，數(shù)字比較器318確定CDC的計(jì)數(shù)等于初始值，并且觸發(fā)CEN信號(hào)，由此啟動(dòng)NAND門326。在時(shí)間T7，觸發(fā)的傳輸門324A-G輸出選擇的抽頭時(shí)鐘信號(hào)T1-T7，作為到NAND門326的FEN信號(hào)。從時(shí)間T4直到T6的時(shí)間被指定為下計(jì)數(shù)粗延遲DCD，并且從時(shí)間T6到時(shí)間T7的時(shí)間段被指定為下計(jì)數(shù)細(xì)延遲DFD，并且延遲DCD+DFD的總和等于延遲UCD+UFD，這樣等于TCK-(D1+D2)。在時(shí)間T7，AND門326接收高位的FEN和CEN信號(hào)，并且由此驅(qū)動(dòng)CLKDEL信號(hào)處于高位，并且CLKDEL信號(hào)相對(duì)于CLK信號(hào)的N+2上升沿具有期望的延遲。這樣，SMD 300產(chǎn)生具有上升沿的CLKDEL信號(hào)，該上升沿相對(duì)于CLK信號(hào)的N上升沿具有期望的延遲，并且在這種方式下，SMD 300使CLK和CLKDEL信號(hào)同步。
在SMD300中，產(chǎn)生的CLKDEL信號(hào)具有與CLK每個(gè)其它上升沿同步的上升沿。例如，正如剛才所述的那樣，CKLDEL信號(hào)的初始上升沿發(fā)生在時(shí)間T7，以及下一個(gè)上升沿發(fā)生在T9，并與CLK的N+4上升沿同步。這樣，在圖3的實(shí)施例中，CLKDEL信號(hào)僅僅與CLK信號(hào)交替上升沿同步。這是因?yàn)?，?下計(jì)數(shù)器316響應(yīng)于CLK信號(hào)的交錯(cuò)上升沿(其實(shí)是響應(yīng)于根據(jù)CLK信號(hào)的交錯(cuò)上升沿所產(chǎn)生的CLKBUF信號(hào))開始以下計(jì)數(shù)模式操作，以調(diào)整延遲DCD。例如，在圖4的例子中，CLK信號(hào)的N+1上升沿在時(shí)間T4產(chǎn)生CLUBUF信號(hào)，其將計(jì)數(shù)器316置于下計(jì)數(shù)模式來操作。因?yàn)橛?jì)數(shù)器316不能同時(shí)以上計(jì)數(shù)模式工作以便對(duì)于CLK信號(hào)的N+1邊緣來安排延遲UCD，所以在SMD 300中，僅僅CLK的交替上升沿可以被同步。為了產(chǎn)生具有與CLK信號(hào)的每個(gè)上升沿同步的上升沿的CLKDEL信號(hào)，可以簡(jiǎn)單地利用另一SMD 300，具有來自每個(gè)SMD的CLKDEL信號(hào)，然后CLKDEL信號(hào)經(jīng)由OR門(未示出)被施加，以給輸出緩沖器312提供時(shí)鐘，正如本領(lǐng)域技術(shù)人員所意識(shí)到的那樣。
在SMD 300中，單個(gè)環(huán)形振蕩器302被用來代替上面參考圖1的SMD 100所描述的較大并且相對(duì)較高功率的前向和后向延遲線路108、114。而且，單個(gè)環(huán)形振蕩器302被用以同時(shí)產(chǎn)生CLKDEL信號(hào)的粗和細(xì)延遲。通過利用環(huán)形振蕩器302，較寬范圍的CLK信號(hào)可以被同步化，并且具有相對(duì)較長周期的低或者高頻CLK信號(hào)，這僅僅通過增加上/下粗延遲計(jì)數(shù)器316的位數(shù)來調(diào)節(jié)，正如本領(lǐng)域普通技術(shù)人員所意識(shí)的那樣。
另外，在產(chǎn)生CLKDEL信號(hào)中利用由SMD 300所利用的方法，一旦確定了初始上計(jì)數(shù)延遲UCD+UFD，就能夠多種不同的方式鏡像或者重放該延遲，例如，通過利用這些值起動(dòng)的另一計(jì)數(shù)器和振蕩器電路。另外，可以改變測(cè)量的上計(jì)數(shù)延遲UCD+UFD的值，例如利用一個(gè)整數(shù)除以或者乘以該延遲，由此產(chǎn)生增倍或者分倍的延遲。在這種方式下，例如，可以使用測(cè)量的上計(jì)數(shù)延遲UCD+UFD產(chǎn)生具有多倍于施加時(shí)鐘信號(hào)之頻率的頻率的時(shí)鐘信號(hào)。
使用分開的計(jì)數(shù)器和環(huán)形振蕩器用于測(cè)量和重放的另一種情況是由延遲線路310(圖3)所產(chǎn)生的所需模擬延遲D1+D2長于施加時(shí)鐘信號(hào)的單個(gè)周期。當(dāng)模擬延遲D1+D2大于施加的時(shí)鐘信號(hào)的周期時(shí)，測(cè)量間隔必須至少是兩個(gè)時(shí)鐘周期長，以允許上計(jì)數(shù)延遲UCD+UFD被準(zhǔn)確地測(cè)量。它通過參考圖4以及注意以下內(nèi)容被理解，即如果模延遲D1+D2大于施加的CLK信號(hào)的周期，則CLKBUF信號(hào)在T4的上升沿(其響應(yīng)于CLK信號(hào)在T3的N+1上升沿而產(chǎn)生)可以不被用來終止上計(jì)數(shù)延遲UCD+UFD的測(cè)量，因?yàn)槟M延遲獨(dú)自能夠延伸超過T4。在這種情況下，多個(gè)SMD 300被需要來產(chǎn)生施加的CLK信號(hào)的每個(gè)邊沿，因?yàn)槊總€(gè)SMD要求更長以產(chǎn)生相應(yīng)的延遲邊沿，以及在在更長時(shí)間期間，發(fā)生施加的CLK信號(hào)的附加邊沿。它能夠通過參考圖7被更好的理解，下面的圖7描述了包括四個(gè)SMD的SMD 700，所述四個(gè)SMD以與SMD 300相同的方式操作，以產(chǎn)生施加的CLK信號(hào)的所有上升和下降沿。如果模擬延遲D1+D2大于CLK信號(hào)的一個(gè)周期但是小于兩個(gè)周期，則SMD 700將需要等價(jià)于SMD 300的八個(gè)SMD，除非測(cè)量和重放功能被分開，并且由此通過不同的計(jì)數(shù)器和環(huán)形振蕩器來執(zhí)行。如果測(cè)量和重放功能被分開，則僅僅需要測(cè)量電路和四個(gè)重放電路，甚至在模擬延遲D1+D2大于施加的CLK信號(hào)的周期的情況下，正如本領(lǐng)域技術(shù)人員所能意識(shí)的那樣。下面將更加詳細(xì)地描述圖7。
現(xiàn)在參考圖4和圖5的信號(hào)時(shí)序圖來描述變換電路322在選擇哪個(gè)FDC1-7信號(hào)觸發(fā)時(shí)的操作，其中圖5的時(shí)序圖描述了在SMD 300中的幾個(gè)信號(hào)，以更詳細(xì)地描述變換電路322的操作。在圖5中，時(shí)間T4-T7對(duì)應(yīng)于具有圖4中相同指定的時(shí)間。變換電路322選擇FDC1-7信號(hào)，以補(bǔ)償在圖4的時(shí)間T4和T5之間發(fā)生的附加延遲，正如現(xiàn)在更詳細(xì)地描述的那樣。正如圖5所示，當(dāng)CLKBUF信號(hào)的上升沿發(fā)生在時(shí)間T4時(shí)，相應(yīng)的上計(jì)數(shù)細(xì)延遲UFD被定義，以及以上計(jì)數(shù)模式產(chǎn)生的總延遲UCD+UFD被定義。UFD延遲對(duì)應(yīng)于環(huán)形振蕩器302中CLKOSC信號(hào)在時(shí)間T4的當(dāng)前邊緣的位置。在時(shí)間T4，上計(jì)數(shù)模式被終止，以及下計(jì)數(shù)模式操作開始。這樣，在下計(jì)數(shù)模式期間產(chǎn)生的延遲包括對(duì)應(yīng)于時(shí)間T4和T5之間時(shí)間段的剩余延遲RD。即使計(jì)數(shù)器316沒有被提供時(shí)鐘，直到時(shí)間T5，以開始以下計(jì)數(shù)模式來遞減CDC計(jì)數(shù)，該剩余延遲RD也是在下計(jì)數(shù)模式期間所產(chǎn)生的延遲的一部分。因而，對(duì)應(yīng)于從時(shí)間T6到T7時(shí)間段的下計(jì)數(shù)細(xì)延遲DFD(其通過變換電路322產(chǎn)生)必須考慮剩余延遲RD。這樣，變換電路322選擇使得DFD延遲等于UFD減去RD延遲(DFD＝UFD-RD)的FDC1-7信號(hào)。
下面的表1以表格的形式顯示了變換電路322的操作，用于確定傳送通過環(huán)形振蕩器302的時(shí)鐘信號(hào)的上升或下降沿的位置，以及根據(jù)該確定的位置，選擇哪個(gè)抽頭信號(hào)T1-7被輸出以觸發(fā)CLKDEL信號(hào)。
表1在環(huán)形振蕩器302的變換測(cè)量和重放功能中的細(xì)延遲變換電路302的變換操作

在下面的討論中，表1的列將被描述為從左到右的列1-5。列1表述了以觸發(fā)的FD1-FD7信號(hào)形式傳送經(jīng)過環(huán)形振蕩器302的時(shí)鐘信號(hào)的上升或下降沿的位置，觸發(fā)的FD1-FD7信號(hào)來自鎖存和比較電路320。當(dāng)鎖存和比較電路320鎖存T1-T7信號(hào)的狀態(tài)，以及觸發(fā)FD1-FD7信號(hào)的一個(gè)，鎖存的T7信號(hào)是二進(jìn)制“1”或者“0”，正如表1的列2所示。列1和2描述了由變換電路322接收的各種信號(hào)的最終狀態(tài)。
列3顯示了當(dāng)CEN信號(hào)被觸發(fā)時(shí)下計(jì)數(shù)CDC具有的結(jié)束值，并且如表1的行8-14中的“*”所示，其中在CEN信號(hào)被觸發(fā)之前，在某些情況下，CDC計(jì)數(shù)經(jīng)過0到-1。列4顯示了當(dāng)CDC計(jì)數(shù)達(dá)到列3所指定的值時(shí)T7的二進(jìn)制狀態(tài)，以及列5顯示了哪個(gè)T1-T7信號(hào)被輸出作為CEN信號(hào)，由此觸發(fā)CLKDEL信號(hào)。變換電路322觸發(fā)合適的FDC1-FDC7信號(hào)，以分別輸出期望的T1-T7信號(hào)。正如表1的第5行所示，當(dāng)FD5信號(hào)被觸發(fā)以及鎖存的T7信號(hào)在測(cè)量間隔結(jié)束時(shí)為二進(jìn)制0時(shí)，變換電路322此后在當(dāng)CEC計(jì)數(shù)等于0時(shí)的重放間隔期間輸出T2信號(hào)，作為CEN信號(hào)。這樣，表1描述了在測(cè)量間隔結(jié)束時(shí)變換電路322對(duì)于T1-T7信號(hào)之所有可能鎖存的結(jié)合的操作，以及在相應(yīng)的重放間隔結(jié)束時(shí)作為FEN信號(hào)的T1-T7信號(hào)輸出，正如本領(lǐng)域普通技術(shù)人員所理解的那樣。
圖6是顯示圖3所示的環(huán)形振蕩器302以及鎖存和比較電路320的一個(gè)實(shí)施例的功能性方框圖和示意圖。環(huán)形振蕩器302包括與多個(gè)串聯(lián)的反相器602A-F串聯(lián)耦合的NAND門600，利用NAND門和反相器602-612分別產(chǎn)生抽頭時(shí)鐘信號(hào)T1-T7。NAND門600對(duì)應(yīng)于圖3中的反相器314G，并且具有單位細(xì)延遲UFD，該單位細(xì)延遲UFD與反相器602A-F的單位細(xì)延遲匹配，反相器602A-F對(duì)應(yīng)于圖3中的反相器314A-F。NAND門600的第二輸入接收起動(dòng)信號(hào)START，啟動(dòng)信號(hào)START進(jìn)入低位，以促使NAND門600和反相器602A-F驅(qū)動(dòng)T1-T7信號(hào)到初始值，并且此后，進(jìn)入高位，以啟動(dòng)AND門，由此初始環(huán)形振蕩器302的操作。
抽頭時(shí)鐘信號(hào)T1-T7經(jīng)由相應(yīng)的反相器604A-G被施加到多個(gè)采樣和保持電路606A-G。每個(gè)采樣和保持電路606A-G響應(yīng)于采樣信號(hào)SAMPLE的上升沿來鎖存對(duì)應(yīng)的反相器604A-G的信號(hào)，以及在一個(gè)輸出上放置鎖存的信號(hào)。當(dāng)SAMPLE信號(hào)處于低位時(shí)，每個(gè)采樣和保持電路606A-G驅(qū)動(dòng)其輸出上的信號(hào)為低位。CEN信號(hào)經(jīng)由緩沖器608被施加，以產(chǎn)生SAMPLE信號(hào)。多個(gè)XOR門610A-G接收來自多對(duì)采樣和保持電路606A-G的輸出，由此將相鄰的抽頭時(shí)鐘信號(hào)T1-T7提供給每個(gè)XOR門。XOR門610A-G響應(yīng)于來自對(duì)應(yīng)的采樣和保持電路606A-G的輸出，分別產(chǎn)生FD1-7信號(hào)。例如，采樣和保持電路606A和606B響應(yīng)于SAMPLE信號(hào)的上升沿分別鎖存抽頭時(shí)鐘信號(hào)T1和T2的狀態(tài)。采樣和保持電路606A和606B將鎖存的T1和T2信號(hào)施加到XOR門606A，其產(chǎn)生具有與采樣的T1和T2信號(hào)之XOR相對(duì)應(yīng)的值的FD1信號(hào)。
在操作中，START信號(hào)起初處于無效低位，促使NAND 600驅(qū)動(dòng)T7信號(hào)處于高位，以及促使反相器602A-F響應(yīng)于高位的T7信號(hào)，驅(qū)動(dòng)信號(hào)T1-T6處于高位或者低位。在該點(diǎn)，SAMPLE信號(hào)處于低位，促使每個(gè)采樣和保持電路606A-G驅(qū)動(dòng)其輸出處于低位，這反過來促使XOR門610A-G驅(qū)動(dòng)FD1-7信號(hào)處于低位。START信號(hào)此后進(jìn)入有效高位，促使NAND門600驅(qū)動(dòng)抽頭時(shí)鐘信號(hào)T7處于低位，并且開始傳送經(jīng)過反相器604A-F和NAND門600的邊沿，正如本領(lǐng)域技術(shù)人員所意識(shí)到的那樣。當(dāng)CEN信號(hào)處于高位時(shí)，緩沖器608驅(qū)動(dòng)SAMPLE信號(hào)處于高位，并且采樣和保持電路606A-G鎖存經(jīng)由反相器604A-G所施加的抽頭時(shí)鐘信號(hào)T1-T7，并且施加這些鎖存的數(shù)據(jù)時(shí)鐘信號(hào)給XOR門610A-G。此后，XOR門610A-G響應(yīng)于施加的抽頭時(shí)鐘信號(hào)T1-T7，產(chǎn)生FD1-7信號(hào)。XOR門610A-G驅(qū)動(dòng)相應(yīng)的FD1-7信號(hào)處于低位，其中XOR門610A-G從反相器604A-G接收該對(duì)抽頭時(shí)鐘信號(hào)T1-T7，反相器604A-G當(dāng)SAMPLE信號(hào)處于高位時(shí)產(chǎn)生CLKOSC信號(hào)的當(dāng)前邊沿(例如，抽頭信號(hào)時(shí)鐘處于高位或者低位)。
圖7是顯示產(chǎn)生同步時(shí)鐘信號(hào)CLKSYNC的SMD 700的功能性方框圖，其中同步時(shí)鐘信號(hào)CLKSYNC具有與施加的時(shí)鐘信號(hào)的相應(yīng)上升沿和下降沿同步的上升沿和下降沿。SMD 700包括輸入緩沖器702以及延遲線路704，它們以與上面描述的圖3之SMD 300中的相應(yīng)部件相同的方式，響應(yīng)于施加的時(shí)鐘信號(hào)CLK分別產(chǎn)生CLKBUF和CLKUP信號(hào)。CLKBUF和CLKUP信號(hào)被施加到第一和第二上升沿環(huán)形振蕩器SMD電路706和708，第一和第二上升沿環(huán)形振蕩器SMD電路706和708對(duì)應(yīng)于SMD 300中接收CLKBUF和CLKUP信號(hào)并且響應(yīng)于這些信號(hào)產(chǎn)生CLKDEL信號(hào)的部件。電路706產(chǎn)生相對(duì)于CLK信號(hào)的偶數(shù)交替上升沿具有期望延遲的上升沿延遲的時(shí)鐘信號(hào)CLKDELR1，以及電路708產(chǎn)生相對(duì)于CLK信號(hào)的奇數(shù)交替上升沿具有期望延遲的上升沿延遲的時(shí)鐘信號(hào)CLKDELR2。OR門710接收CLKDELR1-2信號(hào)，并且響應(yīng)于這些信號(hào)，產(chǎn)生上升沿選通脈沖RES。由兩個(gè)交叉耦合的或非(NOR)門714和716形成的RS觸發(fā)器712在置位輸入上接收RES信號(hào)，并且產(chǎn)生CLKDEL信號(hào)，該CLKEDL信號(hào)的上升沿相對(duì)于CLK信號(hào)的上升沿具有一預(yù)定延遲。響應(yīng)于CLKDEL信號(hào)，輸出緩沖器718產(chǎn)生CLKSYNC信號(hào)，該CLKSYNC信號(hào)的上升沿與CLK信號(hào)的上升沿同步。
輸入緩沖器720和延遲線路722以與上面描述的圖3之SMD 300的相應(yīng)部件相同的方式，響應(yīng)于施加的互補(bǔ)時(shí)鐘信號(hào)CLK*，分別產(chǎn)生CLKBUF*和CLKUP*。CLKBUF*和CLKUP*信號(hào)被施加到SMD電路724和726，SMD電路724和726對(duì)應(yīng)于SMD 300中接收CLKBUF和CLKUP信號(hào)并且響應(yīng)于這些信號(hào)產(chǎn)生CLKDEL信號(hào)的部件。電路724產(chǎn)生相對(duì)于CLK信號(hào)的偶數(shù)交替下降沿具有期望延遲的下降沿延遲的時(shí)鐘信號(hào)CLKDELF1，以及電路726產(chǎn)生相對(duì)于CLK信號(hào)的奇數(shù)交替下降沿具有期望延遲的下降沿延遲的時(shí)鐘信號(hào)CLKDELF2。OR門710接收CLKDELF1-2信號(hào)，并且響應(yīng)于這些信號(hào)，產(chǎn)生下降沿選通脈沖FES。RS觸發(fā)器712在置位輸入上接收FES信號(hào)，并且產(chǎn)生CLKDEL信號(hào)，該CLKEDL信號(hào)的下降沿相對(duì)于CLK信號(hào)的下降沿具有一預(yù)定延遲。響應(yīng)于CLKDEL信號(hào)，輸出緩沖器718產(chǎn)生CLKSYNC信號(hào)，該CLKSYNC信號(hào)的下降沿與CLK信號(hào)的下降沿同步。
圖8是顯示包括圖3的SMD和/或圖7的SMD的同步存儲(chǔ)設(shè)備的功能性方框圖。圖8所示存儲(chǔ)設(shè)備800是一個(gè)雙倍速率(DDR)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(“SDRAM”)，盡管這里所描述的原理可用于包含用來同步內(nèi)部和外部信號(hào)的SMD的任何存儲(chǔ)設(shè)備，例如常規(guī)的同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、還有例如SLDRAM和RDRAM的盒式存儲(chǔ)設(shè)備，并且同樣能夠用于必須使內(nèi)部和外部時(shí)鐘信號(hào)同步的任何集成電路。
存儲(chǔ)設(shè)備800包括一個(gè)經(jīng)由地址總線ADDR接收行、列、以及存儲(chǔ)體(bank)地址的地址寄存器802，同時(shí)一個(gè)存儲(chǔ)控制器(未顯示)通常地提供多個(gè)地址。地址寄存器802接收一個(gè)行地址和一個(gè)存儲(chǔ)體地址，其分別施加到行地址多路復(fù)用器804和一個(gè)存儲(chǔ)體控制邏輯電路806。行地址多路復(fù)用器804將從地址寄存器802接收到的行地址或者來自更新計(jì)數(shù)器808的一個(gè)更新的行地址施加到多個(gè)行地址鎖存器和解碼器810A-D。存儲(chǔ)體控制邏輯電路806觸發(fā)行地址鎖存器和解碼器810A-D，其相應(yīng)于從地址寄存器802接收到的存儲(chǔ)體地址或者來自更新計(jì)數(shù)器808的一個(gè)更新的存儲(chǔ)體地址，并且觸發(fā)的行地址鎖存器和解碼器鎖存以及解碼接收到的行地址。響應(yīng)于解碼的行地址，觸發(fā)的行地址鎖存器和解碼器810A-D將各種信號(hào)施加到一個(gè)相應(yīng)的存儲(chǔ)體812A-D，并且由此觸發(fā)相應(yīng)于解碼的行地址的一行存儲(chǔ)單元。存儲(chǔ)體812A-D的每一個(gè)都包含一個(gè)存儲(chǔ)單元陣列，其具有以行和列排列的多個(gè)存儲(chǔ)單元，并且存儲(chǔ)在觸發(fā)的行的存儲(chǔ)單元的數(shù)據(jù)存儲(chǔ)于相應(yīng)的存儲(chǔ)體的讀出放大器。行地址多路復(fù)用器804將來自更新計(jì)數(shù)器808的更新的行地址施加到解碼器810A-D，并且當(dāng)存儲(chǔ)設(shè)備800響應(yīng)于施加到存儲(chǔ)設(shè)備800的一個(gè)自動(dòng)或自我更新命令而以自動(dòng)更新或自我更新操作模式進(jìn)行操作時(shí)，存儲(chǔ)體控制邏輯電路806使用來自更新計(jì)數(shù)器的更新的存儲(chǔ)體地址，正如本領(lǐng)域技術(shù)人員所意識(shí)到的那樣。
列地址在行以及存儲(chǔ)體地址之后施加到ADDR總線，并且地址寄存器802將列地址施加到一個(gè)列地址計(jì)數(shù)器和鎖存器814，其反過來鎖存列地址，并將鎖存的列地址施加到多個(gè)列解碼器816A-D。存儲(chǔ)體控制邏輯電路806觸發(fā)與接收到的存儲(chǔ)體地址相應(yīng)的列解碼器816A-D，并且觸發(fā)的列解碼器解碼所施加的列地址。取決于存儲(chǔ)設(shè)備800的操作模式，列地址計(jì)數(shù)器和鎖存器814直接將鎖存的列地址應(yīng)施加到解碼器816A-D，或者在由地址寄存器802提供列地址開始時(shí)將一個(gè)列地址序列施加到解碼器。響應(yīng)于來自計(jì)數(shù)器以及鎖存器814的列地址，觸發(fā)的列解碼器816A-D將解碼和控制信號(hào)施加到一個(gè)輸入/輸出(I/O)門以及數(shù)據(jù)屏蔽電路818，其反過來訪問存儲(chǔ)單元，該存儲(chǔ)單元相應(yīng)于被訪問的存儲(chǔ)體812A-D中的存儲(chǔ)單元之觸發(fā)行中解碼的列地址。
在數(shù)據(jù)讀出操作期間，從尋址存儲(chǔ)單元讀出的數(shù)據(jù)經(jīng)由I/O門以及數(shù)據(jù)屏蔽電路818耦合到一個(gè)讀取鎖存器820。I/O門以及數(shù)據(jù)屏蔽電路818提供N位數(shù)據(jù)給讀取鎖存器820，讀取鎖存820然后將兩個(gè)N/2位字施加到多路復(fù)用器822。在圖3所示實(shí)施例中，電路818提供64位給讀取鎖存820，讀取鎖存820反過來提供兩個(gè)32位字給多路復(fù)用器822。數(shù)據(jù)驅(qū)動(dòng)器824順序地從多路復(fù)用器822接收N/2位字，并且還接收一個(gè)來自選通信號(hào)發(fā)生器826的數(shù)據(jù)選通信號(hào)DQS以及來自SMD300/700的延遲的時(shí)鐘信號(hào)CLKDEL，在讀取操作期間，DQS信號(hào)用于一個(gè)例如存儲(chǔ)控制器(未顯示)的外部電路以鎖存來自存儲(chǔ)設(shè)備800的數(shù)據(jù)。響應(yīng)于延遲的時(shí)鐘信號(hào)CLKDEL，數(shù)據(jù)驅(qū)動(dòng)器824順序地輸出接收到的N/2位字作為一個(gè)相應(yīng)的數(shù)據(jù)字DQ，每個(gè)數(shù)據(jù)字都與施加給存儲(chǔ)設(shè)備800計(jì)時(shí)的CLK信號(hào)之上升或下降沿同步輸出。數(shù)據(jù)驅(qū)動(dòng)器824還輸出上升和下降沿分別與CLK信號(hào)之上升和下降沿同步的數(shù)據(jù)選通信號(hào)。每個(gè)數(shù)據(jù)字DQ以及數(shù)據(jù)選通信號(hào)DQS共同定義了一個(gè)數(shù)據(jù)總線DATA。正如本領(lǐng)域技術(shù)人員所意識(shí)到的那樣，來自SMD的CLKDEL信號(hào)是CLK信號(hào)的一個(gè)延遲的形式，并且SMD 300/700調(diào)整CLKDEL信號(hào)相對(duì)于CLK信號(hào)的延遲，以確保與CLK信號(hào)同步地將DQS信號(hào)和DQ字置于數(shù)據(jù)總線上，正如前面參照?qǐng)D3-6以及11所描述的那樣。DATA總線還包括屏蔽信號(hào)DM0-M，其將在以下參照數(shù)據(jù)寫入操作來更詳細(xì)的描述。
在數(shù)據(jù)寫入操作期間，一個(gè)例如存儲(chǔ)控制器(未顯示)的外部電路施加N/2位數(shù)據(jù)字DQ、選通信號(hào)DQS、以及數(shù)據(jù)總線DATA上相應(yīng)的數(shù)據(jù)屏蔽信號(hào)DM0-X。數(shù)據(jù)接收器828接收每個(gè)DQ字以及相關(guān)的DM0-X信號(hào)，以及將這些信號(hào)施加到通過DQS信號(hào)計(jì)時(shí)的輸入寄存器830。響應(yīng)于DQS信號(hào)的上升沿，輸入寄存器830鎖存第一個(gè)N/2位DQ字以及相關(guān)的DM0-X信號(hào)，并且響應(yīng)于DQS信號(hào)的下降沿，輸入寄存器鎖存第二個(gè)N/2位DQ字以及相關(guān)的DM0-X信號(hào)。輸入寄存器830將這兩個(gè)N/2位DQ字作為一個(gè)N位字提供給一個(gè)寫入先入先出(FIFO)以及驅(qū)動(dòng)器832，其響應(yīng)于DQS信號(hào)，記錄所施加的DQ字以及DM0-X信號(hào)進(jìn)入寫入FIFO以及驅(qū)動(dòng)器的時(shí)間。響應(yīng)于CLK信號(hào)，DQ字被擠出寫入FIFO以及驅(qū)動(dòng)器832，并且被施加到I/O門以及屏蔽電路818。I/O門以及屏蔽電路818將DQ字傳遞到存儲(chǔ)體812A-D中的尋址存儲(chǔ)單元，受制于DM0-X信號(hào)，其中DM0-X信號(hào)用于選擇地屏蔽寫入尋址存儲(chǔ)單元的DQ字(例如寫入的數(shù)據(jù))中的位或組位。
控制邏輯以及指令解碼器834經(jīng)由一個(gè)控制總線CONT接收多個(gè)指令和時(shí)鐘信號(hào)，通常來自一個(gè)例如存儲(chǔ)控制器(未顯示)的外部電路。這些指令信號(hào)包括一個(gè)碎片選擇信號(hào)CS*、一個(gè)可寫入信號(hào)WE*、一個(gè)列地址選通信號(hào)CAS*、以及一個(gè)行地址選通信號(hào)RAS*，而時(shí)鐘信號(hào)包括一個(gè)可計(jì)時(shí)信號(hào)CKE*以及互補(bǔ)的時(shí)鐘信號(hào)CLK、CLK*，其中帶“*”表示為一個(gè)低位有效的信號(hào)。指令信號(hào)CS*、WE*、CAS*、以及RAS*都被驅(qū)動(dòng)為相應(yīng)于一個(gè)具體的指令的值，例如一個(gè)讀出、寫入、或者自動(dòng)更新命令。響應(yīng)于時(shí)鐘信號(hào)CLK、CLK*，命令解碼器834鎖存以及解碼一個(gè)施加的命令，并且產(chǎn)生一個(gè)計(jì)時(shí)以及控制信號(hào)序列，其控制組件802-832，以執(zhí)行所施加的指令的功能?？捎?jì)時(shí)信號(hào)CKE能夠通過時(shí)鐘信號(hào)來對(duì)指令解碼器834計(jì)時(shí)。指令解碼器834在CLK、CLK*信號(hào)(例如，CLK高位和CLK*低位的交叉點(diǎn))的正沿處鎖存指令以及地址信號(hào)，同時(shí)響應(yīng)于數(shù)據(jù)選通信號(hào)DQS的兩個(gè)沿，輸入寄存器830和數(shù)據(jù)驅(qū)動(dòng)器824分別將數(shù)據(jù)傳入和傳出存儲(chǔ)設(shè)備800，并且由此成為時(shí)鐘信號(hào)CLK、CLK*的頻率的兩倍。這是因?yàn)椋驗(yàn)镈QS信號(hào)與CLK、CLK*信號(hào)具有相同的頻率。存儲(chǔ)設(shè)備800被稱zowei一個(gè)雙倍速率設(shè)備，因?yàn)橥涤谠O(shè)備所傳輸?shù)臄?shù)據(jù)字DQ以一個(gè)常規(guī)SDRAM的雙倍速率進(jìn)行傳輸，其中常規(guī)SDRAM以對(duì)應(yīng)于所施加的時(shí)鐘信號(hào)之頻率的速率來傳輸數(shù)據(jù)。控制邏輯以及指令解碼器834在產(chǎn)生控制以及計(jì)時(shí)信號(hào)時(shí)的操作都是常規(guī)操作，因而，出于簡(jiǎn)潔的緣故，將不做更詳細(xì)的描述。
圖9是顯示包括計(jì)算機(jī)電路902的計(jì)算機(jī)系統(tǒng)900的方框圖，該計(jì)算機(jī)電路902包含圖8所示存儲(chǔ)設(shè)備800。通常，計(jì)算機(jī)電路902經(jīng)由地址總線、數(shù)據(jù)總線、以及控制總線耦合到存儲(chǔ)設(shè)備800，以從存儲(chǔ)設(shè)備寫入以及讀出數(shù)據(jù)。計(jì)算機(jī)電路902包括用于執(zhí)行各種處理功能的電路，例如運(yùn)行具體的軟件來執(zhí)行具體的計(jì)算或者任務(wù)。另外，計(jì)算機(jī)系統(tǒng)900包括一個(gè)或多個(gè)例如鍵盤或鼠標(biāo)的輸入設(shè)備904，它們耦合到計(jì)算機(jī)電路902，來使操作者與計(jì)算機(jī)系統(tǒng)結(jié)合。通常，計(jì)算機(jī)系統(tǒng)900還包括一個(gè)或多個(gè)連接到計(jì)算機(jī)電路902的輸出設(shè)備906，例如包含一個(gè)打印機(jī)和一個(gè)視頻終端的輸出設(shè)備。一個(gè)或多個(gè)數(shù)據(jù)存儲(chǔ)設(shè)備也通常連接到計(jì)算機(jī)電路902，以存儲(chǔ)數(shù)據(jù)或從外部存儲(chǔ)媒介(未顯示)檢索數(shù)據(jù)。具體的存儲(chǔ)設(shè)備908的例子包括硬盤以及軟盤、盒式磁帶、只讀式光盤(CD-ROM)存儲(chǔ)器以及可重寫光盤(CD-RW)存儲(chǔ)器，以及數(shù)字視頻光盤(DVD)。
可以理解，即使在前面的描述中已經(jīng)闡述了本發(fā)明的各種實(shí)施例以及優(yōu)勢(shì)，但是以上描述僅僅是說明性的，并且可以更詳細(xì)地做出若干改變，但是都保持在本發(fā)明的廣泛原理之內(nèi)。例如，以上所述的許多組件都可以利用數(shù)字電路或模擬電路，或者兩者的組合體等等來實(shí)現(xiàn)，以及同樣地，在合理情況下，可經(jīng)由在合適的處理電路上執(zhí)行的軟件來實(shí)現(xiàn)。因此，本發(fā)明只受制于附加權(quán)利要求。
權(quán)利要求
1.一種同步鏡像延遲裝置，包括環(huán)形振蕩器，其利用一個(gè)被指定為振蕩器時(shí)鐘信號(hào)的抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)，每個(gè)抽頭時(shí)鐘信號(hào)相對(duì)于該振蕩器時(shí)鐘信號(hào)具有一相應(yīng)的延遲；模擬延遲線路，用于接收一輸入時(shí)鐘信號(hào)，并且響應(yīng)于該輸入時(shí)鐘信號(hào)來產(chǎn)生一模擬延遲的時(shí)鐘信號(hào)，該模擬延遲的時(shí)鐘信號(hào)相對(duì)于該輸入時(shí)鐘信號(hào)具有一模擬延遲；粗延遲電路，其接收該輸入時(shí)鐘信號(hào)并且耦合到該環(huán)形振蕩器和該模擬延遲線路，該粗延遲電路響應(yīng)于所述振蕩器時(shí)鐘信號(hào)、輸入時(shí)鐘信號(hào)和模擬延遲的時(shí)鐘信號(hào)來產(chǎn)生一粗延遲計(jì)數(shù)，以及進(jìn)一步響應(yīng)于等于參考計(jì)數(shù)值的延遲計(jì)數(shù)來觸發(fā)一粗延遲啟動(dòng)信號(hào)；細(xì)延遲電路，其耦合到該環(huán)形振蕩器以接收所述多個(gè)抽頭時(shí)鐘信號(hào)，耦合到該粗延遲電路以接收該粗延遲啟動(dòng)信號(hào)，以及接收該輸入時(shí)鐘信號(hào)，該細(xì)延遲電路響應(yīng)于該輸入時(shí)鐘信號(hào)來鎖存所述多個(gè)抽頭時(shí)鐘信號(hào)，以及根據(jù)所述鎖存的多個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生一細(xì)延遲，該細(xì)延遲電路響應(yīng)于該粗延遲啟動(dòng)信號(hào)來觸發(fā)一細(xì)延遲啟動(dòng)信號(hào)，該細(xì)延遲啟動(dòng)信號(hào)相對(duì)于該粗延遲啟動(dòng)信號(hào)具有一細(xì)延遲；以及輸出電路，其耦合到該粗延遲電路和該細(xì)延遲電路，該輸出電路響應(yīng)于該粗延遲啟動(dòng)信號(hào)和該細(xì)延遲啟動(dòng)信號(hào)處于有效狀態(tài)來產(chǎn)生一延遲的時(shí)鐘信號(hào)。
2.根據(jù)權(quán)利要求1的同步鏡像延遲裝置，其中，該粗延遲計(jì)數(shù)起初具有該參考計(jì)數(shù)值，以及其中，該粗延遲電路響應(yīng)于該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變來在上計(jì)數(shù)模式期間操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)來遞增該粗延遲計(jì)數(shù)，以及該粗延遲電路響應(yīng)于該輸入時(shí)鐘信號(hào)的轉(zhuǎn)變來在下計(jì)數(shù)模式期間操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)來遞減該粗延遲計(jì)數(shù)，以及響應(yīng)于等于該參考計(jì)數(shù)值的粗延遲計(jì)數(shù)來產(chǎn)生該粗延遲啟動(dòng)信號(hào)。
3.根據(jù)權(quán)利要求2的同步鏡像延遲裝置，其中，響應(yīng)于該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變來開始該上計(jì)數(shù)模式，其中該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變是由該模擬延遲線路響應(yīng)于該輸入時(shí)鐘信號(hào)從第一邏輯電平到第二邏輯電平的第N個(gè)轉(zhuǎn)變所產(chǎn)生的，以及響應(yīng)于該輸入時(shí)鐘信號(hào)從第一邏輯電平到第二邏輯電平的第N+1個(gè)轉(zhuǎn)變來開始該下計(jì)數(shù)模式。
4.根據(jù)權(quán)利要求1的同步鏡像延遲裝置，其中，該細(xì)延遲電路包括多路復(fù)用器，其具有耦合到該環(huán)形振蕩器的多個(gè)輸入，每個(gè)輸入接收一相應(yīng)的抽頭時(shí)鐘信號(hào)，該多路復(fù)用器響應(yīng)于多個(gè)輸入選擇信號(hào)來在輸出上提供一相應(yīng)的抽頭時(shí)鐘信號(hào)，并且在該輸出上的該抽頭時(shí)鐘信號(hào)對(duì)應(yīng)于該細(xì)延遲啟動(dòng)信號(hào)；鎖存和比較電路，其耦合到該環(huán)形振蕩器，該鎖存和比較電路響應(yīng)于該輸入的時(shí)鐘信號(hào)來鎖存所述多個(gè)抽頭時(shí)鐘信號(hào)，以及響應(yīng)于所述鎖存的多個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)細(xì)延遲信號(hào)；以及細(xì)延遲變換電路，其接收該粗延遲啟動(dòng)信號(hào)以及耦合到該鎖存和比較電路以及該多路復(fù)用器，該細(xì)延遲變換電路響應(yīng)于所述多個(gè)細(xì)延遲信號(hào)來選擇一相應(yīng)的輸入選擇信號(hào)，以及響應(yīng)于該粗延遲啟動(dòng)信號(hào)處于有效狀態(tài)來觸發(fā)該選擇的輸入選擇信號(hào)。
5.根據(jù)權(quán)利要求4的同步鏡像延遲裝置，其中，該多路復(fù)用器包括多個(gè)傳輸門。
6.根據(jù)權(quán)利要求4的同步鏡像延遲裝置，其中，該環(huán)形振蕩器包括N個(gè)延遲級(jí)，所述N個(gè)延遲級(jí)分別產(chǎn)生抽頭時(shí)鐘信號(hào)T1-TN；以及該鎖存和比較電路鎖存來自該環(huán)形振蕩器的抽頭時(shí)鐘信號(hào)T1-TN，并且對(duì)于每對(duì)鎖存的抽頭時(shí)鐘信號(hào)T1-T2、T2-T3、等等直到TN-1-TN執(zhí)行XOR操作，以及也對(duì)于對(duì)T1和TN執(zhí)行XOR操作，每個(gè)XOR操作產(chǎn)生一相應(yīng)的細(xì)延遲信號(hào)。
7.根據(jù)權(quán)利要求6的同步鏡像延遲裝置，其中，該細(xì)延遲變換電路響應(yīng)于具有第一邏輯狀態(tài)的所述多個(gè)抽頭時(shí)鐘信號(hào)T1-TN其中之選擇的一個(gè)來以第一模式操作。
8.根據(jù)權(quán)利要求7的同步鏡像延遲裝置，其中，該細(xì)延遲變換電路響應(yīng)于具有第二邏輯狀態(tài)的所述多個(gè)抽頭時(shí)鐘信號(hào)T1-TN其中之選擇的一個(gè)來以第二模式操作。
9.根據(jù)權(quán)利要求1的同步鏡像延遲裝置，其中，該輸出電路包括一個(gè)“與”門。
10.根據(jù)權(quán)利要求1的同步鏡像延遲裝置，其中，該粗延遲電路包括上/下計(jì)數(shù)器，其接收該輸入時(shí)鐘信號(hào)和該模擬延遲的時(shí)鐘信號(hào)，以及耦合到該環(huán)形振蕩器以接收該振蕩器時(shí)鐘信號(hào)，該上/下計(jì)數(shù)器響應(yīng)于該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變來操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)從該參考計(jì)數(shù)值開始遞增該粗延遲計(jì)數(shù)，以及響應(yīng)于該輸入時(shí)鐘信號(hào)的轉(zhuǎn)變來操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)遞減該粗延遲計(jì)數(shù)；以及比較器，其耦合到該上/下計(jì)數(shù)器，該比較器響應(yīng)于等于該參考計(jì)數(shù)值的粗延遲計(jì)數(shù)來觸發(fā)該粗延遲啟動(dòng)信號(hào)。
11.一種同步鏡像延遲裝置，包括輸入緩沖器，其接收一輸入時(shí)鐘信號(hào)，以及響應(yīng)于該輸入時(shí)鐘信號(hào)來產(chǎn)生一緩沖的時(shí)鐘信號(hào)；環(huán)形振蕩器，其利用一個(gè)被指定為振蕩器時(shí)鐘信號(hào)的抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)，每個(gè)抽頭時(shí)鐘信號(hào)相對(duì)于該振蕩器時(shí)鐘信號(hào)具有一相應(yīng)的延遲；模擬延遲線路，耦合到該輸入緩沖器以接收該緩沖的時(shí)鐘信號(hào)，并且響應(yīng)于該緩沖的時(shí)鐘信號(hào)來產(chǎn)生一模擬延遲的時(shí)鐘信號(hào)，該模擬延遲的時(shí)鐘信號(hào)相對(duì)于該緩沖的時(shí)鐘信號(hào)具有一模擬延遲；粗延遲電路，耦合到所述輸入緩沖器、環(huán)形振蕩器和模擬延遲線路，該粗延遲電路響應(yīng)于所述振蕩器時(shí)鐘信號(hào)、緩沖的時(shí)鐘信號(hào)和模擬延遲的時(shí)鐘信號(hào)來產(chǎn)生一粗延遲計(jì)數(shù)，以及進(jìn)一步響應(yīng)于等于參考計(jì)數(shù)值的延遲計(jì)數(shù)來觸發(fā)一粗延遲啟動(dòng)信號(hào)；細(xì)延遲電路，其耦合到該環(huán)形振蕩器以接收所述多個(gè)抽頭時(shí)鐘信號(hào)，耦合到該粗延遲電路以接收該粗延遲啟動(dòng)信號(hào)，以及耦合到該輸入緩沖器以接收該緩沖的時(shí)鐘信號(hào)，該細(xì)延遲電路響應(yīng)于該緩沖的時(shí)鐘信號(hào)來鎖存所述多個(gè)抽頭時(shí)鐘信號(hào)，以及根據(jù)所述鎖存的多個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生一細(xì)延遲，該細(xì)延遲電路響應(yīng)于該粗延遲啟動(dòng)信號(hào)來觸發(fā)一細(xì)延遲啟動(dòng)信號(hào)，該細(xì)延遲啟動(dòng)信號(hào)相對(duì)于該粗延遲啟動(dòng)信號(hào)具有一細(xì)延遲；延遲信號(hào)產(chǎn)生電路，其耦合到該粗延遲電路和該細(xì)延遲電路，以及響應(yīng)于該粗延遲啟動(dòng)信號(hào)和該細(xì)延遲信號(hào)處于有效狀態(tài)來產(chǎn)生一延遲的時(shí)鐘信號(hào)；以及輸出緩沖器，其耦合到該延遲信號(hào)產(chǎn)生電路，以及響應(yīng)于該延遲的時(shí)鐘信號(hào)來產(chǎn)生一同步時(shí)鐘信號(hào)，該同步時(shí)鐘信號(hào)的邊沿與該輸入時(shí)鐘信號(hào)的邊沿同步。
12.根據(jù)權(quán)利要求11的同步鏡像延遲裝置，其中，該粗延遲計(jì)數(shù)起初具有該參考計(jì)數(shù)值，以及其中，該粗延遲電路響應(yīng)于該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變來在上計(jì)數(shù)模式期間操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)來遞增該粗延遲計(jì)數(shù)，以及該粗延遲電路響應(yīng)于該緩沖的時(shí)鐘信號(hào)的轉(zhuǎn)變來在下計(jì)數(shù)模式期間操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)來遞減該粗延遲計(jì)數(shù)，以及響應(yīng)于等于該參考計(jì)數(shù)值的粗延遲計(jì)數(shù)來產(chǎn)生該粗延遲啟動(dòng)信號(hào)。
13.根據(jù)權(quán)利要求12的同步鏡像延遲裝置，其中，響應(yīng)于該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變來開始該上計(jì)數(shù)模式，其中該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變是由該模擬延遲線路響應(yīng)于該緩沖的時(shí)鐘信號(hào)從第一邏輯電平到第二邏輯電平的第N個(gè)轉(zhuǎn)變所產(chǎn)生的，以及響應(yīng)于該緩沖的時(shí)鐘信號(hào)從第一邏輯電平到第二邏輯電平的第N+1個(gè)轉(zhuǎn)變來開始該下計(jì)數(shù)模式。
14.根據(jù)權(quán)利要求11的同步鏡像延遲裝置，其中，該細(xì)延遲電路包括多路復(fù)用器，其具有耦合到該環(huán)形振蕩器的多個(gè)輸入，每個(gè)輸入接收一個(gè)相應(yīng)的抽頭時(shí)鐘信號(hào)，該多路復(fù)用器響應(yīng)于多個(gè)輸入選擇信號(hào)來在輸出上提供一個(gè)相應(yīng)的抽頭時(shí)鐘信號(hào)，并且在該輸出上的該抽頭時(shí)鐘信號(hào)對(duì)應(yīng)于該細(xì)延遲啟動(dòng)信號(hào)；鎖存和比較電路，其耦合到該環(huán)形振蕩器，該鎖存和比較電路響應(yīng)于該緩沖的時(shí)鐘信號(hào)來鎖存所述多個(gè)抽頭時(shí)鐘信號(hào)，以及響應(yīng)于所述鎖存的多個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)細(xì)延遲信號(hào)；以及細(xì)延遲變換電路，其接收該粗延遲啟動(dòng)信號(hào)以及耦合到該鎖存和比較電路以及該多路復(fù)用器，該細(xì)延遲變換電路響應(yīng)于所述多個(gè)細(xì)延遲信號(hào)來選擇一相應(yīng)的輸入選擇信號(hào)，以及響應(yīng)于該粗延遲啟動(dòng)信號(hào)處于有效狀態(tài)來觸發(fā)該選擇的輸入選擇信號(hào)。
15.根據(jù)權(quán)利要求14的同步鏡像延遲裝置，其中，該多路復(fù)用器包括多個(gè)傳輸門。
16.根據(jù)權(quán)利要求14的同步鏡像延遲裝置，其中，該環(huán)形振蕩器包括N個(gè)延遲級(jí)，所述N個(gè)延遲級(jí)分別產(chǎn)生抽頭時(shí)鐘信號(hào)T1-TN；以及該鎖存和比較電路鎖存來自該環(huán)形振蕩器的抽頭時(shí)鐘信號(hào)T1-TN，并且對(duì)于每對(duì)鎖存的抽頭時(shí)鐘信號(hào)T1-T2、T2-T3、等等直到TN-1-TN執(zhí)行XOR操作，以及也對(duì)于對(duì)T1和TN執(zhí)行XOR操作，每個(gè)XOR操作產(chǎn)生一相應(yīng)的細(xì)延遲信號(hào)。
17.根據(jù)權(quán)利要求16的同步鏡像延遲裝置，其中，該細(xì)延遲變換電路響應(yīng)于具有第一邏輯狀態(tài)的所述多個(gè)抽頭時(shí)鐘信號(hào)T1-TN其中之選擇的一個(gè)來以第一模式操作。
18.根據(jù)權(quán)利要求17的同步鏡像延遲裝置，其中，該細(xì)延遲變換電路響應(yīng)于具有第二邏輯狀態(tài)的所述多個(gè)抽頭時(shí)鐘信號(hào)T1-TN其中之選擇的一個(gè)來以第二模式操作。
19.根據(jù)權(quán)利要求11的同步鏡像延遲裝置，其中，該輸入緩沖器相對(duì)于該輸入時(shí)鐘信號(hào)向該緩沖的時(shí)鐘信號(hào)引入一個(gè)延遲D1，以及該輸出緩沖器相對(duì)于該延遲的時(shí)鐘信號(hào)向該同步的時(shí)鐘信號(hào)引入一個(gè)延遲D2，以及該模擬延遲作為模擬所述延遲D1和D2的第一和第二分量。
20.根據(jù)權(quán)利要求11的同步鏡像延遲裝置，其中，該粗延遲電路包括上/下計(jì)數(shù)器，其接收該緩沖的時(shí)鐘信號(hào)和該模擬延遲的時(shí)鐘信號(hào)，以及耦合到該環(huán)形振蕩器以接收該振蕩器時(shí)鐘信號(hào)，該上/下計(jì)數(shù)器響應(yīng)于該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變來操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)從該參考計(jì)數(shù)值開始遞增該粗延遲計(jì)數(shù)，以及響應(yīng)于該緩沖的時(shí)鐘信號(hào)的轉(zhuǎn)變來操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)遞減該粗延遲計(jì)數(shù)；以及比較器，其耦合到該上/下計(jì)數(shù)器，該比較器響應(yīng)于等于該參考計(jì)數(shù)值的粗延遲計(jì)數(shù)來觸發(fā)該粗延遲啟動(dòng)信號(hào)。
21.一種同步鏡像延遲裝置，包括第一輸入緩沖器，其接收一輸入時(shí)鐘信號(hào)，以及響應(yīng)于該輸入時(shí)鐘信號(hào)來產(chǎn)生一緩沖的時(shí)鐘信號(hào)；第一環(huán)形振蕩器，其利用一個(gè)被指定為振蕩器時(shí)鐘信號(hào)的抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)，每個(gè)抽頭時(shí)鐘信號(hào)相對(duì)于該振蕩器時(shí)鐘信號(hào)具有一相應(yīng)的延遲；第一模擬延遲線路，其耦合到該第一輸入緩沖器以接收該緩沖的時(shí)鐘信號(hào)，并且響應(yīng)于該緩沖的時(shí)鐘信號(hào)來產(chǎn)生一模擬延遲的時(shí)鐘信號(hào)，該模擬延遲的時(shí)鐘信號(hào)相對(duì)于該緩沖的時(shí)鐘信號(hào)具有一模擬延遲；第一上升沿同步鏡像延遲電路，其耦合到該第一環(huán)形振蕩器，并且產(chǎn)生一個(gè)延遲的時(shí)鐘信號(hào)，該延遲的時(shí)鐘信號(hào)具有根據(jù)所述多個(gè)抽頭時(shí)鐘信號(hào)產(chǎn)生的粗延遲和細(xì)延遲，該粗延遲和細(xì)延遲定義了該延遲的時(shí)鐘信號(hào)相對(duì)于該輸入時(shí)鐘信號(hào)的偶數(shù)上升沿的延遲；第二上升沿同步鏡像延遲電路，其耦合到該第一環(huán)形振蕩器，并且產(chǎn)生一個(gè)延遲的時(shí)鐘信號(hào)，該延遲的時(shí)鐘信號(hào)具有根據(jù)所述多個(gè)抽頭時(shí)鐘信號(hào)產(chǎn)生的粗延遲和細(xì)延遲，該粗延遲和細(xì)延遲定義了該延遲的時(shí)鐘信號(hào)相對(duì)于該輸入時(shí)鐘信號(hào)的奇數(shù)上升沿的延遲；第二輸入緩沖器，其接收一輸入時(shí)鐘信號(hào)，以及響應(yīng)于該輸入時(shí)鐘信號(hào)來產(chǎn)生一緩沖的時(shí)鐘信號(hào)；第二環(huán)形振蕩器，其利用一個(gè)被指定為振蕩器時(shí)鐘信號(hào)的抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)，每個(gè)抽頭時(shí)鐘信號(hào)相對(duì)于該振蕩器時(shí)鐘信號(hào)具有一相應(yīng)的延遲；模擬延遲線路，其耦合到該第二輸入緩沖器以接收該緩沖的時(shí)鐘信號(hào)，并且響應(yīng)于該緩沖的時(shí)鐘信號(hào)來產(chǎn)生一模擬延遲的時(shí)鐘信號(hào)，該模擬延遲的時(shí)鐘信號(hào)相對(duì)于該緩沖的時(shí)鐘信號(hào)具有一模擬延遲；第一下降沿同步鏡像延遲電路，其耦合到該第二環(huán)形振蕩器，并且產(chǎn)生一個(gè)延遲的時(shí)鐘信號(hào)，該延遲的時(shí)鐘信號(hào)具有根據(jù)所述多個(gè)抽頭時(shí)鐘信號(hào)產(chǎn)生的粗延遲和細(xì)延遲，該粗延遲和細(xì)延遲定義了該延遲的時(shí)鐘信號(hào)相對(duì)于該輸入時(shí)鐘信號(hào)的偶數(shù)下降沿的延遲；第二下降沿同步鏡像延遲電路，其耦合到該環(huán)形振蕩器，并且產(chǎn)生一個(gè)延遲的時(shí)鐘信號(hào)，該延遲的時(shí)鐘信號(hào)具有根據(jù)所述多個(gè)抽頭時(shí)鐘信號(hào)產(chǎn)生的粗延遲和細(xì)延遲，該粗延遲和細(xì)延遲定義了該延遲的時(shí)鐘信號(hào)相對(duì)于該輸入時(shí)鐘信號(hào)的奇數(shù)下降沿的延遲；以及輸出電路，其耦合到所述第一和第二上升沿同步鏡像延遲電路以及第一和第二下降沿同步鏡像延遲電路，以及響應(yīng)于來自所述鏡像延遲電路的所述延遲的時(shí)鐘信號(hào)來產(chǎn)生一同步的時(shí)鐘信號(hào)，該同步的時(shí)鐘信號(hào)與該輸入時(shí)鐘信號(hào)同步。
22.根據(jù)權(quán)利要求21的同步鏡像延遲裝置，其中，所述同步鏡像延遲電路的每一個(gè)包括一細(xì)延遲電路，該細(xì)延遲電路包括多路復(fù)用器，其具有耦合到該環(huán)形振蕩器的多個(gè)輸入，每個(gè)輸入接收一個(gè)相應(yīng)的抽頭時(shí)鐘信號(hào)，該多路復(fù)用器響應(yīng)于多個(gè)輸入選擇信號(hào)來在輸出上提供一個(gè)相應(yīng)的抽頭時(shí)鐘信號(hào)，并且在該輸出上的該抽頭時(shí)鐘信號(hào)對(duì)應(yīng)于該細(xì)延遲啟動(dòng)信號(hào)；鎖存和比較電路，其耦合到該環(huán)形振蕩器，該鎖存和比較電路響應(yīng)于該輸入時(shí)鐘信號(hào)來鎖存所述多個(gè)抽頭時(shí)鐘信號(hào)，以及響應(yīng)于所述鎖存的多個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)細(xì)延遲信號(hào)；以及細(xì)延遲變換電路，其接收該粗延遲啟動(dòng)信號(hào)并且耦合到該鎖存和比較電路以及該多路復(fù)用器，該細(xì)延遲變換電路響應(yīng)于所述多個(gè)細(xì)延遲信號(hào)來選擇一相應(yīng)的輸入選擇信號(hào)，以及響應(yīng)于該粗延遲啟動(dòng)信號(hào)處于有效狀態(tài)來觸發(fā)該選擇的輸入選擇信號(hào)。
23.根據(jù)權(quán)利要求22的同步鏡像延遲裝置，其中，該多路復(fù)用器包括多個(gè)傳輸門。
24.根據(jù)權(quán)利要求21的同步鏡像延遲裝置，其中，每個(gè)環(huán)形振蕩器包括N個(gè)延遲級(jí)，所述N個(gè)延遲級(jí)分別產(chǎn)生抽頭時(shí)鐘信號(hào)T1-TN；以及該鎖存和比較電路鎖存來自該環(huán)形振蕩器的抽頭時(shí)鐘信號(hào)T1-TN，并且對(duì)于每對(duì)鎖存的抽頭時(shí)鐘信號(hào)T1-T2、T2-T3、等等直到TN-1-TN執(zhí)行XOR操作，以及也對(duì)于對(duì)T1和TN執(zhí)行XOR操作，每個(gè)XOR操作產(chǎn)生一相應(yīng)的細(xì)延遲信號(hào)。
25.根據(jù)權(quán)利要求21的同步鏡像延遲裝置，其中，該輸出電路包括第一OR門，用于從所述第一和第二上升沿同步鏡像延遲電路接收該延遲的時(shí)鐘信號(hào)；第二OR門，用于從所述第一和第二下降沿同步鏡像延遲電路接收該延遲的時(shí)鐘信號(hào)；RS觸發(fā)器，其耦合到所述第一和第二OR門，用于接收置位和重置輸入，以及響應(yīng)于所述重置和置位輸入來產(chǎn)生輸出延遲的時(shí)鐘信號(hào)；以及輸出緩沖器，其耦合到該RS觸發(fā)器，用于響應(yīng)于該輸出延遲的時(shí)鐘信號(hào)來產(chǎn)生該同步的時(shí)鐘信號(hào)。
26.根據(jù)權(quán)利要求21的同步鏡像延遲裝置，其中，每個(gè)同步鏡像延遲電路包括一個(gè)粗延遲電路，該粗延遲電路包括上/下計(jì)數(shù)器，其接收該輸入時(shí)鐘信號(hào)和該模擬延遲的時(shí)鐘信號(hào)，以及耦合到該環(huán)形振蕩器以接收該振蕩器時(shí)鐘信號(hào)，該上/下計(jì)數(shù)器響應(yīng)于該模擬延遲的時(shí)鐘信號(hào)的一轉(zhuǎn)變來操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)從該參考計(jì)數(shù)值遞增該粗延遲計(jì)數(shù)，以及響應(yīng)于該輸入時(shí)鐘信號(hào)的轉(zhuǎn)變來操作，以響應(yīng)于該振蕩器時(shí)鐘信號(hào)遞減該粗延遲計(jì)數(shù)；以及比較器，其耦合到該上/下計(jì)數(shù)器，該比較器響應(yīng)于等于該參考計(jì)數(shù)值的粗延遲計(jì)數(shù)來觸發(fā)該粗延遲啟動(dòng)信號(hào)。
27.一種存儲(chǔ)設(shè)備，包括地址總線；控制總線；數(shù)據(jù)總線；耦合到所述地址總線的地址解碼器；耦合到所述數(shù)據(jù)總線的讀/寫電路；耦合到所述控制總線的控制電路；存儲(chǔ)單元陣列，其耦合到所述地址解碼器、所述控制電路、以及所述讀/寫電路；同步鏡像延遲裝置，其耦合到至少一個(gè)所述控制電路，并且接收一輸入時(shí)鐘信號(hào)，以及所述同步鏡像延遲裝置產(chǎn)生一個(gè)延遲的時(shí)鐘信號(hào)，以及所述控制電路響應(yīng)于所述延遲的時(shí)鐘信號(hào)來產(chǎn)生控制信號(hào)，所述同步鏡像延遲裝置包括環(huán)形振蕩器，其利用一個(gè)被指定為振蕩器時(shí)鐘信號(hào)的抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)，每個(gè)抽頭時(shí)鐘信號(hào)相對(duì)于該振蕩器時(shí)鐘信號(hào)具有一相應(yīng)的延遲；模擬延遲線路，其接收一輸入時(shí)鐘信號(hào)，并且響應(yīng)于該輸入時(shí)鐘信號(hào)來產(chǎn)生一模擬延遲的時(shí)鐘信號(hào)，該模擬延遲的時(shí)鐘信號(hào)相對(duì)于該輸入時(shí)鐘信號(hào)具有一模擬延遲；粗延遲電路，其接收該輸入時(shí)鐘信號(hào)以及耦合到該環(huán)形振蕩器和該模擬延遲線路，該粗延遲電路響應(yīng)于所述振蕩器時(shí)鐘信號(hào)、輸入時(shí)鐘信號(hào)和模擬延遲的時(shí)鐘信號(hào)來產(chǎn)生一粗延遲計(jì)數(shù)，以及進(jìn)一步響應(yīng)于等于參考計(jì)數(shù)值的延遲計(jì)數(shù)來觸發(fā)一粗延遲啟動(dòng)信號(hào)；細(xì)延遲電路，其耦合到該環(huán)形振蕩器以接收所述多個(gè)抽頭時(shí)鐘信號(hào)，耦合到該粗延遲電路以接收該粗延遲啟動(dòng)信號(hào)，以及接收該輸入時(shí)鐘信號(hào)，該細(xì)延遲電路響應(yīng)于該輸入時(shí)鐘信號(hào)來鎖存所述多個(gè)抽頭時(shí)鐘信號(hào)，以及根據(jù)鎖存的多個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生一細(xì)延遲，該細(xì)延遲電路響應(yīng)于該粗延遲啟動(dòng)信號(hào)來觸發(fā)一細(xì)延遲啟動(dòng)信號(hào)，該細(xì)延遲啟動(dòng)信號(hào)相對(duì)于該粗延遲啟動(dòng)信號(hào)具有一細(xì)延遲；以及輸出電路，其耦合到該粗延遲電路和該細(xì)延遲電路，該輸出電路響應(yīng)于該粗延遲啟動(dòng)信號(hào)和該細(xì)延遲信號(hào)處于有效狀態(tài)來產(chǎn)生一延遲的時(shí)鐘信號(hào)。
28.根據(jù)權(quán)利要求27的存儲(chǔ)設(shè)備，其中，所述存儲(chǔ)設(shè)備包括一個(gè)DDR SDRAM，以及所述同步鏡像延遲裝置接收互補(bǔ)的輸入時(shí)鐘信號(hào)，以及產(chǎn)生與所述時(shí)鐘信號(hào)的上升和下降沿同步的該延遲的時(shí)鐘信號(hào)，以及該延遲的時(shí)鐘信號(hào)被施加用來給耦合到所述數(shù)據(jù)總線的輸出驅(qū)動(dòng)器提供時(shí)鐘。
29.一種計(jì)算機(jī)系統(tǒng)，包括數(shù)據(jù)輸入設(shè)備；數(shù)據(jù)輸出設(shè)備；處理器，耦合到所述數(shù)據(jù)輸入和輸出設(shè)備；和存儲(chǔ)設(shè)備，耦合到所述處理器，所述存儲(chǔ)設(shè)備包括地址總線；控制總線；數(shù)據(jù)總線；耦合到所述地址總線的地址解碼器；耦合到所述數(shù)據(jù)總線的讀/寫電路；耦合到所述控制總線的控制電路；存儲(chǔ)單元陣列，其耦合到所述地址解碼器、所述控制電路、以及所述讀/寫電路；以及同步鏡像延遲裝置，其耦合到至少一個(gè)所述控制電路，并且接收一個(gè)輸入時(shí)鐘信號(hào)，以及所述同步鏡像延遲裝置產(chǎn)生一個(gè)延遲的時(shí)鐘信號(hào)，以及所述控制電路響應(yīng)于所述延遲的時(shí)鐘信號(hào)來產(chǎn)生控制信號(hào)，所述同步鏡像延遲裝置包括環(huán)形振蕩器，其利用一個(gè)被指定為振蕩器時(shí)鐘信號(hào)的抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)，每個(gè)抽頭時(shí)鐘信號(hào)相對(duì)于該振蕩器時(shí)鐘信號(hào)具有一相應(yīng)的延遲；模擬延遲線路，其接收一輸入時(shí)鐘信號(hào)，并且響應(yīng)于該輸入時(shí)鐘信號(hào)來產(chǎn)生一模擬延遲的時(shí)鐘信號(hào)，該模擬延遲的時(shí)鐘信號(hào)相對(duì)于該輸入時(shí)鐘信號(hào)具有一模擬延遲；粗延遲電路，其接收該輸入時(shí)鐘信號(hào)并且耦合到該環(huán)形振蕩器和該模擬延遲線路，該粗延遲電路響應(yīng)于所述振蕩器時(shí)鐘信號(hào)、輸入時(shí)鐘信號(hào)和模擬延遲的時(shí)鐘信號(hào)來產(chǎn)生一粗延遲計(jì)數(shù)，以及進(jìn)一步響應(yīng)于等于參考計(jì)數(shù)值的延遲計(jì)數(shù)來觸發(fā)一粗延遲啟動(dòng)信號(hào)；細(xì)延遲電路，其耦合到該環(huán)形振蕩器以接收所述多個(gè)抽頭時(shí)鐘信號(hào)，耦合到該粗延遲電路以接收該粗延遲啟動(dòng)信號(hào)，以及接收該輸入時(shí)鐘信號(hào)，該細(xì)延遲電路響應(yīng)于該輸入時(shí)鐘信號(hào)來鎖存所述多個(gè)抽頭時(shí)鐘信號(hào)，以及根據(jù)鎖存的多個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生一細(xì)延遲，該細(xì)延遲電路響應(yīng)于該粗延遲啟動(dòng)信號(hào)來觸發(fā)一細(xì)延遲啟動(dòng)信號(hào)，該細(xì)延遲啟動(dòng)信號(hào)相對(duì)于該粗延遲啟動(dòng)信號(hào)具有一細(xì)延遲；以及輸出電路，其耦合到該粗延遲電路和該細(xì)延遲電路，該輸出電路響應(yīng)于該粗延遲啟動(dòng)信號(hào)和該細(xì)延遲啟動(dòng)信號(hào)處于有效狀態(tài)來產(chǎn)生一延遲的時(shí)鐘信號(hào)。
30.根據(jù)權(quán)利要求29的存儲(chǔ)設(shè)備，其中，所述存儲(chǔ)設(shè)備包括一個(gè)DDR SDRAM，以及所述同步鏡像延遲裝置接收互補(bǔ)的輸入時(shí)鐘信號(hào)，以及產(chǎn)生與所述時(shí)鐘信號(hào)的上升和下降沿同步的該延遲的時(shí)鐘信號(hào)，以及該延遲的時(shí)鐘信號(hào)被施加用來給耦合到所述數(shù)據(jù)總線的輸出驅(qū)動(dòng)器提供時(shí)鐘。
31.一種用于產(chǎn)生延遲的時(shí)鐘信號(hào)的方法，該延遲的時(shí)鐘信號(hào)相對(duì)于施加的時(shí)鐘信號(hào)具有一個(gè)延遲，所述方法包含利用被指定為參考振蕩器時(shí)鐘信號(hào)的一個(gè)振蕩器時(shí)鐘信號(hào)來產(chǎn)生多個(gè)振蕩器時(shí)鐘信號(hào)，每個(gè)振蕩器時(shí)鐘信號(hào)的頻率大于該施加的時(shí)鐘信號(hào)的頻率，以及每個(gè)振蕩器時(shí)鐘信號(hào)相對(duì)于該參考振蕩器時(shí)鐘信號(hào)具有一延遲；響應(yīng)于該施加的時(shí)鐘信號(hào)來產(chǎn)生一模擬延遲的時(shí)鐘信號(hào)，該模擬延遲的時(shí)鐘信號(hào)相對(duì)于該施加的時(shí)鐘信號(hào)具有一模擬延遲；響應(yīng)于該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變來開始時(shí)間到數(shù)字計(jì)數(shù)粗延遲間隔，其中該模擬延遲的時(shí)鐘信號(hào)的轉(zhuǎn)變是響應(yīng)于該施加的時(shí)鐘信號(hào)的第N個(gè)轉(zhuǎn)變產(chǎn)生的。在第一粗延遲間隔期間，響應(yīng)于該參考振蕩器時(shí)鐘信號(hào)來遞增該粗延遲計(jì)數(shù)；響應(yīng)于該施加的時(shí)鐘信號(hào)的第N+1個(gè)轉(zhuǎn)變，終止該第一粗延遲間隔；當(dāng)終止該第一粗延遲間隔時(shí)，存儲(chǔ)所述振蕩器時(shí)鐘信號(hào)的狀態(tài)；響應(yīng)于該施加的時(shí)鐘信號(hào)，開始數(shù)字到時(shí)間粗延遲間隔；在所述數(shù)字到時(shí)間粗延遲間隔期間，響應(yīng)于該參考振蕩器時(shí)鐘信號(hào)來遞減該粗延遲計(jì)數(shù)；根據(jù)所述振蕩器時(shí)鐘信號(hào)之存儲(chǔ)的狀態(tài)，計(jì)算數(shù)字到時(shí)間細(xì)延遲以及產(chǎn)生相對(duì)于該施加的時(shí)鐘信號(hào)具有所述延遲的所述延遲的時(shí)鐘信號(hào)，其是通過等于參考值的粗延遲計(jì)數(shù)加上計(jì)算的數(shù)字到時(shí)間細(xì)延遲來確定的。
32.根據(jù)權(quán)利要求31的方法，其中，根據(jù)所述振蕩器時(shí)鐘信號(hào)之存儲(chǔ)的狀態(tài)來計(jì)算數(shù)字到時(shí)間細(xì)延遲包括響應(yīng)于具有第一邏輯狀態(tài)的所述多個(gè)抽頭時(shí)鐘信號(hào)T1-TN其中之選擇的一個(gè)來以第一方法計(jì)算細(xì)延遲。
33.根據(jù)權(quán)利要求32的方法，其中，根據(jù)所述振蕩器時(shí)鐘信號(hào)之存儲(chǔ)的狀態(tài)來計(jì)算數(shù)字到時(shí)間細(xì)延遲包括響應(yīng)于具有第二邏輯狀態(tài)的所述多個(gè)抽頭時(shí)鐘信號(hào)T1-TN其中之選擇的一個(gè)來以第二方法計(jì)算細(xì)延遲。
34.根據(jù)權(quán)利要求31的方法，其中，當(dāng)終止第一粗延遲間隔時(shí)存儲(chǔ)所述振蕩器時(shí)鐘信號(hào)的狀態(tài)包括存儲(chǔ)所述時(shí)鐘信號(hào)的瞬時(shí)狀態(tài)，以及此后，對(duì)于時(shí)鐘信號(hào)的相鄰對(duì)執(zhí)行XOR操作，以產(chǎn)生多個(gè)細(xì)延遲控制信號(hào)，所述細(xì)延遲控制信號(hào)具有假值，其中該假值表示當(dāng)終止第一粗延遲間隔時(shí)的時(shí)間點(diǎn)處該參考振蕩器時(shí)鐘信號(hào)的位置。
35一種用于產(chǎn)生延遲的時(shí)鐘信號(hào)的方法，該延遲的時(shí)鐘信號(hào)相對(duì)于施加的時(shí)鐘信號(hào)有一個(gè)延遲，該方法包括利用被指定為參考振蕩器時(shí)鐘信號(hào)的一個(gè)振蕩器時(shí)鐘信號(hào)來產(chǎn)生多個(gè)振蕩器時(shí)鐘信號(hào)，每個(gè)振蕩器時(shí)鐘信號(hào)的頻率大于該施加的時(shí)鐘信號(hào)的頻率，以及每個(gè)振蕩器時(shí)鐘信號(hào)相對(duì)于該參考振蕩器時(shí)鐘信號(hào)具有一延遲；響應(yīng)于該參考振蕩器時(shí)鐘信號(hào)，安排一粗延遲時(shí)間；在第一時(shí)間存儲(chǔ)所述振蕩器時(shí)鐘信號(hào)的狀態(tài)；重放該粗延遲時(shí)間；根據(jù)在所述第一時(shí)間所述振蕩器時(shí)鐘信號(hào)的狀態(tài)，計(jì)算一細(xì)延遲時(shí)間；以及產(chǎn)生相對(duì)于該施加的時(shí)鐘信號(hào)具有一延遲的所述延遲的時(shí)鐘信號(hào)，其是通過所述粗延遲時(shí)間加所述重放的粗延遲時(shí)間再加所述細(xì)延遲時(shí)間之總和來給出的。
36.根據(jù)權(quán)利要求35的方法，其中，重放該粗延遲時(shí)間包括響應(yīng)于在第一時(shí)間之后所述振蕩器時(shí)鐘信號(hào)的轉(zhuǎn)變來安排一數(shù)字到時(shí)間粗延遲時(shí)間。
37.根據(jù)權(quán)利要求35的方法，其中，在第一時(shí)間存儲(chǔ)所述振蕩器時(shí)鐘信號(hào)的狀態(tài)包括存儲(chǔ)所述時(shí)鐘信號(hào)的瞬時(shí)狀態(tài)，以及此后，對(duì)于時(shí)鐘信號(hào)的相鄰對(duì)執(zhí)行XOR操作，以產(chǎn)生多個(gè)細(xì)延遲控制信號(hào)，所述細(xì)延遲控制信號(hào)具有假值，其中該假值表示在第一時(shí)間處該參考振蕩器時(shí)鐘信號(hào)邊沿的位置。
38.根據(jù)權(quán)利要求35的方法，其中，第一電路產(chǎn)生所述多個(gè)振蕩器時(shí)鐘信號(hào)，安排該粗延遲時(shí)間，以及計(jì)算該細(xì)延遲時(shí)間，以及其中，第二電路重放該粗延遲時(shí)間和產(chǎn)生該延遲的時(shí)鐘信號(hào)。
39.根據(jù)權(quán)利要求38的方法，其中，所述第一電路和第二電路是不同的電路。
40.一種數(shù)字測(cè)量系統(tǒng)，包括具有起動(dòng)功能的環(huán)形振蕩器，其利用被指定為振蕩器時(shí)鐘信號(hào)的一個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)，每個(gè)抽頭時(shí)鐘信相對(duì)于該振蕩器時(shí)鐘信號(hào)具有一相應(yīng)的延遲；粗延遲測(cè)量電路，其接收所述環(huán)形振蕩器起動(dòng)信號(hào)和測(cè)量信號(hào)，以及耦合到所述環(huán)形振蕩器時(shí)鐘信號(hào)，用于產(chǎn)生在該起動(dòng)信號(hào)和該測(cè)量信號(hào)之間的振蕩器時(shí)鐘信號(hào)的周期計(jì)數(shù)，以及由此產(chǎn)生粗?jǐn)?shù)字延遲測(cè)量結(jié)果；以及細(xì)延遲測(cè)量電路，其耦合到所述環(huán)形振蕩器以接收所述多個(gè)抽頭時(shí)鐘信號(hào)，以及接收該測(cè)量信號(hào)以響應(yīng)于該測(cè)量信號(hào)來鎖存所述多個(gè)抽頭時(shí)鐘信號(hào)，以及由此產(chǎn)生細(xì)數(shù)字延遲測(cè)量結(jié)果。
41.一種數(shù)字重放系統(tǒng)，包括具有起動(dòng)功能的環(huán)形振蕩器，其利用被指定為振蕩器時(shí)鐘信號(hào)的一個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)，每個(gè)抽頭時(shí)鐘信相對(duì)于該振蕩器時(shí)鐘信號(hào)具有一相應(yīng)的延遲；粗延遲重放電路，其接收和存儲(chǔ)來自數(shù)字延遲測(cè)量系統(tǒng)的粗?jǐn)?shù)字延遲測(cè)量數(shù)據(jù)以及環(huán)形振蕩器起動(dòng)信號(hào)，以及耦合到所述環(huán)形振蕩器時(shí)鐘信號(hào)，用于根據(jù)所述振蕩器時(shí)鐘信號(hào)產(chǎn)生一個(gè)周期計(jì)數(shù)，以及當(dāng)所述周期計(jì)數(shù)等于存儲(chǔ)的數(shù)字延遲測(cè)量數(shù)據(jù)時(shí)，產(chǎn)生一個(gè)粗延遲重放信號(hào)；以及細(xì)延遲重放電路，其接收細(xì)數(shù)字延遲測(cè)量數(shù)據(jù)以及粗延遲重放信號(hào)，以及耦合到所述環(huán)形振蕩器以接收所述多個(gè)抽頭時(shí)鐘信號(hào)，以及在觸發(fā)該粗延遲重放信號(hào)之后，在第一數(shù)字選擇的抽頭時(shí)鐘邊沿，產(chǎn)生細(xì)延遲重放信號(hào)。
全文摘要
一種同步鏡像延遲裝置(300)包括環(huán)形振蕩器，用于利用一個(gè)被指定為振蕩器時(shí)鐘信號(hào)的抽頭時(shí)鐘信號(hào)來產(chǎn)生多個(gè)抽頭時(shí)鐘信號(hào)(T1－T7)。響應(yīng)于輸入時(shí)鐘信號(hào)，模擬延遲線路產(chǎn)生一模擬延遲的時(shí)鐘信號(hào)，該模擬延遲的時(shí)鐘信號(hào)相對(duì)于該輸入時(shí)鐘信號(hào)具有一模擬延遲。粗延遲電路響應(yīng)于振蕩器時(shí)鐘信號(hào)、輸入時(shí)鐘信號(hào)和模擬延遲的時(shí)鐘信號(hào)來產(chǎn)生一粗延遲計(jì)數(shù)(316)，以及響應(yīng)于等于參考計(jì)數(shù)值的延遲計(jì)數(shù)來觸發(fā)一粗延遲啟動(dòng)信號(hào)。細(xì)延遲電路鎖存多個(gè)抽頭時(shí)鐘信號(hào)，以及根據(jù)鎖存的多個(gè)抽頭時(shí)鐘信號(hào)來產(chǎn)生一細(xì)延遲，以及響應(yīng)于該粗延遲啟動(dòng)信號(hào)來觸發(fā)一細(xì)延遲啟動(dòng)信號(hào)，該細(xì)延遲啟動(dòng)信號(hào)相對(duì)于該粗延遲啟動(dòng)信號(hào)具有一細(xì)延遲。輸出電路響應(yīng)于該粗延遲啟動(dòng)信號(hào)和該細(xì)延遲信號(hào)處于有效狀態(tài)來產(chǎn)生一延遲的時(shí)鐘信號(hào)。
文檔編號(hào)G11C11/407GK1695305SQ03824819
公開日2005年11月9日 申請(qǐng)日期2003年8月27日 優(yōu)先權(quán)日2002年8月29日
發(fā)明者霍華德·C·基爾希 申請(qǐng)人:米克倫技術(shù)公司