專利名稱：用于延遲電路的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及電子電路。
背景技術(shù)：
很多電子設(shè)備使用時(shí)鐘信號(hào)來協(xié)調(diào)部件的工作。例如，使用同步動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(synchronous dynamic random access memories，SDRAM)的電子系統(tǒng)通常將SDRAM輸出與系統(tǒng)時(shí)鐘協(xié)調(diào)。因此，大多數(shù)的SDRAM以及其他部件接收系統(tǒng)時(shí)鐘，用于使SDRAM的工作與系統(tǒng)中的其他部件同步。
但是，時(shí)鐘偏移(skew)擾亂了系統(tǒng)時(shí)鐘和SDRAM輸出信號(hào)之間的協(xié)調(diào)。時(shí)鐘偏移是外部提供的系統(tǒng)時(shí)鐘信號(hào)和產(chǎn)生輸出信號(hào)的SDRAM輸出電路所使用的信號(hào)之間的延遲。有多種原因可以造成時(shí)鐘偏移，這些原因包括和時(shí)鐘輸入緩存器、驅(qū)動(dòng)器以及其他阻-容電路元件相關(guān)的延遲。
幾個(gè)解決方案能夠修正時(shí)鐘偏移，以使系統(tǒng)時(shí)鐘和SDRAM時(shí)鐘協(xié)調(diào)。例如，一些系統(tǒng)使用延遲鎖定環(huán)(delay-locked loops，DLL)或者鎖相環(huán)(phase-locked loops，PLL)把SDRAM輸出數(shù)據(jù)鎖定到系統(tǒng)時(shí)鐘信號(hào)。但是，DLL和PLL需要相對(duì)較長(zhǎng)的時(shí)間鎖定到輸入信號(hào)上。而且，溫度和電壓變化可能降低DLL和PLL的性能。
同步延遲電路是另一種流行的延遲均衡(deskewing)解決方案，例如時(shí)鐘同步延遲(clock-synchronized delay，CSD)電路和同步鏡像延遲(synchronizedmirror delay，SMD)電路。同步延遲電路一般提供了比DLL和PLL更快的鎖定性能。例如，常規(guī)的SMD電路可以在兩個(gè)周期內(nèi)鎖定到輸入信號(hào)；常規(guī)的CSD電路能夠在單個(gè)周期內(nèi)鎖定到輸入信號(hào)。
參考圖1，常規(guī)的CSD電路100包含用于接收系統(tǒng)時(shí)鐘信號(hào)并將其提供給延遲監(jiān)視電路104的輸入緩存器102，鎖存器106和可變延遲線108。延遲監(jiān)視電路104把所需延遲插入到信號(hào)中，并把經(jīng)過延遲的輸入信號(hào)提供給測(cè)量延遲線110。測(cè)量延遲線110測(cè)量來自延遲監(jiān)視電路104的經(jīng)過延遲的信號(hào)與系統(tǒng)時(shí)鐘之間的差別。測(cè)得的延遲被傳送到鎖存器106?？勺冄舆t線108讀取鎖存器106，并且可變延遲線108產(chǎn)生一個(gè)信號(hào)，該信號(hào)的延遲與測(cè)量延遲線110測(cè)得的延遲相同。然后，來自可變延遲線108的信號(hào)被提供給時(shí)鐘驅(qū)動(dòng)電路112以便放大和分配該經(jīng)過同步的信號(hào)。
測(cè)量延遲線110適宜通過經(jīng)一系列的級(jí)接收輸入信號(hào)來測(cè)量延遲，其中每一級(jí)產(chǎn)生一個(gè)指示特定的級(jí)是否和測(cè)得的延遲對(duì)應(yīng)的單比特信號(hào)。例如，參考圖2，測(cè)量延遲線110可以包含一系列的級(jí)210，每一級(jí)包含與非門212和反相器214。每一級(jí)210給鎖存器106提供一個(gè)指示延遲是否已經(jīng)由級(jí)210成功測(cè)得的信號(hào)。參考圖3，鎖存器106接收一個(gè)數(shù)字字(digital word)。給鎖存器106提供了被稱為入口點(diǎn)310的第一個(gè)邏輯HIGH信號(hào)的級(jí)210成功地測(cè)得了延遲。
在一些應(yīng)用，例如便攜式的由電池驅(qū)動(dòng)的設(shè)備中，同步延遲電路可能消耗過多的功率和/或產(chǎn)生噪聲。額外的功率消耗和噪聲產(chǎn)生是由不必要地翻轉(zhuǎn)的數(shù)字延遲元件部分所導(dǎo)致的。而且，單個(gè)同步延遲電路可能被用來在很多不同的頻率下進(jìn)行同步。對(duì)于特別緩慢的頻率，同步延遲電路的采樣頻率可能如此之高，以至于所有的采樣都在輸入信號(hào)的第一個(gè)脈沖到達(dá)之前進(jìn)行了，導(dǎo)致溢出狀態(tài)。換句話說，同步延遲電路不能測(cè)量超過特定界限的延遲。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的各個(gè)方面的一種電子系統(tǒng)包括延遲均衡電路。延遲均衡電路被配置成測(cè)量延遲，并根據(jù)測(cè)得的延遲產(chǎn)生經(jīng)同步的信號(hào)。此外，延遲均衡電路被配置為檢測(cè)溢出狀態(tài)并做相應(yīng)的響應(yīng)，例如通過發(fā)出溢出信號(hào)。而且，延遲均衡電路可以被進(jìn)一步或者另外被配置成檢測(cè)延遲的成功測(cè)量，并通過例如執(zhí)行功率節(jié)省和/或噪聲降低過程來做出響應(yīng)。


通過結(jié)合附圖查閱說明書和權(quán)利要求中所描述的非限制性實(shí)施例，本發(fā)明另外的方面是清晰的，附圖中同樣的數(shù)字代表同樣的元件。
圖1是常規(guī)的CSD電路。
圖2是常規(guī)的測(cè)量延遲電路。
圖3是常規(guī)的寄存器。
圖4是根據(jù)本發(fā)明的各個(gè)方面的電子系統(tǒng)的方框圖。
圖5是示范性同步延遲電路的方框圖。
圖6是示范性工作控制電路的原理圖和方框圖。
圖7是示范性工作過程的流程圖。
圖8A-8B是示范性填充電路的原理圖。
圖9是另一示范性填充電路的原理圖。
圖10是另一示范性填充電路的原理圖。
圖11是示范性時(shí)鐘選擇電路的原理圖。
圖12是另一示范性時(shí)鐘選擇電路的原理圖。
為了簡(jiǎn)潔和清晰繪出了圖中的元件，不一定是按比例繪制的。例如，為了提高對(duì)本發(fā)明的實(shí)施例的理解，圖中的一部分元件的尺寸相對(duì)于其他元件可能有所放大。
具體實(shí)施例方式
可以根據(jù)功能性部件和步驟對(duì)本發(fā)明的各個(gè)方面和特征進(jìn)行描述。這樣的功能性部件和步驟可以由被配置成執(zhí)行規(guī)定功能的任何數(shù)量的元件和/或步驟來實(shí)現(xiàn)。例如，本方法和裝置可以采用電子、信令和邏輯元件，如鎖存器、寄存器、延遲線和邏輯門，它們?cè)诟鞣N實(shí)施例、應(yīng)用和環(huán)境中可以執(zhí)行各種功能。此外，可以結(jié)合任何數(shù)量的過程和系統(tǒng)實(shí)踐本方法和裝置，并且所描述的這些裝置和方法僅僅是本發(fā)明的示范性應(yīng)用。另外，本方法和裝置可以采用任何數(shù)量的常規(guī)或者其他性質(zhì)的技術(shù)來放置、使用、制造等。
一種根據(jù)本發(fā)明的各個(gè)方面的電子系統(tǒng)包括多個(gè)與延遲測(cè)量電路協(xié)同工作的部件。這些部件可以包含使用延遲測(cè)量電路的任何部件，例如單塊板子上的多個(gè)集成電路和電子部件，單個(gè)集成電路中的各種元件，計(jì)算機(jī)系統(tǒng)的各種部件，或者任何其他的部件。例如，參考圖4，示范性電子系統(tǒng)400適宜包含處理器410、存儲(chǔ)器412和時(shí)鐘發(fā)生器414。處理器410根據(jù)程序控制電子系統(tǒng)400。例如，處理器410可以包含常規(guī)的中央處理單元，如英特爾奔騰(Pentum)處理器或者先進(jìn)微器件公司的速龍(Athlon)處理器。時(shí)鐘發(fā)生器414產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)，并把系統(tǒng)時(shí)鐘信號(hào)提供給電子系統(tǒng)400的各種部件，例如處理器410和存儲(chǔ)器412。時(shí)鐘發(fā)生器414可以包含用于產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)的任何系統(tǒng)，如使用石英晶體的常規(guī)定時(shí)器件。
存儲(chǔ)器412儲(chǔ)存信息，用于隨后的檢索。存儲(chǔ)器412可以包含任何適當(dāng)?shù)拇鎯?chǔ)器、存儲(chǔ)器系統(tǒng)或儲(chǔ)存設(shè)備或系統(tǒng)。例如，存儲(chǔ)器412可以包含包括存儲(chǔ)器控制器、多個(gè)存儲(chǔ)器芯片和相關(guān)的邏輯和電路在內(nèi)的存儲(chǔ)器子系統(tǒng)。在本實(shí)施例中，存儲(chǔ)器412包含SDRAM，例如可從美商美光科技公司(MicronTechnology，Inc)獲得的DDR SDRAM。
存儲(chǔ)器412包括延遲均衡電路416。在本實(shí)施例中，延遲均衡電路416被集成到SDRAM中，盡管延遲均衡電路416也可以被集成到存儲(chǔ)器412的其他部件中，或者作為單獨(dú)的電路來實(shí)現(xiàn)。根據(jù)本發(fā)明的各個(gè)方面的延遲均衡電路416用來同步第一信號(hào)和第二信號(hào)。具體來說，延遲均衡電路416可以被配置成使內(nèi)部時(shí)鐘信號(hào)或數(shù)據(jù)信號(hào)與以時(shí)鐘發(fā)生器414所產(chǎn)生的系統(tǒng)時(shí)鐘信號(hào)為例的外部時(shí)鐘信號(hào)同步。延遲均衡電路416也可以被配置成初始化另一部件，例如一個(gè)延遲鎖定環(huán)。延遲均衡電路416可以包含任何合適的延遲均衡電路，例如延遲鎖定環(huán)(DLL)、鎖相環(huán)(PLL)、同步鏡像延遲電路、時(shí)鐘同步延遲電路(CSD)，或者任何其他的延遲均衡電路或這些電路的適當(dāng)組合。
在本實(shí)施例中，延遲均衡電路416包含CSD電路，該電路也被稱為測(cè)量控制延遲電路。例如，參考圖5，根據(jù)本發(fā)明的各個(gè)方面的CSD電路500包含延遲監(jiān)視電路510；測(cè)量延遲線512；中間元件514；可變延遲線516；和工作控制電路518。CSD電路500適宜被配置成通過測(cè)量和輸入緩存器520、輸出驅(qū)動(dòng)器522和/或任何的其他相關(guān)電路相關(guān)聯(lián)的延遲，并根據(jù)測(cè)得的延遲產(chǎn)生和輸入信號(hào)同時(shí)產(chǎn)生的定時(shí)脈沖來產(chǎn)生同步到輸入脈沖的輸出脈沖。
延遲監(jiān)視電路510導(dǎo)致了初始輸入信號(hào)的被選擇持續(xù)時(shí)間的傳輸延遲。被選擇延遲可以被調(diào)整到任何所需的持續(xù)時(shí)間。在本實(shí)施例中，選擇一個(gè)延遲來模擬和輸入緩存器520(d1)及輸出驅(qū)動(dòng)電路522(d2)相關(guān)聯(lián)的延遲?？梢杂萌魏芜m當(dāng)?shù)姆绞絹韺?shí)現(xiàn)延遲監(jiān)視電路510，以引起所需的延遲(d1+d2)，例如，使用一系列驅(qū)動(dòng)器和緩存器電路。
在通過延遲監(jiān)視電路510傳輸后，經(jīng)延遲的輸入信號(hào)通過測(cè)量延遲線512傳輸。測(cè)量延遲線512適宜被配置成為延遲均衡操作測(cè)量延遲持續(xù)時(shí)間。根據(jù)由測(cè)量延遲線512測(cè)得的延遲，CSD電路500產(chǎn)生和輸入信號(hào)同步的輸出信號(hào)。測(cè)量延遲線512可以用任何適當(dāng)?shù)姆绞綔y(cè)量該延遲，例如通過讓信號(hào)通過一系列常規(guī)的級(jí)來傳輸，其中每一級(jí)和某個(gè)延遲周期相關(guān)聯(lián)。例如，測(cè)量延遲線512可以包含電阻器陣列、金屬線、一組串聯(lián)的與非門和反相器，或更多復(fù)雜的邏輯門延遲電路。
測(cè)量延遲線512適宜產(chǎn)生與測(cè)得的延遲對(duì)應(yīng)的經(jīng)過測(cè)量的延遲信號(hào)，并把經(jīng)過測(cè)量的延遲信號(hào)提供給可變延遲線516。例如，在本實(shí)施例中，測(cè)量延遲線適宜測(cè)量該延遲，執(zhí)行和該延遲對(duì)應(yīng)的時(shí)間到數(shù)字轉(zhuǎn)換以產(chǎn)生經(jīng)過測(cè)量的延遲信號(hào)，并把經(jīng)過測(cè)量的延遲信號(hào)提供給中間元件514。經(jīng)過測(cè)量的延遲信號(hào)適宜包含一個(gè)可以被從測(cè)量延遲線512直接或間接地提供給可變延遲線516的數(shù)字字。
在本實(shí)施例中，經(jīng)過測(cè)量的延遲信號(hào)被通過中間元件514提供給可變延遲線516。中間元件514儲(chǔ)存和/或緩存經(jīng)過測(cè)量的延遲信號(hào)。中間元件514可以包含任何適于把經(jīng)過測(cè)量的延遲信號(hào)從測(cè)量延遲線512傳遞到可變延遲線516的中間元件，例如鎖存器、寄存器或緩存器。此外，中間元件514可以是獨(dú)立的元件，或者被集成到測(cè)量延遲線512或可變延遲線516中。
在本實(shí)施例中，中間元件514被配置成接收和儲(chǔ)存包含經(jīng)過測(cè)量的延遲信號(hào)的數(shù)字字的每一個(gè)比特。例如，中間元件514適宜包含被配置成儲(chǔ)存數(shù)字信息的常規(guī)捕捉寄存器或鎖存器?；蛘?，中間元件514可以被配置成移位寄存器，例如，在CSD電路500初始化一個(gè)DLL的應(yīng)用中；或者，如果延遲均衡電路416被用同步鏡像延遲電路或任何其他適當(dāng)?shù)牟考韺?shí)現(xiàn)，則被配置為監(jiān)視控制電路。
可變延遲線516從測(cè)量延遲線512接收經(jīng)過測(cè)量的延遲信號(hào)，例如通過中間元件514。然后，可變延遲線516根據(jù)經(jīng)過測(cè)量的延遲信號(hào)產(chǎn)生可變延遲信號(hào)。例如，可變延遲線516適宜通過產(chǎn)生可變延遲信號(hào)來執(zhí)行數(shù)字到時(shí)間轉(zhuǎn)換，該可變延遲信號(hào)被與經(jīng)過測(cè)量的延遲信號(hào)相應(yīng)的延遲所標(biāo)記。和測(cè)量延遲線512一樣，可變延遲線516可以用任何適當(dāng)?shù)姆绞絹韺?shí)現(xiàn)，例如，電阻器陣列、金屬線、一組串聯(lián)的與非門和反相器，或更多復(fù)雜的邏輯門延遲電路。可變延遲信號(hào)被提供給輸出驅(qū)動(dòng)器522，驅(qū)動(dòng)器522適宜放大來自可變延遲線516的時(shí)鐘信號(hào)或者數(shù)據(jù)信號(hào)，以分配最終的經(jīng)過延遲均衡的信號(hào)。
工作控制電路518控制CSD電路500的各個(gè)方面的工作。工作控制電路518可以被配置成以任何適當(dāng)?shù)姆绞娇刂艭SD電路500的任何被選擇的方面，例如降低功耗和/或噪聲，或檢測(cè)和指示溢出狀態(tài)。例如，工作控制電路518可以被配置成在檢測(cè)到入口點(diǎn)310時(shí)產(chǎn)生任何被選擇的響應(yīng)，包括功率節(jié)省響應(yīng)和/或非溢出響應(yīng)。
根據(jù)本發(fā)明的各個(gè)方面的工作控制電路518包括溢出電路。溢出電路適宜被配置成檢測(cè)溢出狀態(tài)是否已經(jīng)發(fā)生。例如，溢出電路可以被配置成檢測(cè)入口點(diǎn)是否存在于溢出電路的工作范圍內(nèi)的信號(hào)中，并且根據(jù)任何適當(dāng)?shù)臉?biāo)準(zhǔn)做出響應(yīng)。溢出電路可以監(jiān)視任何適當(dāng)?shù)男盘?hào)以便確定是否已經(jīng)檢測(cè)到入口點(diǎn)。溢出電路還適宜根據(jù)是否檢測(cè)到入口點(diǎn)來控制例如溢出標(biāo)志的溢出信號(hào)。
溢出電路可以被配置成在被選擇周期內(nèi)監(jiān)視被選擇信號(hào)。例如，被選擇周期適宜從延遲線512、516接收到初始脈沖開始持續(xù)一段和延遲線的總的持續(xù)能力或其他工作范圍對(duì)應(yīng)的時(shí)間。如果在被選擇周期內(nèi)沒有檢測(cè)到入口點(diǎn)310，則延遲溢出狀態(tài)已經(jīng)發(fā)生，并且溢出電路可以相應(yīng)地調(diào)整溢出信號(hào)。溢出信號(hào)也可以由例如處理器410的其他系統(tǒng)監(jiān)視或接收，以便識(shí)別溢出狀況并做出響應(yīng)。
例如，參考圖6，根據(jù)本發(fā)明的各個(gè)方面的溢出電路612可以被配置成監(jiān)視測(cè)量延遲線512，并且，如果在測(cè)量延遲線的最大測(cè)量周期內(nèi)沒有檢測(cè)到入口點(diǎn)310則激活溢出信號(hào)618。測(cè)量延遲線512可以被分割為多個(gè)段614A-D。每個(gè)段614A-D適宜包含測(cè)量延遲線512的一級(jí)或多個(gè)級(jí)，并包括狀態(tài)輸出和時(shí)鐘輸入。狀態(tài)輸出被配置成產(chǎn)生狀態(tài)信號(hào)616A-D，狀態(tài)信號(hào)616A-D和對(duì)應(yīng)的段614A-D中是否有任何一級(jí)檢測(cè)到入口點(diǎn)310對(duì)應(yīng)。入口點(diǎn)310可以包含輸入信號(hào)中的任何適當(dāng)?shù)奶卣?。例如，入口點(diǎn)310適宜由測(cè)量延遲線512的輸出中的第一次邏輯LOW到邏輯HIGH的轉(zhuǎn)換來標(biāo)識(shí)。這樣，可以通過對(duì)各個(gè)段614的狀態(tài)信號(hào)616進(jìn)行監(jiān)視來檢測(cè)測(cè)量延遲線512對(duì)延遲的成功測(cè)量。
狀態(tài)信號(hào)616可以由任何部件以任何適當(dāng)?shù)姆绞绞褂煤捅O(jiān)視。例如，在本實(shí)施例中，狀態(tài)信號(hào)616被提供給溢出電路612。溢出電路612可以被配置成根據(jù)任何適當(dāng)?shù)臉?biāo)準(zhǔn)對(duì)來自測(cè)量延遲線512的狀態(tài)信號(hào)616做出響應(yīng)。在本實(shí)施例中，溢出電路612從各個(gè)段接收狀態(tài)信號(hào)616，以確定入口點(diǎn)是否已經(jīng)被檢測(cè)到。溢出電路612根據(jù)入口點(diǎn)是否已經(jīng)被檢測(cè)到來控制溢出信號(hào)618，如溢出標(biāo)志。溢出電路612可以被配置成在被選擇周期內(nèi)監(jiān)視狀態(tài)信號(hào)616，該被選擇周期從延遲線512接收到經(jīng)延遲的脈沖開始持續(xù)一段和延遲線512的總的持續(xù)能力相對(duì)應(yīng)的時(shí)間。如果狀態(tài)信號(hào)616指示在被選擇周期內(nèi)未檢測(cè)到入口點(diǎn)310，則已發(fā)生溢出狀態(tài)，并且溢出電路612可以相應(yīng)地調(diào)整溢出信號(hào)。溢出信號(hào)618可以由例如處理器410的另一個(gè)系統(tǒng)監(jiān)視，以便識(shí)別溢出狀況并做出響應(yīng)。
溢出電路612可以被配置成與任何適當(dāng)?shù)男盘?hào)或部件協(xié)同工作，以便檢測(cè)溢出狀態(tài)并產(chǎn)生溢出信號(hào)618。例如，溢出電路612可以在另一部件的輸出信號(hào)內(nèi)產(chǎn)生溢出信號(hào)618。因此，不提供獨(dú)立的溢出信號(hào)618，而是將其集成到另一部件的輸出中。
例如，延遲均衡電路416的中間元件514可以與溢出電路612協(xié)同工作以產(chǎn)生溢出信號(hào)618。參考圖8A，根據(jù)本發(fā)明的各個(gè)實(shí)施例的中間元件包括寄存器，例如移位寄存器810，并且溢出電路612可以控制該寄存器的輸出。中間元件適宜包含多個(gè)單元514。移位寄存器810可以包含用于儲(chǔ)存信息的任何電路，例如常規(guī)的移位寄存器。移位寄存器810適宜包含多個(gè)寄存器單元812。
溢出電路612適宜包含填充電路。填充電路選擇性地導(dǎo)致一個(gè)或多個(gè)寄存器單元812的內(nèi)容被設(shè)置為被選擇的值，例如邏輯HIGH。可以用任何適當(dāng)方式實(shí)現(xiàn)填充電路以產(chǎn)生溢出信號(hào)。例如，填充電路可以被配置成在檢測(cè)到溢出狀態(tài)后在特定的寄存器單元812內(nèi)儲(chǔ)存被選擇的值。
在本實(shí)施例中，填充電路包含多個(gè)級(jí)814來控制寄存器單元812的內(nèi)容。每個(gè)填充電路級(jí)814適宜和對(duì)應(yīng)的寄存器單元812協(xié)同工作。仍參考圖8A，移位寄存器單元812被耦合到示范性填充電路級(jí)814。移位寄存器單元812包括接到右移寄存器單元的RIGHT IN(右輸入)輸入和連接到左移寄存器單元的LEFT IN(左輸入)輸入。寄存器單元812也包括測(cè)量延遲線輸入，用于接收來自測(cè)量延遲線512的對(duì)應(yīng)級(jí)的輸入。
填充電路814適宜對(duì)控制信號(hào)FILL(填充)做出響應(yīng)以使能填充電路級(jí)814。當(dāng)控制信號(hào)無效時(shí)，兩個(gè)晶體管820、822被關(guān)閉，從而將移位寄存器單元812與填充電路級(jí)814隔離。當(dāng)控制信號(hào)被激活時(shí)，晶體管820、822在一個(gè)邏輯HIGH信號(hào)被施加到RIGHT IN輸入后被啟動(dòng)。因此，當(dāng)邏輯HIGH入口點(diǎn)被檢測(cè)到并被儲(chǔ)存在右移寄存器單元812中時(shí)，它將下一個(gè)移位寄存器單元812的非反相輸出驅(qū)動(dòng)到邏輯HIGH，而與RIGHT IN、LEFT IN和測(cè)量延遲線的輸入處的輸入無關(guān)。此邏輯HIGH輸出也被在下一個(gè)移位寄存器單元812的RIGHT IN處提供給該左移輸出移位寄存器單元812，從而使得邏輯HIGH值通過左移寄存器單元812傳輸。
填充電路814可以被用任何適當(dāng)?shù)姆绞綄?shí)現(xiàn)，以便儲(chǔ)存所需的值并產(chǎn)生所需的溢出信號(hào)。例如，參考圖8B，另一種填充電路814級(jí)包含與非門824，取代移位寄存器單元812的反相器中的一個(gè)。與非門824的第二輸入端被連接到右移移位寄存器單元812的反相輸入。這樣，如果前一移位寄存器單元的非反相輸出是邏輯LOW，則當(dāng)前移位寄存器單元812儲(chǔ)存一個(gè)和從被選擇的RIGHT IN、LEFT IN或測(cè)量延遲線輸入所接收到的值對(duì)應(yīng)的值。但是，如果前一移位寄存器單元的非反相輸出是邏輯HIGH，則與非門824的非反相輸出是邏輯HIGH。來自反相輸出的邏輯LOW信號(hào)也被在下一寄存器單元的RIGHT IN輸入端提供給該左移寄存器單元，從而使邏輯HIGH值傳輸通過左移寄存器單元812。
這樣填充電路814可以將邏輯HIGH值傳輸通過移位寄存器810的剩余寄存器單元812。因此，填充電路814用于確保溢出狀態(tài)可以由最后一個(gè)移位寄存器單元812指示。如果檢測(cè)到入口點(diǎn)310，則邏輯HIGH值傳輸?shù)阶詈笠粋€(gè)移位寄存器單元812。另一方面，如果在相關(guān)的工作范圍內(nèi)沒有檢測(cè)到入口點(diǎn)310，則溢出狀態(tài)已經(jīng)發(fā)生了，并且所有的移位寄存器單元812包含邏輯LOW值。因此，可以通過在被選擇周期的末尾，例如在和整個(gè)測(cè)量延遲線512的持續(xù)時(shí)間對(duì)應(yīng)的定時(shí)器到期時(shí)，只訪問最后一個(gè)移位寄存器單元812來檢測(cè)溢出狀態(tài)。如果最后一個(gè)移位寄存器單元812包含邏輯HIGH值，則入口點(diǎn)310被檢測(cè)到了；否則，未檢測(cè)到入口點(diǎn)，并且溢出狀態(tài)已經(jīng)發(fā)生。這樣，最后一個(gè)移位寄存器單元812提供了溢出信號(hào)。
工作控制電路518可以被用任何適當(dāng)?shù)姆绞脚渲脼榘驯贿x擇的值通過中間元件514傳輸。例如，工作控制電路518可以無須改變中間元件514的內(nèi)容就改變中間元件514的輸出。例如，參考圖9，填充電路814的另一實(shí)施例包含多個(gè)或門。每個(gè)或門的第一輸入被連接到對(duì)應(yīng)寄存器單元812的輸出，而第二輸入被連接到前一或門的輸出。打頭的或門的第二輸入被連接到邏輯LOW信號(hào)。采用這種結(jié)構(gòu)，或門的輸出為邏輯LOW，直到從移位寄存器810輸出和入口點(diǎn)310的檢測(cè)對(duì)應(yīng)的第一個(gè)邏輯HIGH為止。當(dāng)?shù)谝粋€(gè)邏輯HIGH值被放入移位寄存器810后，對(duì)應(yīng)的或門的輸出和每個(gè)后續(xù)的或門的輸出在經(jīng)過輸出建立時(shí)間后也被驅(qū)動(dòng)到邏輯HIGH。這樣，可以僅僅通過在任何適當(dāng)?shù)臅r(shí)間，例如當(dāng)從接收到輸入信號(hào)已經(jīng)經(jīng)過了超過測(cè)量延遲線512的最大時(shí)間的足夠長(zhǎng)時(shí)間時(shí)，訪問最后一個(gè)移位寄存器單元812來檢測(cè)溢出狀態(tài)。
可以實(shí)現(xiàn)另一種工作控制電路518來獲得類似的結(jié)果。例如，參考圖10，可以使用與非(NAND)門和反相器來實(shí)現(xiàn)填充電路814。每個(gè)與非門具有連接到對(duì)應(yīng)的寄存器單元812的反相輸出的第一輸入和通過對(duì)應(yīng)的反相器連接到前一與非門的輸出的第二輸入。初始與非門的第二輸入被連接到邏輯HIGH信號(hào)。采用這種結(jié)構(gòu)，與圖9的或門結(jié)構(gòu)類似，直到和入口點(diǎn)310的檢測(cè)相對(duì)應(yīng)的第一邏輯HIGH被儲(chǔ)存到寄存器810為止，與非門的輸出都是邏輯LOW。當(dāng)?shù)谝贿壿婬IGH值被放入寄存器810時(shí)，對(duì)應(yīng)的與非門和填充電路814的每個(gè)后續(xù)與非門的輸出也切換到邏輯HIGH。
工作控制電路518可以被配置成降低延遲均衡電路416的功耗。例如，工作電路518可以包括時(shí)鐘選擇電路，用于選擇性地使能和禁止提供給CSD電路500的部件的信號(hào)，CSD電路500的部件如測(cè)量延遲線512、中間元件514和/或可變延遲線516。再參考圖6，時(shí)鐘選擇電路610的示范性實(shí)施例與來自各個(gè)段614的狀態(tài)信號(hào)616協(xié)同工作。時(shí)鐘選擇電路610對(duì)狀態(tài)信號(hào)616做出響應(yīng)，例如，節(jié)省功率和/或降低噪聲。
在本實(shí)施例中，時(shí)鐘選擇電路610被配置成，當(dāng)狀態(tài)信號(hào)616指示已經(jīng)檢測(cè)到入口點(diǎn)時(shí)，使得提供給一個(gè)或多個(gè)段614的時(shí)鐘信號(hào)620無效。時(shí)鐘選擇電路610適宜包含具有和每個(gè)段614A-D對(duì)應(yīng)的邏輯與非門622A-D的邏輯系統(tǒng)。每個(gè)與非門622A-D接收時(shí)鐘信號(hào)620和對(duì)應(yīng)的段614A-D的狀態(tài)信號(hào)616A-D。門622的輸出被連接到對(duì)應(yīng)的段614A-D的時(shí)鐘輸入。這樣，當(dāng)狀態(tài)信號(hào)為邏輯HIGH，指示段614A-D還未檢測(cè)到入口點(diǎn)時(shí)，時(shí)鐘信號(hào)620被門622傳送到段614。當(dāng)檢測(cè)到入口點(diǎn)，段614把狀態(tài)信號(hào)驅(qū)動(dòng)到邏輯LOW，使得提供給段614的時(shí)鐘信號(hào)620無效。
時(shí)鐘選擇電路610還適宜被配置成與溢出電路612協(xié)同工作，以便控制CSD電路500的工作。例如，時(shí)鐘選擇電路610可被配置成根據(jù)來自溢出電路612的信號(hào)使得提供給測(cè)量延遲線512的時(shí)鐘信號(hào)620無效。時(shí)鐘選擇電路610可以包含具有專用于每個(gè)段614的3輸入邏輯與非門622的邏輯系統(tǒng)。每個(gè)與非門622接收系統(tǒng)時(shí)鐘信號(hào)620和用于對(duì)應(yīng)的段614的狀態(tài)信號(hào)616，并且，門622的輸出被連接到對(duì)應(yīng)的段614的時(shí)鐘輸入。每個(gè)與非門622的第三輸入從溢出電路612接收時(shí)鐘控制信號(hào)624。
時(shí)鐘選擇電路610可以根據(jù)任何適當(dāng)?shù)臉?biāo)準(zhǔn)做出響應(yīng)。在本實(shí)施例中，溢出電路612適宜發(fā)信號(hào)指示時(shí)鐘選擇電路610，使被選擇的段614在檢測(cè)到入口點(diǎn)后無效。具體來說，溢出電路612監(jiān)視來自段614的狀態(tài)信號(hào)616，并且在段614之一檢測(cè)到入口點(diǎn)后，把測(cè)量延遲線512中所有后續(xù)段614的時(shí)鐘控制信號(hào)624驅(qū)動(dòng)到邏輯LOW。把時(shí)鐘控制信號(hào)624驅(qū)動(dòng)到邏輯LOW使得提供給特定段614的時(shí)鐘信號(hào)620無效，從而降低了每個(gè)相關(guān)段614的功耗和噪聲產(chǎn)生。
在工作中，本實(shí)施例的延遲均衡電路416檢測(cè)入口點(diǎn)310，并自動(dòng)地終止到測(cè)量延遲線512的剩余的段614的時(shí)鐘信號(hào)。如果未檢測(cè)到入口點(diǎn)310，則延遲均衡電路416調(diào)整溢出信號(hào)，指示未檢測(cè)到入口點(diǎn)310。
例如，參考圖7，結(jié)合圖6所描述的延遲均衡電路416通過最開始經(jīng)由緩沖器520(步驟710)接收例如來自時(shí)鐘發(fā)生器114的輸入信號(hào)來執(zhí)行延遲均衡過程700。輸入信號(hào)被傳送到延遲監(jiān)視電路510，延遲監(jiān)視電路510引起被選擇持續(xù)時(shí)間的傳輸延遲(步驟712)。來自延遲監(jiān)視電路510的經(jīng)過延遲的信號(hào)隨后被提供給延遲測(cè)量線512以便監(jiān)視該信號(hào)以查找入口點(diǎn)310。
信號(hào)首先進(jìn)入第一段614A(步驟714)。如果在特定段內(nèi)沒有檢測(cè)到入口點(diǎn)310(步驟716)，則信號(hào)傳輸?shù)较乱欢?14B(步驟718)。另一方面，如果在段614內(nèi)的任一級(jí)210檢測(cè)到入口點(diǎn)310，則段614調(diào)整狀態(tài)信號(hào)616，指示檢測(cè)到入口點(diǎn)310(步驟720)。當(dāng)狀態(tài)信號(hào)616指示檢測(cè)到入口點(diǎn)時(shí)，溢出電路612接收狀態(tài)信號(hào)616并根據(jù)任何適當(dāng)?shù)臉?biāo)準(zhǔn)做出響應(yīng)。例如，在本實(shí)施例中，溢出電路612調(diào)整溢出信號(hào)618，指示溢出狀態(tài)還未發(fā)生(步驟722)。此外，溢出電路612給時(shí)鐘選擇電路610提供信號(hào)，時(shí)鐘選擇電路610適宜終止到測(cè)量延遲線512的后續(xù)的段614的時(shí)鐘信號(hào)(步驟724)。如果信號(hào)完全傳過測(cè)量延遲線512而沒有檢測(cè)到入口點(diǎn)(步驟726)，則溢出電路612可以使用溢出信號(hào)618，例如通過設(shè)置溢出標(biāo)志來指示溢出狀態(tài)(步驟728)。
如果檢測(cè)到入口點(diǎn)310，則測(cè)量延遲線512適宜產(chǎn)生和測(cè)得的延遲相對(duì)應(yīng)的測(cè)量延遲信號(hào)，并把它提供給中間元件514。中間元件514把測(cè)量延遲信號(hào)提供給可變延遲線516，然后可變延遲線在經(jīng)過與測(cè)量延遲信號(hào)對(duì)應(yīng)的延遲后產(chǎn)生可變延遲信號(hào)?？勺冄舆t信號(hào)由輸出驅(qū)動(dòng)電路522放大和分配。
根據(jù)本發(fā)明的各個(gè)方面的工作控制電路518也可以被配置成降低由延遲均衡電路416的其他部件所消耗的功率或產(chǎn)生的噪聲。例如，工作控制電路518可以被配置成在檢測(cè)到入口點(diǎn)310后終止施加到可變延遲線516的時(shí)鐘信號(hào)。工作控制電路518適宜被連接到中間元件514以便接收測(cè)量延遲信號(hào)，還適宜被連接到可變延遲線516以便控制提供給可變延遲線516的時(shí)鐘信號(hào)。
參考圖11，可變延遲線516適宜包含多個(gè)級(jí)以產(chǎn)生所需延遲?？勺冄舆t線516的每一級(jí)可以包含常規(guī)延遲級(jí)1108，例如一對(duì)與非門1110、1112。第一個(gè)與非門1110具有連接到前一級(jí)1108的第一輸入以接收傳輸?shù)目勺冄舆t信號(hào)，還具有連接到時(shí)鐘選擇電路610的第二輸入。時(shí)鐘選擇電路610根據(jù)選擇標(biāo)準(zhǔn)給第一與非門1110提供時(shí)鐘信號(hào)。級(jí)1108的第二與非門1112具有連接到第一與非門1110的輸出的第一輸入。第二與非門1112還適宜包括第二輸入，第二輸入連接到中間元件514的對(duì)應(yīng)部分的反相輸出，例如移位寄存器810的對(duì)應(yīng)的寄存器單元812的反相輸出。
例如，時(shí)鐘信號(hào)可以根據(jù)任何適當(dāng)?shù)臉?biāo)準(zhǔn)被提供給第一與非門1110，以便檢測(cè)到入口點(diǎn)310時(shí)終止到第一與非門1110的時(shí)鐘。在本實(shí)施例中，如果對(duì)應(yīng)的寄存器單元812C包含邏輯HIGH值，并且前一寄存器單元812B包含邏輯LOW值，則入口點(diǎn)310被檢測(cè)到。在本實(shí)施例中，時(shí)鐘選擇電路610包含多個(gè)與非門1116，以使每個(gè)與非門1116的輸出被連接到對(duì)應(yīng)的可變延遲線級(jí)的第一與非門1110的輸入。每個(gè)時(shí)鐘選擇電路610與非門1116的第一輸入被連接到例如來自時(shí)鐘發(fā)生器414的系統(tǒng)時(shí)鐘信號(hào)。每個(gè)時(shí)鐘選擇電路610與非門1116的第二和第三輸入被分別連接到移位寄存器810的對(duì)應(yīng)級(jí)的輸出和中間元件514的前一級(jí)的反相輸出。在這種結(jié)構(gòu)中，只有可變延遲線516的與入口點(diǎn)310對(duì)應(yīng)的級(jí)被使能以啟動(dòng)可變延遲信號(hào)。這樣，時(shí)鐘信號(hào)僅被提供給可變延遲線516的與入口點(diǎn)對(duì)應(yīng)的級(jí)。到后續(xù)級(jí)的時(shí)鐘信號(hào)被終止。
在各種實(shí)施方式中，中間元件514、工作控制電路518和/或可變延遲線516可能需要建立時(shí)間以便根據(jù)被提供的信號(hào)和/或相關(guān)的命令來調(diào)整值。例如，在圖11的實(shí)施例中，中間元件514包括移位寄存器810，入口點(diǎn)310之后的所有級(jí)的反轉(zhuǎn)都被終止了。但是，當(dāng)遇到左移命令時(shí)，后續(xù)的比特可能沒有被正確地預(yù)處理，導(dǎo)致在輸出的下降沿上的占空比錯(cuò)誤。
可以配置延遲均衡電路416來補(bǔ)救這些潛在的問題。例如，參考圖12，圖11的時(shí)鐘選擇電路610可以被重新配置成使每個(gè)時(shí)鐘選擇電路610與非門1116的第三輸入被連接到移位寄存器810的超前相應(yīng)單元2個(gè)單元的那個(gè)單元的反相輸出。在這種結(jié)構(gòu)中，入口點(diǎn)310之后的可變延遲線516級(jí)接收時(shí)鐘信號(hào)以便預(yù)處理該延遲級(jí)。當(dāng)出現(xiàn)左移命令時(shí)，可變延遲線516被恰當(dāng)?shù)仡A(yù)處理以使得占空比錯(cuò)誤不出現(xiàn)。
參考各種優(yōu)選實(shí)施例描述了本發(fā)明。但是，不偏離本發(fā)明的范圍，就可對(duì)各種示范性實(shí)施例做出變化和修改。這些以及其他的變化或修改確實(shí)被包括在由所附權(quán)利要求給出的本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)器，包含延遲測(cè)量電路，它被配置成接收輸入信號(hào)并產(chǎn)生經(jīng)過測(cè)量的延遲信號(hào)；和工作控制電路，它被配置成接收所述經(jīng)過測(cè)量的延遲信號(hào)和執(zhí)行下列(a)和(b)中的至少一個(gè)(a)在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)溢出狀態(tài)，和(b)在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)入口點(diǎn)并根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)終止信號(hào)。
2.如權(quán)利要求0所述的存儲(chǔ)器，其中，所述延遲測(cè)量電路包含測(cè)量延遲線，它被配置成測(cè)量所述輸入信號(hào)中的延遲并根據(jù)所述輸入信號(hào)中的延遲產(chǎn)生所述經(jīng)過測(cè)量的延遲信號(hào)；可變延遲線，它被配置成接收所述經(jīng)過測(cè)量的延遲信號(hào)并根據(jù)所述經(jīng)過測(cè)量的延遲信號(hào)產(chǎn)生經(jīng)過同步的信號(hào)。
3.如權(quán)利要求0所述的存儲(chǔ)器，其中所述測(cè)量延遲線被配置成當(dāng)在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)到入口點(diǎn)時(shí)產(chǎn)生狀態(tài)信號(hào)；和所述工作控制電路被配置成接收所述狀態(tài)信號(hào)并響應(yīng)于所述狀態(tài)信號(hào)調(diào)整溢出信號(hào)。
4.如權(quán)利要求0所述的存儲(chǔ)器，其中所述測(cè)量延遲線包含一個(gè)以上的級(jí)；所述工作控制電路包含一個(gè)以上的級(jí)，其中每個(gè)工作控制電路級(jí)被連接到對(duì)應(yīng)的測(cè)量延遲線級(jí)，并至少接收所述經(jīng)過測(cè)量的延遲信號(hào)的一部分；所述工作控制電路級(jí)之一為最后一級(jí)；并且所述最后一級(jí)根據(jù)對(duì)所述溢出狀態(tài)的檢測(cè)產(chǎn)生溢出信號(hào)。
5.如權(quán)利要求0所述的存儲(chǔ)器，其中，所述工作控制電路被配置成當(dāng)檢測(cè)到所述溢出狀態(tài)時(shí)，在所述最后一級(jí)中儲(chǔ)存被選擇的值。
6.如權(quán)利要求0所述的存儲(chǔ)器，其中，所述工作控制電路被配置成根據(jù)對(duì)所述溢出狀態(tài)的檢測(cè)把被選擇的輸出提供給所述可變延遲線。
7.如權(quán)利要求0所述的存儲(chǔ)器，其中，所述工作控制電路被配置成根據(jù)所述經(jīng)過測(cè)量的延遲信號(hào)的第一部分，把第一被選擇輸出提供給所述可變延遲線；和根據(jù)對(duì)所述溢出狀態(tài)的檢測(cè)，把第二被選擇輸出提供給所述可變延遲線。
8.如權(quán)利要求0所述的存儲(chǔ)器，其中，所述工作控制電路包括溢出電路，該溢出電路被配置成根據(jù)對(duì)所述溢出狀態(tài)的檢測(cè)調(diào)整溢出信號(hào)。
9.如權(quán)利要求0所述的存儲(chǔ)器，其中，所述工作控制電路包括時(shí)鐘選擇電路，該時(shí)鐘選擇電路被配置成根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)，終止到所述延遲測(cè)量電路的被選擇部分的時(shí)鐘信號(hào)。
10.如權(quán)利要求0所述的存儲(chǔ)器，其中所述測(cè)量延遲電路包含多于一個(gè)的輸出級(jí)；并且所述時(shí)鐘選擇電路包含多于一個(gè)的控制級(jí)，其中，每個(gè)時(shí)鐘選擇電路控制級(jí)被連接到對(duì)應(yīng)的輸出級(jí)。
11.如權(quán)利要求0所述的存儲(chǔ)器，其中，所述時(shí)鐘選擇電路被配置成接收所述經(jīng)過測(cè)量的延遲信號(hào)，在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)所述入口點(diǎn)，并根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)，終止到所述延遲測(cè)量電路的被選擇部分的時(shí)鐘信號(hào)。
12.一種具有延遲均衡電路的存儲(chǔ)器，包含延遲監(jiān)視電路，它被配置成響應(yīng)初始輸入信號(hào)產(chǎn)生經(jīng)過延遲的輸入信號(hào)；測(cè)量延遲線，它被連接到所述延遲監(jiān)視電路，并被配置成接收所述經(jīng)過延遲的輸入信號(hào)并根據(jù)所述經(jīng)過延遲的輸入信號(hào)產(chǎn)生經(jīng)過測(cè)量的延遲信號(hào)；中間元件，它被連接到所述測(cè)量延遲線，并被配置成接收所述經(jīng)過測(cè)量的延遲信號(hào)；可變延遲線，它被連接到所述中間元件，并被配置成接收所述經(jīng)過測(cè)量的延遲信號(hào)；和工作控制電路，它被連接到所述測(cè)量延遲線、所述中間元件和所述可變延遲線其中至少一個(gè)，并被配置成在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)入口點(diǎn)，所述工作控制電路包括溢出電路，它被配置成根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)調(diào)整溢出信號(hào)；和時(shí)鐘選擇電路，它被配置成根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)，終止到所述測(cè)量延遲線、所述中間元件和所述可變延遲線其中至少一個(gè)的被選擇部分的時(shí)鐘信號(hào)。
13.如權(quán)利要求0所述的具有延遲均衡電路的存儲(chǔ)器，其中所述測(cè)量延遲線被配置成當(dāng)檢測(cè)到所述入口點(diǎn)時(shí)產(chǎn)生狀態(tài)信號(hào)；和所述溢出電路被配置成接收所述狀態(tài)信號(hào)并響應(yīng)所述狀態(tài)信號(hào)調(diào)整所述溢出信號(hào)。
14.如權(quán)利要求0所述的具有延遲均衡電路的存儲(chǔ)器，其中所述中間元件包含多于一個(gè)的級(jí)；和所述溢出信號(hào)包含由所述中間元件級(jí)之一所提供的輸出信號(hào)。
15.如權(quán)利要求0所述的具有延遲均衡電路的存儲(chǔ)器，其中，所述溢出電路被配置成在提供所述輸出信號(hào)的中間元件級(jí)中儲(chǔ)存被選擇的值。
16.如權(quán)利要求0所述的具有延遲均衡電路的存儲(chǔ)器，其中，所述工作控制電路被配置成從所述中間元件接收輸出信號(hào)；和根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)，把被選擇的輸出提供給所述可變延遲線。
17.如權(quán)利要求0所述的具有延遲均衡電路的存儲(chǔ)器，其中可變延遲線包括多于一個(gè)的級(jí)；和所述工作控制電路被配置成根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)，把第一被選擇輸出提供給第一組可變延遲線級(jí)，把第二被選擇輸出提供給第二組可變延遲線級(jí)。
18.如權(quán)利要求0所述的具有延遲均衡電路的存儲(chǔ)器，其中所述溢出電路被配置成當(dāng)在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)到所述入口點(diǎn)時(shí)產(chǎn)生時(shí)鐘控制信號(hào)；和所述時(shí)鐘選擇電路被配置成響應(yīng)所述時(shí)鐘控制信號(hào)，終止到所述測(cè)量延遲線、所述中間元件和所述可變延遲線其中至少一個(gè)的被選擇部分的時(shí)鐘信號(hào)。
19.如權(quán)利要求0所述的具有延遲均衡電路的存儲(chǔ)器，其中所述測(cè)量延遲線、所述中間元件和所述可變延遲線其中至少一個(gè)包含多于一個(gè)的輸出級(jí)；并且所述時(shí)鐘選擇電路包含多于一個(gè)的控制級(jí)，其中，每個(gè)時(shí)鐘選擇電路控制級(jí)被連接到對(duì)應(yīng)的輸出級(jí)。
20.如權(quán)利要求0所述的具有延遲均衡電路的存儲(chǔ)器，其中，所述時(shí)鐘選擇電路被配置成從所述中間元件接收所述經(jīng)過測(cè)量的延遲信號(hào)，在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)入口點(diǎn)，并根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)終止到所述可變延遲線的被選擇部分的時(shí)鐘信號(hào)。
21.一種電子系統(tǒng)，包含處理器；時(shí)鐘發(fā)生器，它被連接到所述處理器，并被配置成產(chǎn)生時(shí)鐘信號(hào)；和存儲(chǔ)器，它被連接到所述處理器和所述時(shí)鐘發(fā)生器，并包括延遲均衡電路，其中，所述延遲均衡電路包含延遲測(cè)量電路，它被配置成接收所述時(shí)鐘信號(hào)和經(jīng)過延遲的輸入信號(hào)，并產(chǎn)生經(jīng)過測(cè)量的延遲信號(hào)；和工作控制電路，它具有部件并被配置成執(zhí)行下列(a)、(b)中的至少一個(gè)(a)在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)溢出狀態(tài)并調(diào)整溢出信號(hào)，和(b)在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)入口點(diǎn)并終止到所述部件的時(shí)鐘信號(hào)。
22.如權(quán)利要求0所述的電子系統(tǒng)，其中所述延遲測(cè)量電路包括被配置成在檢測(cè)到所述入口點(diǎn)時(shí)產(chǎn)生狀態(tài)信號(hào)的測(cè)量延遲線；和所述工作控制電路被配置成接收所述狀態(tài)信號(hào)并響應(yīng)所述狀態(tài)信號(hào)調(diào)整所述溢出信號(hào)。
23.如權(quán)利要求0所述的電子系統(tǒng)，其中所述存儲(chǔ)器包括具有多于一個(gè)的級(jí)的中間元件；和所述溢出信號(hào)包含由所述中間元件的級(jí)之一所提供的輸出信號(hào)。
24.如權(quán)利要求0所述的電子系統(tǒng)，其中，所述溢出電路被配置成在提供所述輸出信號(hào)的中間元件級(jí)中儲(chǔ)存被選擇的值。
25.如權(quán)利要求0所述的電子系統(tǒng)，其中，所述工作控制電路被配置成從所述延遲測(cè)量電路接收輸出信號(hào)；和根據(jù)對(duì)所述溢出狀態(tài)的檢測(cè)，提供包括所述溢出信號(hào)的被選擇輸出。
26.如權(quán)利要求0所述的電子系統(tǒng)，其中所述延遲測(cè)量電路包括具有多于一個(gè)的級(jí)的可變延遲線；和所述工作控制電路被配置成根據(jù)對(duì)所述入口點(diǎn)的檢測(cè)，把第一被選擇輸出提供給第一組可變延遲線級(jí)，把第二被選擇輸出提供給第二組可變延遲線級(jí)。
27.如權(quán)利要求0所述的電子系統(tǒng)，其中所述延遲測(cè)量電路包含多于一個(gè)的輸出級(jí)；和所述工作控制電路包含多于一個(gè)的控制級(jí)，其中，每個(gè)工作控制電路控制級(jí)被連接到對(duì)應(yīng)的輸出級(jí)。
28.一種連接到部件并被配置成接收經(jīng)過測(cè)量的延遲信號(hào)的延遲均衡電路，其中，所述延遲均衡電路被配置成為下面至少其中之一在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)溢出狀態(tài)；和在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)入口點(diǎn)并終止到所述部件的時(shí)鐘信號(hào)。
29.如權(quán)利要求0所述的延遲均衡電路，還包含被配置成在檢測(cè)到所述入口點(diǎn)時(shí)使溢出信號(hào)無效的溢出電路。
30.如權(quán)利要求0所述的延遲均衡電路，其中，所述溢出電路被配置成響應(yīng)于檢測(cè)到所述入口點(diǎn)而產(chǎn)生被選擇的一組數(shù)據(jù)。
31.如權(quán)利要求0所述的延遲均衡電路，還包含具有多于一個(gè)的級(jí)的延遲線和多于一個(gè)單元的中間元件其中至少一個(gè)，其中所述溢出信號(hào)包含所述延遲線和所述中間元件其中至少一個(gè)的最后一級(jí)的輸出；并且所述溢出電路被配置成在檢測(cè)到所述入口點(diǎn)時(shí)從所述延遲線和所述中間元件其中至少一個(gè)的最后一級(jí)產(chǎn)生被選擇的輸出。
32.一種使第一信號(hào)與第二信號(hào)同步的方法，包含測(cè)量所述第一信號(hào)和所述第二信號(hào)之間的延遲；產(chǎn)生和所述測(cè)得的延遲對(duì)應(yīng)的經(jīng)過測(cè)量的延遲信號(hào)；在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)溢出狀態(tài)；和當(dāng)檢測(cè)到溢出狀態(tài)時(shí)調(diào)整溢出信號(hào)。
33.如權(quán)利要求32所述的使第一信號(hào)與第二信號(hào)同步的方法，其中，在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)所述溢出狀態(tài)包括在被選擇周期內(nèi)監(jiān)視所述經(jīng)過測(cè)量的延遲信號(hào)來查找入口點(diǎn)。
34.如權(quán)利要求0所述的使第一信號(hào)與第二信號(hào)同步的方法，其中，當(dāng)檢測(cè)到溢出狀態(tài)時(shí)調(diào)整所述溢出信號(hào)包括如果在被選擇周期內(nèi)在所述經(jīng)過測(cè)量的延遲信號(hào)中沒有檢測(cè)到所述入口點(diǎn)，則發(fā)出所述溢出信號(hào)。
35.如權(quán)利要求32所述的使第一信號(hào)與第二信號(hào)同步的方法，其中，在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)所述溢出狀態(tài)包含訪問所述經(jīng)過測(cè)量的延遲信號(hào)的最后部分。
36.如權(quán)利要求0所述的使第一信號(hào)與第二信號(hào)同步的方法，其中，當(dāng)檢測(cè)到所述溢出狀態(tài)時(shí)調(diào)整所述溢出信號(hào)包含從所述經(jīng)過測(cè)量的延遲信號(hào)的最后部分中提供被選擇的值。
37.如權(quán)利要求32所述的使第一信號(hào)與第二信號(hào)同步的方法，還包含根據(jù)所述經(jīng)過測(cè)量的延遲信號(hào)終止輸入信號(hào)。
38.如權(quán)利要求0所述的使第一信號(hào)與第二信號(hào)同步的方法，其中，根據(jù)所述經(jīng)過測(cè)量的延遲信號(hào)終止所述輸入信號(hào)包含監(jiān)視所述經(jīng)過測(cè)量的延遲信號(hào)以查找入口點(diǎn)；和在檢測(cè)到所述入口點(diǎn)時(shí)終止所述輸入信號(hào)。
39.一種使第一信號(hào)與第二信號(hào)同步的方法，包含測(cè)量所述第一信號(hào)和所述第二信號(hào)之間的延遲；產(chǎn)生和所述測(cè)得的延遲對(duì)應(yīng)的經(jīng)過測(cè)量的延遲信號(hào)；和根據(jù)所述經(jīng)過測(cè)量的延遲信號(hào)終止輸入信號(hào)。
40.如權(quán)利要求0所述的使第一信號(hào)與第二信號(hào)同步的方法，其中，根據(jù)所述經(jīng)過測(cè)量的延遲信號(hào)終止所述輸入信號(hào)包含監(jiān)視所述經(jīng)過測(cè)量的延遲信號(hào)以查找入口點(diǎn)；和在檢測(cè)到所述入口點(diǎn)時(shí)終止所述輸入信號(hào)。
41.如權(quán)利要求0所述的使第一信號(hào)與第二信號(hào)同步的方法，還包含在所述經(jīng)過測(cè)量的延遲信號(hào)中檢測(cè)溢出狀態(tài)；和當(dāng)檢測(cè)到所述溢出狀態(tài)時(shí)調(diào)整溢出信號(hào)。
全文摘要
本發(fā)明提供了涉及延遲電路的裝置和方法。一種電子系統(tǒng)，包括被配置成測(cè)量延遲并根據(jù)測(cè)得的延遲產(chǎn)生經(jīng)過同步的信號(hào)的延遲均衡電路。該延遲均衡電路可以被配置成檢測(cè)溢出狀態(tài)并且通過例如施加溢出信號(hào)做出相應(yīng)的響應(yīng)。此外，該延遲均衡電路可以被進(jìn)一步或者另外被配置成檢測(cè)對(duì)延遲的成功測(cè)量，并通過例如執(zhí)行功率節(jié)省和/或噪聲降低過程來做出響應(yīng)。
文檔編號(hào)G11C7/22GK1666290SQ03815729
公開日2005年9月7日 申請(qǐng)日期2003年6月11日 優(yōu)先權(quán)日2002年6月12日
發(fā)明者林峰, 泰勒·J·戈姆 申請(qǐng)人:米克羅恩技術(shù)公司