專利名稱：高速非揮發(fā)性存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種非揮發(fā)性存儲器裝置，且特別是有關(guān)于一種非揮發(fā)性存儲器的雙參考晶胞感應(yīng)架構(gòu)。
背景技術(shù)：
非揮發(fā)性存儲器裝置可在斷電情況下仍可儲存數(shù)據(jù)的存儲器裝置。這些非揮發(fā)性存儲器裝置特別有用于可攜帶式裝置，以儲存操作系統(tǒng)以及使用者數(shù)據(jù)。最近，因為其適應(yīng)性及使用靈活性，而獲得高度注意及研究。對非揮裁性存儲器而言，存儲器速度是很重要的。
電抹除式可程序化只讀存儲器(EPROM)是一種快速成長的非揮發(fā)性儲存集成電路，因其具有在晶片內(nèi)電性程序化與讀取存儲器晶胞的能力。EPROM經(jīng)常使用存儲器晶胞，其具有稱為浮接?xùn)艠O的電性隔離柵極。這些浮接?xùn)艠O經(jīng)常被氧化物所環(huán)繞，且由多結(jié)晶硅化物(比如多晶硅)層所形成。信息系以在浮接?xùn)艠O上的電荷形式儲存于存儲器晶胞或裝置中。電荷是通過各種方式而傳送至浮接?xùn)艠O，比如崩潰射入(avalanche injection)、通道射入(channel injection)、隧通(tunneling)等，取決于晶胞結(jié)構(gòu)。這些晶胞一般是由將陣列曝光于紫外線(UV)下而抹除。
EPROM為可電性抹除與電性程序化。電荷是通過電子隧通，經(jīng)過形成于基極上的薄柵極氧化物區(qū)而放置于浮接?xùn)艠O上，或從從浮接?xùn)艠O移除。在其它例中，電荷是經(jīng)由上控制電極而移除。
最近，已發(fā)明出一種新的電性抹除裝置，且此裝置經(jīng)常稱為“快閃”EPROM或“快閃”EEPROM。在這些存儲器中，存儲器晶胞為可電性抹除，而這些晶胞本身，每個晶胞只包括一個裝置。同樣，可完成抹除整個陣列或整個區(qū)域的存儲器晶胞。
在完成抹除與程序驗證中，各種感應(yīng)放大器是用于公知技術(shù)中，以感應(yīng)存儲器晶胞的狀態(tài)。為利用感應(yīng)完成驗證，利用施加?xùn)艠O電壓至待驗證存儲器晶胞的字符線，可由待驗證存儲器晶胞產(chǎn)生電流。感應(yīng)放大器比較此電流與由一參考晶胞所產(chǎn)生的電流。一般而言，EPROM應(yīng)用一行的UV-抹除晶胞，其在結(jié)構(gòu)上相同于存儲器晶胞，其當(dāng)成上述的參考晶胞。感應(yīng)放大器決定待驗證存儲器晶胞是否比以某關(guān)系式而加權(quán)重的參考晶胞汲取更多或較少電流。如此一來，此感應(yīng)放大器驗證此存儲器晶胞的程序化狀態(tài)。下列等式定義單一晶胞參考架構(gòu)的電位變化ΔVsingle＝Vref(H)-Vcell或ΔVsingle＝Vcell-Vref(L)(1)非揮發(fā)性存儲器的讀取速度有關(guān)于感應(yīng)放大器的感應(yīng)架構(gòu)。公知技術(shù)的感應(yīng)放大器利用單一晶胞參考架構(gòu)，因而其并不適用于低電壓，因為不穩(wěn)定的參考電壓與單一晶胞參考架構(gòu)的窄小感應(yīng)窗口。甚至，公知技術(shù)所用的設(shè)定參考晶胞的多余晶胞方法與調(diào)整方式昂貴且不正確。因而，需要具有高速讀取速度的非揮發(fā)性存儲器。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的目的之一，提供一種高讀取速度的非揮發(fā)性存儲器。
根據(jù)本發(fā)明的另一目的，此非揮發(fā)性存儲器的感應(yīng)窗口(window)系增加。
根據(jù)本發(fā)明的另一目的，可輕易設(shè)定參考電壓。
根據(jù)本發(fā)明的另一目的，此非揮發(fā)性存儲器的噪聲免疫力系增加。
本發(fā)明提供一種非揮發(fā)性存儲器的雙晶胞參考架構(gòu)。同時使用兩個參考晶胞與兩個感應(yīng)放大器以提供感應(yīng)放大。參考晶胞之一為高電壓(HVT)晶胞，而另一個是低電壓(LVT)晶胞。HVT晶胞可為接地，浮接接地或參考電流源，而LVT晶胞可為快閃晶胞與參考電流源。HVT晶胞與LVT晶胞分別耦接至感應(yīng)放大器，且其皆更連接至共同的感應(yīng)放大器以決定該存儲器晶胞的狀態(tài)。雙參考晶胞感應(yīng)架構(gòu)的電位變化如下列等式所示ΔVdual＝(Vref(H)-Vcell)+(Vcell-Vref(L))＝2ΔVsingle(2)等式(2)顯示雙參考晶胞感應(yīng)架構(gòu)的電壓變化量為單一參考晶胞感應(yīng)架構(gòu)的電壓變化量的兩倍。利用提供大輸入信號差做為感應(yīng)，ΔVdual的增加加大了感應(yīng)窗口。ΔVdual的增加也大大地增加非揮發(fā)性存儲器的讀取速度。甚至，因為感應(yīng)窗口加大，低電壓應(yīng)用的正確性為大大改善。在低電壓應(yīng)用中，感應(yīng)窗口非常窄，因而其讀取速度與正確性受到限制。雙參考晶胞感應(yīng)架構(gòu)也不具無效區(qū)域，其大大改善了性能。
因為ΔVdual的增加，參考電壓系輕易設(shè)定，因而不需要在高電壓與低電壓間的中間區(qū)域內(nèi)非常正確地決定參考電壓。因為使用兩個參考晶胞，決定屬于高電壓或低電壓的區(qū)域可明顯分別出，因而如果需要的話，此兩個參考晶胞可采用不同值。所制造存儲器的初始固定參考電壓可當(dāng)成參考電壓以在此雙參考晶胞感應(yīng)架構(gòu)中降低成本。
本發(fā)明的雙參考晶胞感應(yīng)架構(gòu)可應(yīng)用至任何非揮發(fā)性存儲器，比如EEPROM，EPROM，MASK ROM，F(xiàn)LASH ROM，或揮發(fā)性存儲器與非揮發(fā)性存儲器的組合裝置中。


圖1是根據(jù)本發(fā)明的較佳實施例的電流式雙參考晶胞感應(yīng)架構(gòu)的圖標(biāo)。
圖2是根據(jù)本發(fā)明的較佳實施例的雙參考晶胞感應(yīng)架構(gòu)的高電壓晶胞的電壓圖。
圖3是根據(jù)本發(fā)明的較佳實施例的雙參考晶胞感應(yīng)架構(gòu)的低電壓晶胞的電壓圖。
圖4是根據(jù)本發(fā)明的較佳實施例的電壓式雙參考晶胞感應(yīng)架構(gòu)的圖標(biāo)。
圖5是根據(jù)本發(fā)明的另一較佳實施例的電壓式雙參考晶胞感應(yīng)架構(gòu)的圖標(biāo)。
圖6是根據(jù)本發(fā)明的較佳實施例的電壓式雙參考晶胞感應(yīng)架構(gòu)的電路圖。
圖7是根據(jù)本發(fā)明的另一較佳實施例的電壓式雙參考晶胞感應(yīng)架構(gòu)的電路圖。
102、106、110電流源104、108、112電容114、116、118感應(yīng)放大器402、406、410電阻404、408、412電流源414、416、418感應(yīng)放大器512、518電阻514、519電流源522、524、526感應(yīng)放大器610、620晶體管710、720晶體管具體實施方式
圖1顯示本發(fā)明的較佳實施例的雙參考晶胞感應(yīng)架構(gòu)。參考符號102、106與110分別代表存儲器晶胞(圖1中的CELL)的電流源，高電壓(HVT)參考晶胞的電流源與低電壓(LVT)參考晶胞的電流源。電流源102、106與110分別連接至電容104、108與112。電容104、108與112用以保持電流源102、106與110所傳來的電荷，直到其到達(dá)所需電位為止。存儲器晶胞的電流源102經(jīng)由共同節(jié)點送出信號CMI至感應(yīng)放大器114的正輸入端與感應(yīng)放大器116的負(fù)輸入端。由高電壓參考晶胞送出的信號TREF HVT送至感應(yīng)放大器114的負(fù)輸入端。由低電壓參考晶胞送出的信號TREF LVT送至感應(yīng)放大器116的正輸入端。感應(yīng)放大器114比較信號CMI與高電壓參考晶胞送出的信號TREF HVT；而感應(yīng)放大器116比較信號CMI與低電壓參考晶胞送出的信號TREF LVT。感應(yīng)放大器114的輸出信號ΔSA1更連接至感應(yīng)放大器118，而感應(yīng)放大器116的輸出信號ΔSA2更連接至感應(yīng)放大器118以決定存儲器晶胞的狀態(tài)。
圖2與圖3顯示在非揮發(fā)性存儲器的操作期間時，圖1的感應(yīng)放大器114與116的電壓圖。感應(yīng)放大器114比較輸入信號CMI與TREFHVT，并根據(jù)下列等式而輸出ΔSA1ΔSA1＝Av*(CMI-TREF HVT) (3)其中Av代表根據(jù)感應(yīng)放大器114的可調(diào)整偏壓，而ΔSA1代表感應(yīng)放大器114的電壓變化量。相似地，感應(yīng)放大器116比較輸入信號CMI與TREF LVT，并根據(jù)下列等式而輸出ΔSA2ΔSA2＝Av*(TREF LVT-CMI) (4)其中Av代表根據(jù)感應(yīng)放大器116的可調(diào)整偏壓，而ΔSA2代表感應(yīng)放大器116的電壓變化量。信號ΔSA1與ΔSA2輸入至感應(yīng)放大器118來做比較，以決定是否電壓處于高電壓區(qū)或低電壓區(qū)。如圖2所示，當(dāng)讀取HVT參考晶胞時，上方的分枝電壓出ΔSA1的微小電壓差，而下方的分枝電壓出ΔSA2的顯著電壓差，因而電壓將被感應(yīng)放大器118下拉，而數(shù)據(jù)決定為1。相似地，如圖3所示，上方的分枝電壓出ΔSA2的微小電壓差，而下方的分枝電壓出ΔSA1的顯著電壓差，因而電壓將被感應(yīng)放大器118上拉，而數(shù)據(jù)決定為0。在本發(fā)明的雙參考晶胞感應(yīng)架構(gòu)中，如此決定存儲器晶胞的狀態(tài)。
以下列舉一實施例，以描述上述圖2與圖3中所顯示之，非揮發(fā)性存儲器的操作期間可能的工作狀態(tài)。但本實施例并非用以限定本發(fā)明的范圍。當(dāng)存儲器晶胞的操作電壓(VDD)為3V時，在一實施例中，在等式(3)中，若根據(jù)感應(yīng)放大器114的可調(diào)整偏壓Av＝0.2V，比較輸入信號CMI＝0.1V與TREF HVT＝0.05V，則根據(jù)等式(3)的輸出ΔSA1＝Av*(CMI-TREF HVT)＝0.1V。同樣地，在另一實施例中，在等式(4)中，若根據(jù)感應(yīng)放大器116的可調(diào)整偏壓Av＝0.2V，比較輸入信號CMI＝0.1V與TREF LVT＝0.2V，則根據(jù)等式(4)的輸出ΔSA2＝Av*(TREF LVT-CMI)＝0.2V。
非揮發(fā)性存儲器的讀取速度直接有關(guān)于感應(yīng)放大器的ΔV。雖然感應(yīng)放大器118的輸出可在等式(3)與(4)中由偏壓Av調(diào)整，原始的感應(yīng)窗口無法僅調(diào)整偏壓Av就獲得擴張，因而公知技術(shù)的存儲器裝置在低電壓應(yīng)用情況下，其實用性有限。如果偏壓Av值太大，噪聲問題會發(fā)生，而在單一參考晶胞感應(yīng)架構(gòu)中，性能將下降。本發(fā)明的雙參考晶胞感應(yīng)架構(gòu)可在不需要高放大率情況下增加感應(yīng)窗口。偏壓Av可調(diào)整至最小值，而大大地避免原有的噪聲問題。甚至，雙參考晶胞感應(yīng)架構(gòu)特別適用于低電壓應(yīng)用中，因為其感應(yīng)窗口將因ΔV增加而增加。下列等式滿足速度因為電壓增加而增加
ΔV＝ΔI×t(5)其中ΔV是電壓變化量，ΔI是電流變化量，t是時間。因而，在本發(fā)明的雙參考晶胞感應(yīng)架構(gòu)中，如果ΔV增加或加倍，需要達(dá)到相同ΔI的時間減少。因而，雙參考晶胞感應(yīng)架構(gòu)大大地改善讀取速度，特別在低電壓應(yīng)用下。
圖4是本發(fā)明的另一實施例，其使用于電壓式雙參考晶胞感應(yīng)架構(gòu)中。參考符號402、406與410分別代表連接至存儲器晶胞的操作電壓(VDD)的電阻，連接至高電壓(HVT)參考晶胞的電阻與低電壓(LVT)參考晶胞的電阻。連接至VDD的電阻402、406與410分別耦接至電流源404、408與412，以將電壓轉(zhuǎn)換成電荷。電流源404產(chǎn)生信號CMI至感應(yīng)放大器414的正輸入端與感應(yīng)放大器416的負(fù)輸入端。高電壓參考晶胞產(chǎn)生信號TREF HVT至感應(yīng)放大器414的負(fù)輸入端。低電壓參考晶胞產(chǎn)生信號TREF LVT送至感應(yīng)放大器416的正輸入端。感應(yīng)放大器414與416的輸出送至感應(yīng)放大器418，通過比較感應(yīng)放大器414與416的輸出ΔSA1與ΔSA2，以決定存儲器晶胞的狀態(tài)。計算ΔSA1與ΔSA2的等式相同于等式(3)與(4)。電壓式雙參考晶胞感應(yīng)架構(gòu)的電壓圖相同于電流式雙參考晶胞感應(yīng)架構(gòu)，所以圖2與圖3也可應(yīng)用至圖4的電壓式雙參考晶胞感應(yīng)架構(gòu)。
圖5是本發(fā)明的另一實施例，其將接地端當(dāng)成高電壓參考晶胞。電阻512與電流源514施加一電位至存儲器晶胞并輸出一信號CMI。信號CMI接著送至感應(yīng)放大器522的正輸入端與感應(yīng)放大器524的負(fù)輸入端。高電壓參考(HVT)晶胞是耦接至感應(yīng)放大器522的負(fù)輸入端的接地信號。連接至VDD與電流源519的電阻518施加一電位至低電壓參考晶胞，并輸出一信號TREF LVT至感應(yīng)放大器514的正輸入端。感應(yīng)放大器522與524的輸出連接至感應(yīng)放大器526的輸入端以通過比較信號ΔSA1與ΔSA2來決定存儲器晶胞的狀態(tài)。計算ΔSA1與ΔSA2的等式相同于等式(3)與(4)。電壓式雙參考晶胞感應(yīng)架構(gòu)的電壓圖相同于電流式雙參考晶胞感應(yīng)架構(gòu)，所以圖2與圖3也可應(yīng)用至圖5的電壓式雙參考晶胞感應(yīng)架構(gòu)。
圖6是圖1的電流式雙參考晶胞感應(yīng)架構(gòu)的電路圖。參考符號116代表耦接至圖1中的高電壓(HVT)參考晶胞與存儲器晶胞的感應(yīng)放大器116。參考符號114代表耦接至圖1中的低電壓(LVT)參考晶胞與存儲器晶胞的感應(yīng)放大器114。在此，某些晶體管合并一起以控制感應(yīng)放大器的輸入信號。在此實施例中，感應(yīng)放大器的偏壓電位是既定的。感應(yīng)放大器114與116的輸出分別經(jīng)由兩個晶體管610與620而連接至感應(yīng)放大器118。感應(yīng)放大器118收并比較ΔSA1與ΔSA2以決定信號SA1OFF或SA2OFF來關(guān)閉感應(yīng)放大器118的輸入晶體管。最終信號OUT為決定存儲器晶胞中的數(shù)據(jù)為1或0。
圖7是圖1的具可調(diào)偏壓Av的電流式雙參考晶胞感應(yīng)架構(gòu)的電路圖。參考符號116代表耦接至圖1中的高電壓(HVT)參考晶胞與存儲器晶胞的感應(yīng)放大器116。參考符號114代表耦接至圖1中的低電壓(LVT)參考晶胞與存儲器晶胞的感應(yīng)放大器114。在此，某些晶體管合并一起以控制感應(yīng)放大器的輸入信號。在此實施例中，感應(yīng)放大器的偏壓電位為可調(diào)整的。感應(yīng)放大器114與116的各輸入信號皆可接收可調(diào)式偏壓Av值(可調(diào)式偏壓Av值在圖7中表示為“BiasA”)。感應(yīng)放大器114與116的輸出分別經(jīng)由兩個晶體管710與720而連接至感應(yīng)放大器118。感應(yīng)放大器118收并比較ΔSA1與ΔSA2以決定信號SA1OFF或SA2OFF來關(guān)閉感應(yīng)放大器118的輸入晶體管。最終信號OUT決定存儲器晶胞中的數(shù)據(jù)為1或0。
權(quán)利要求
1.一種高速非揮發(fā)性存儲器裝置，其特征是，該裝置包括至少一個存儲器晶胞；一第一參考晶胞；一第二參考晶胞；一第一感應(yīng)放大器，其耦接至該第一參考晶胞與該存儲器晶胞以決定該第一參考晶胞與該存儲器晶胞間的一電壓差；一第二感應(yīng)放大器，其耦接至該第二參考晶胞與該存儲器晶胞以決定該第二參考晶胞與該存儲器晶胞間的一電壓差；以及一第三感應(yīng)放大器，其耦接至該第一感應(yīng)放大器與該第二感應(yīng)放大器，以根據(jù)該第一感應(yīng)放大器與該第二感應(yīng)放大器的電壓差而決定該存儲器晶胞的狀態(tài)。
2.如權(quán)利要求1所述的裝置，其特征是，該第一參考晶胞包括一電流源與一電容，其產(chǎn)生一第一電壓參考信號。
3.如權(quán)利要求1所述的裝置，其特征是，該第一參考晶胞包括一電流源與一電容，其產(chǎn)生一第二電壓參考信號。
4.如權(quán)利要求1所述的裝置，其特征是，該第一參考晶胞包括一電流源與連接至VDD的一電阻，其產(chǎn)生一第一電壓參考信號。
5.如權(quán)利要求1所述的裝置，其特征是，該第二參考晶胞包括一電流源與連接至VDD的一電阻，其產(chǎn)生一第二電壓參考信號。
6.如權(quán)利要求1所述的裝置，其特征是，該第一參考晶胞接地，且該第二參考晶胞包括一電流源與連接至VDD的一電阻，其產(chǎn)生一第一電壓參考信號。
7.一種高速非揮發(fā)性存儲器裝置，其特征是，包括至少一個存儲器晶胞；一第一參考晶胞，其包括一電流源與一電容；一第二參考晶胞，其包括一電流源與一電容；一第一感應(yīng)放大器，其耦接至該第一參考晶胞與該存儲器晶胞以決定該第一參考晶胞與該存儲器晶胞間的一電壓差；一第二感應(yīng)放大器，其耦接至該第二參考晶胞與該存儲器晶胞以決定該第二參考晶胞與該存儲器晶胞間的一電壓差；以及一第三感應(yīng)放大器，其耦接至該第一感應(yīng)放大器與該第二感應(yīng)放大器，以根據(jù)該第一感應(yīng)放大器與該第二感應(yīng)放大器的電壓差而決定該存儲器晶胞的狀態(tài)。
8.一種高速非揮發(fā)性存儲器裝置，其特征是，包括至少一個存儲器晶胞；一第一參考晶胞，其包括一電流源與連接至VDD的一電阻；一第二參考晶胞，其包括一電流源與連接至VDD的一電阻；一第一感應(yīng)放大器，其耦接至該第一參考晶胞與該存儲器晶胞以決定該第一參考晶胞與該存儲器晶胞間的一電壓差；一第二感應(yīng)放大器，其耦接至該第二參考晶胞與該存儲器晶胞以決定該第二參考晶胞與該存儲器晶胞間的一電壓差；以及一第三感應(yīng)放大器，其耦接至該第一感應(yīng)放大器與該第二感應(yīng)放大器，以根據(jù)該第一感應(yīng)放大器與該第二感應(yīng)放大器的電壓差而決定該存儲器晶胞的狀態(tài)。
9.一種高速非揮發(fā)性存儲器裝置，其特征是，包括至少一個存儲器晶胞；一第一參考晶胞，其接地；一第二參考晶胞，其包括一電流源與連接至VDD的一電阻；一第一感應(yīng)放大器，其耦接至該第一參考晶胞與該存儲器晶胞以決定該第一參考晶胞與該存儲器晶胞間的一電壓差；一第二感應(yīng)放大器，其耦接至該第二參考晶胞與該存儲器晶胞以決定該第二參考晶胞與該存儲器晶胞間的一電壓差；以及一第三感應(yīng)放大器，其耦接至該第一感應(yīng)放大器與該第二感應(yīng)放大器，以根據(jù)該第一感應(yīng)放大器與該第二感應(yīng)放大器的電壓差而決定該存儲器晶胞的狀態(tài)。
全文摘要
本發(fā)明提供一種高速非揮發(fā)性存儲器裝置，特別是一種非揮發(fā)性存儲器的雙參考晶胞感應(yīng)架構(gòu)。高電壓參考晶胞與低電壓參考晶胞分別耦接至兩個感應(yīng)放大器以提供兩個不同的參考電壓，以跟存儲器晶胞的電壓相比較。此兩個感應(yīng)放大器的輸出是連接至第二階感應(yīng)放大器以決定該存儲器的狀態(tài)。雙參考晶胞感應(yīng)架構(gòu)加大感應(yīng)窗口，其可在低電壓應(yīng)用下增加性能。雙參考晶胞感應(yīng)架構(gòu)可由電壓式，電流式或接地式實施。
文檔編號G11C16/02GK1567479SQ0313742
公開日2005年1月19日 申請日期2003年6月20日 優(yōu)先權(quán)日2003年6月20日
發(fā)明者何信義, 郭乃萍, 洪俊雄, 陳俊亮, 何文喬, 劉和昌 申請人:旺宏電子股份有限公司