專利名稱：半導(dǎo)體存儲(chǔ)器件、數(shù)據(jù)處理器及確定頻率的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，其中與外部提供之時(shí)鐘信號(hào)同步的方式讀取存儲(chǔ)的數(shù)據(jù)，并涉及具有這種半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)處理器。本發(fā)明還述及確定這種半導(dǎo)體存儲(chǔ)器件中執(zhí)行的頻率的方法。
如上所述，在半導(dǎo)體存儲(chǔ)器件中，按與時(shí)鐘信號(hào)同步的方式實(shí)行讀寫數(shù)據(jù)，當(dāng)由超出允許范圍(在這種范圍內(nèi)能夠確保操作)的外部擾動(dòng)引起時(shí)鐘信號(hào)的頻率波動(dòng)時(shí)，有些情況下通常是不能進(jìn)行這種讀寫操作的。曾有建議給半導(dǎo)體存儲(chǔ)器件提供頻率確定電路，這種電路能夠確定所述時(shí)鐘信號(hào)的頻率是否高于或者低于為防故障而規(guī)定的基準(zhǔn)頻率。
日本未審專利公開(kāi)No.288635/98和No.134605/99公開(kāi)了上述頻率確定電路的具體結(jié)構(gòu)。作為一個(gè)舉例，

圖1示出日本未審專利公開(kāi)No.288635/98所述頻率確定電路的結(jié)構(gòu)。
參照?qǐng)D1，頻率確定電路100是確定從外部輸入而收到的時(shí)鐘信號(hào)CLK的頻率是否高于或低于規(guī)定基準(zhǔn)頻率的器件，它包括具有柵極的開(kāi)關(guān)晶體管104，所述柵極連到提供時(shí)鐘信號(hào)CLK的時(shí)鐘接線端102。開(kāi)關(guān)晶體管104的源極與電源接線端101相連，以給它加給電源電壓VDD；它的漏極以并聯(lián)方式連到電阻元件105、電容元件106和倒相門電路107；并且按照時(shí)鐘信號(hào)CLK進(jìn)行切換，從而提供給它的柵極。電阻元件105和電容元件106的另一端都接到接地端103。
上述電阻元件105和電容元件106形成延遲電路。開(kāi)關(guān)晶體管104根據(jù)時(shí)鐘CLK進(jìn)行切換，在電容元件106中按預(yù)先設(shè)定的時(shí)間常數(shù)重復(fù)引起充放電。特別是當(dāng)開(kāi)關(guān)晶體管104導(dǎo)通時(shí)，電源電壓VDD被加給電容元件106，使給電容元件106充電，倒相門電路107的輸入線端的電位按一定的斜率升高到電源電壓VDD，所述斜率與預(yù)先設(shè)定的時(shí)間常數(shù)一致。另一方面，當(dāng)開(kāi)關(guān)晶體管104截止時(shí)，充電電容元件106所積累的電荷流到接地端103，倒相門電路107的輸入線端的電位按一定的斜率降落至地電位，所述斜率與預(yù)先設(shè)定的時(shí)間常數(shù)一致。當(dāng)輸入電壓高于預(yù)定的閾值電壓“Vth”時(shí)，所述倒相門電路107產(chǎn)生低電平信號(hào)“LOW”，作為輸出，而當(dāng)輸入電壓低于上述預(yù)定閾值電壓時(shí)，所述倒相門電路107產(chǎn)生高電平信號(hào)“HIGH”。
圖2表示上述頻率確定電路100中時(shí)鐘信號(hào)CLK與倒相門電路107中的輸入/輸出間的關(guān)系。圖2中的這個(gè)舉例表示間隔S與間隔F之間被分開(kāi)的情況，在所述間隔S中，時(shí)鐘信號(hào)CLK的頻率低于規(guī)定的基準(zhǔn)頻率，而在所述間隔F中，時(shí)鐘信號(hào)CLK的頻率高于規(guī)定的基準(zhǔn)頻率。圖2中的A和B分別對(duì)應(yīng)于倒相門電路107的輸入端A和輸出端B，有如圖1所示那樣。
電容元件106的剩余電壓是倒相門電路107的輸入電壓。于是，根據(jù)電容元件106的剩余電壓究竟是高于閾值電壓“Vth”抑或是低于閾值電壓“Vth”，而變換倒相門電路107的二進(jìn)制輸出。
如圖2所示，在間隔S期間，當(dāng)開(kāi)關(guān)晶體管104在時(shí)鐘信號(hào)CLK的下降沿被導(dǎo)通時(shí)，電容元件106開(kāi)始充電。這種充電引起倒相門電路107輸入端A的電壓升高至高于所述閾值電壓“Vth”的電源電壓VDD。在倒相門電路107輸入端A的電壓超過(guò)閾值電壓“Vth”時(shí)，倒相門電路107輸出端B成為低電平“LOW”。
接下去，當(dāng)開(kāi)關(guān)晶體管104在時(shí)鐘信號(hào)CLK的上升沿被截止時(shí)，電容元件106開(kāi)始放電。這種放電引起倒相門電路107輸入端A的電壓變得低于所述閾值電壓“Vth”，并最終下降至地電位。在倒相門電路107輸入端A的電壓變得低于所述閾值電壓“Vth”時(shí)，倒相門電路107的輸出端B變成高電平“HIGH”。
重復(fù)上述工作過(guò)程使得倒相門電路107輸出B與時(shí)鐘信號(hào)CLK同步。
另一方面，在間隔F期間，當(dāng)開(kāi)關(guān)晶體管104在時(shí)鐘信號(hào)CLK的上升沿被截止時(shí)，電容元件106開(kāi)始放電，并且起倒相門電路107輸入端A的電壓下降。然而，由于時(shí)鐘信號(hào)CLK的脈沖寬度很窄，所以在倒相門電路107的輸入端A電壓下降到閾值電壓“Vth”之前，開(kāi)關(guān)晶體管104在時(shí)鐘信號(hào)CLK的下降沿被導(dǎo)通。結(jié)果，倒相門電路107輸出端B保持低電平“LOW”。
按照上述工作過(guò)程，在時(shí)鐘信號(hào)CLK的頻率低于所述基準(zhǔn)頻率時(shí)，倒相門電路107輸出端B在高電平“HIGH”與低電平“LOW”之間循環(huán)變化，而在時(shí)鐘信號(hào)CLK的頻率高于所述基準(zhǔn)頻率時(shí)，倒相門電路107輸出端B保持低電平“LOW”。結(jié)果，監(jiān)視倒相門電路107的輸出B，能夠確定時(shí)鐘信號(hào)是否高于抑或低于基準(zhǔn)頻率。
在將上述頻率確定電路100用于半導(dǎo)體存儲(chǔ)器件時(shí)，將時(shí)鐘信號(hào)的最大頻率和最小頻率規(guī)定在不致使半導(dǎo)體存儲(chǔ)器件故障的頻率范圍內(nèi)；然后再由頻率確定電路100確定頻率的波動(dòng)，即時(shí)鐘信號(hào)變得高于最大頻率或低于最小頻率。作為舉例，當(dāng)已由頻率確定電路100確定頻率的波動(dòng)時(shí)，可以暫停半導(dǎo)體存儲(chǔ)器件中的讀取和寫入，以防故障。
在現(xiàn)有技術(shù)的器件中，其中在半導(dǎo)體存儲(chǔ)器件中采用上述頻率確定電路100，在半導(dǎo)體存儲(chǔ)器件與頻率確定電路100之間，由驅(qū)動(dòng)電壓(電源電壓)的波動(dòng)、環(huán)境溫度的起伏以及制作誤差所引起的工作特性的改變將是不同的。通常，頻率確定電路100的工作特性表現(xiàn)出的變化較大，因而用作頻率確定電路100之確定頻率的頻率難于適合被設(shè)定為半導(dǎo)體存儲(chǔ)器件的最大頻率和最小頻率。即使在制作時(shí)適于設(shè)定所述用為頻率確定電路100之確定頻率的頻率，在根據(jù)所述器件的使用環(huán)境而發(fā)送(shipping)之后，這種設(shè)定也可能會(huì)變得不再適宜。
有些半導(dǎo)體存儲(chǔ)器件利用與時(shí)鐘信號(hào)同步的讀脈沖讀取存儲(chǔ)的數(shù)據(jù)。在這種情況下，所述讀脈沖中脈沖寬度的波動(dòng)阻礙著正常的數(shù)據(jù)讀取，因此，就需要某些手段去檢測(cè)讀脈沖之脈沖寬度的變化。與時(shí)按恒定方式發(fā)生的鐘信號(hào)相反，所述讀脈沖只是在讀取存儲(chǔ)數(shù)據(jù)時(shí)才發(fā)生，因此，上述頻率確定電路100難于確定讀取脈沖中的異常(脈沖寬帶的波動(dòng))。
本發(fā)明的另一目的在于提供一種具有這種半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)處理器。
為實(shí)現(xiàn)上述目的，本發(fā)明第一種形式的半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)器單元，由這些存儲(chǔ)器單元與讀脈沖同步地依序讀取存儲(chǔ)的數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；至少一個(gè)空單元構(gòu)件，利用規(guī)定電位作為基準(zhǔn)，從這些空單元構(gòu)件與讀脈沖同步地讀取虛數(shù)據(jù)；延遲單元，在規(guī)定時(shí)刻之前，它延遲所述空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之前；異常檢測(cè)單元，當(dāng)讀脈沖之脈沖寬度波動(dòng)時(shí)，它產(chǎn)生誤差檢測(cè)信號(hào)，并且到所述規(guī)定電位的轉(zhuǎn)換在繼所述規(guī)定沿時(shí)刻之后。
按照上述第一種形式，當(dāng)所述讀脈沖的脈沖寬度窄于規(guī)定的容許范圍時(shí)，所述異常檢測(cè)單元產(chǎn)生誤差信號(hào)，從而可測(cè)定讀脈沖的異常。此外，可在襯底上一起得到由所述空單元、延遲單元和異常檢測(cè)單元組成的部分，該襯底上形成有從各存儲(chǔ)器單元讀取數(shù)據(jù)的部分，從而，就省去現(xiàn)有技術(shù)中存在的有關(guān)作為溫度改變、電壓波動(dòng)以及制作誤差結(jié)果的工作特性變化方面所產(chǎn)生的不同而出現(xiàn)的問(wèn)題。
本發(fā)明的第二種形式半導(dǎo)體存儲(chǔ)器件包括多個(gè)存儲(chǔ)器單元，由這些存儲(chǔ)器單元與讀脈沖同步地依序讀取存儲(chǔ)的數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；至少一個(gè)空單元構(gòu)件，利用規(guī)定電位作為基準(zhǔn)，從這些空單元構(gòu)件與讀脈沖同步地讀取虛數(shù)據(jù)；延遲單元，在規(guī)定時(shí)刻之前，它延遲所述空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之后；異常檢測(cè)單元，當(dāng)讀脈沖之脈沖寬度波動(dòng)時(shí)，它產(chǎn)生誤差檢測(cè)信號(hào)，并且到所述規(guī)定電位的轉(zhuǎn)換在所述規(guī)定沿時(shí)刻之前。
按照上述第二種形式，由于在所述讀脈沖的脈沖寬度變寬超過(guò)規(guī)定的容許范圍時(shí)，所述異常檢測(cè)單元產(chǎn)生誤差信號(hào)，從而可測(cè)定讀脈沖的異常。還是在這種情況下，可在襯底上一起得到由所述空單元構(gòu)件、延遲單元和異常檢測(cè)單元組成的部分，該襯底上形成有從各存儲(chǔ)器單元讀取數(shù)據(jù)的部分，于是，就省去現(xiàn)有技術(shù)中存在的有關(guān)作為溫度改變、電壓波動(dòng)以及制作誤差結(jié)果的工作特性變化方面產(chǎn)生不同所出現(xiàn)的問(wèn)題。
本發(fā)明的第三種形式半導(dǎo)體存儲(chǔ)器件包括多個(gè)存儲(chǔ)器單元，從這些存儲(chǔ)器單元與讀脈沖同步地依序讀取存儲(chǔ)的數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；第一和第二空單元構(gòu)件，利用規(guī)定電位作為基準(zhǔn)，從這些空單元構(gòu)件與讀脈沖同步地讀取虛數(shù)據(jù)；第一延遲單元，在規(guī)定時(shí)刻之前，它延遲第一空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之前；第二延遲單元，在規(guī)定時(shí)刻之前，它延遲第二空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之后；第一異常檢測(cè)單元，當(dāng)讀脈沖之脈沖寬度波動(dòng)時(shí)，它產(chǎn)生誤差檢測(cè)信號(hào)，并且第一空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換在所述規(guī)定沿時(shí)刻之后；第二異常檢測(cè)單元，當(dāng)讀脈沖之脈沖寬度波動(dòng)時(shí)，它產(chǎn)生誤差檢測(cè)信號(hào)，并且第二空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換在所述規(guī)定沿時(shí)刻之前。
上述第三種形式給出既有上述第一種又有上述第二種方式的效果。
本發(fā)明的數(shù)據(jù)處理器包括上述第一至第三方式中任何一種半導(dǎo)體存儲(chǔ)器件；時(shí)鐘發(fā)生單元，用以發(fā)生規(guī)定的時(shí)鐘信號(hào)；數(shù)據(jù)讀取單元，它發(fā)生與時(shí)鐘信號(hào)同步的讀脈沖，并將所發(fā)生的讀脈沖提供給所述半導(dǎo)體存儲(chǔ)器件，以讀取存儲(chǔ)的數(shù)據(jù)；
工作控制單元，在讀脈沖的寬度波動(dòng)時(shí)，它阻止從半導(dǎo)體存儲(chǔ)器件讀取存儲(chǔ)的數(shù)據(jù)，并從半導(dǎo)體存儲(chǔ)器件送出誤差檢測(cè)信號(hào)。
上述結(jié)構(gòu)可以給出一種具有上述第一至第三種方式的效果的數(shù)據(jù)處理器。
本發(fā)明確定頻率的方法包括如下步驟利用規(guī)定的電位作為基準(zhǔn)，以與讀脈沖同步的方式從規(guī)定的空單元構(gòu)件讀取虛數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；在規(guī)定的時(shí)刻之前，延遲對(duì)所述規(guī)定之空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定的時(shí)刻是在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之前的時(shí)刻；在所述讀脈沖的脈沖寬度波動(dòng)時(shí)產(chǎn)生誤差檢測(cè)信號(hào)，并在所述規(guī)定沿時(shí)刻之后實(shí)現(xiàn)到所述規(guī)定電位的轉(zhuǎn)換。
上述確定頻率的方法也表現(xiàn)出與前述第一種方式同樣的效果。
本發(fā)明另一種確定頻率的方法包括如下步驟利用規(guī)定的電位作為基準(zhǔn)，以與讀脈沖同步的方式從規(guī)定的空單元構(gòu)件讀取虛數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；在規(guī)定的時(shí)刻之前，延遲對(duì)所述規(guī)定之空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定的時(shí)刻是在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之后的時(shí)刻；在所述讀脈沖的脈沖寬度波動(dòng)時(shí)產(chǎn)生誤差信號(hào)，并在所述規(guī)定沿時(shí)刻之前實(shí)現(xiàn)到所述規(guī)定電位的轉(zhuǎn)換。
上述確定頻率的方法也表現(xiàn)出與前述第二種方式同樣的效果。
圖4a是耗盡型晶體管的等效電路；圖4b是耗盡型晶體管的工作特性圖線；圖5a是增強(qiáng)型晶體管的等效電路；圖5b是增強(qiáng)型晶體管的工作特性圖線；圖6是說(shuō)明圖3所示讀取掩膜只讀存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)的電路圖；圖7是表示采用圖3所示掩膜只讀存儲(chǔ)器之?dāng)?shù)據(jù)處理器結(jié)構(gòu)舉例的方框圖；圖8是說(shuō)明圖3所示掩膜只讀存儲(chǔ)器工作過(guò)程的時(shí)序圖；圖9a是表示圖3所示誤差輸出電路317結(jié)構(gòu)舉例的電路圖；圖9b是表示圖3所示誤差輸出電路318結(jié)構(gòu)舉例的電路圖。
首先參照?qǐng)D3，它是給出以示意方式表示掩膜只讀存儲(chǔ)器(ROM)結(jié)構(gòu)的電路圖，這是本發(fā)明的一種工作實(shí)例。參照?qǐng)D3，本工作實(shí)例的掩膜ROM300包括存儲(chǔ)器單元陣列10，該陣列具有多個(gè)陣列單元301，其中按照用戶預(yù)先提供的數(shù)據(jù)存儲(chǔ)信息；空單元構(gòu)件20a和20b，它們包含多個(gè)空單元311和312，其中存儲(chǔ)規(guī)定的虛數(shù)據(jù)。整個(gè)這種存儲(chǔ)器單元陣列10以及空單元構(gòu)件20a和20b被分成多個(gè)塊，每個(gè)塊都由多個(gè)存儲(chǔ)塊12構(gòu)成，可由選擇塊11a和11b來(lái)選擇所述各存儲(chǔ)塊12。由于每個(gè)存儲(chǔ)塊12的結(jié)構(gòu)相同，所以將對(duì)一個(gè)存儲(chǔ)塊12給予說(shuō)明。
存儲(chǔ)塊12構(gòu)成如下m行、n列存儲(chǔ)器單元301，它們由互相交叉的m條字線302和n條位線303布線成矩陣形式；m個(gè)空單元311，它們沿著空位線313排列；以及m個(gè)空單元312，它們沿著空位線314排列?？瘴痪€313和314都與位線303平行排列。
每個(gè)存儲(chǔ)器單元301由一個(gè)晶體管構(gòu)成，該晶體管的柵極與字線302相連。所述各晶體管沿著列的方向與相鄰晶體管串聯(lián)連接。換句話說(shuō)，對(duì)于每一列而言，有m個(gè)晶體管沿著位線303以串聯(lián)排列的方式連接著。其中有多個(gè)晶體管以串聯(lián)方式連接的每一條這種線的一端借助選擇晶體管30a與相應(yīng)列的位線303連接，而另一端借助選擇晶體管30b接地。
m個(gè)空單元以串聯(lián)方式相連，這種連接線的一端借助選擇晶體管31a與空位線313相連，而另一端借助選擇晶體管31b接地。類似地，m個(gè)空單元312也是以串聯(lián)方式相連，這種連接線的一端借助選擇晶體管32a與空位線314相連，而另一端借助選擇晶體管32b接地。
每個(gè)選擇晶體管30a和31a的柵極共同連接到塊選擇線330a，該塊選擇線330a與字線302平行排列，構(gòu)成選擇塊11a。類似地，每個(gè)選擇晶體管30b和31b的柵極共同連接到塊選擇線330b，該塊選擇線330b與字線302平行排列，構(gòu)成選擇塊11b。
m條字線302和塊選擇線330a和330b連到地址解碼器304。N條位線303經(jīng)Y-形選擇器305連到數(shù)據(jù)輸出電路306，這是一個(gè)存儲(chǔ)器讀取單元。數(shù)據(jù)輸出電路306與數(shù)據(jù)總線307相連，并且這個(gè)數(shù)據(jù)總線307連到掩膜ROM300的數(shù)據(jù)輸出接線端。
空位線313通過(guò)空單元Y-形選擇器315和作為第一延遲單元的延遲調(diào)節(jié)可變電阻元件連到誤差輸出電路317，該電路具有第一空讀取單元和第一異常檢測(cè)單元的雙重能力?？瘴痪€314通過(guò)空單元Y-形選擇器316和作為第二延遲單元的延遲調(diào)節(jié)可變電阻元件320連到誤差輸出電路318，該電路具有第二空讀取單元和第二異常檢測(cè)單元的雙重能力。
Y-形選擇器305、315和316分別與預(yù)充電電路(圖中未示出)結(jié)合，位線303和空位線313和314與各Y-形選擇器相連，因而可被這個(gè)預(yù)充電電路預(yù)充規(guī)定的電壓。這些Y-形選擇器305、315和316的預(yù)充電是與控制脈沖“pre_b”同步的，所述控制脈沖“pre_b”是從外面接收的輸入。
將地址解碼器304構(gòu)造成用以根據(jù)地址數(shù)據(jù)從m條字線302中選擇一條字線302，所述地址數(shù)據(jù)是從外面接收的輸入。由這個(gè)地址解碼器304實(shí)現(xiàn)的選擇操作與由上述Y-形選擇器305、315和316實(shí)現(xiàn)的預(yù)充電的結(jié)合，在存儲(chǔ)器單元陣列10中選擇Y-形選擇器305、315和16，在空單元構(gòu)件20a和20b中選擇空單元311和312。
由數(shù)據(jù)輸出電路306實(shí)行從被選存儲(chǔ)器單元301讀取存儲(chǔ)的數(shù)據(jù)。由這個(gè)數(shù)據(jù)輸出電路306所實(shí)行的讀取操作是與讀脈沖“read”同步進(jìn)行的，而所述讀脈沖“read”同步與時(shí)鐘信號(hào)“CK”(如CPU時(shí)鐘)同步，所述時(shí)鐘信號(hào)是外部產(chǎn)生的基準(zhǔn)。上述控制脈沖“pre_b”與這個(gè)讀脈沖“read”同步。另一方面，由誤差輸出電路317和318分別實(shí)行從被選的空單元311和312讀取虛數(shù)據(jù)。由這些誤差輸出電路317和318執(zhí)行的讀取操作基本上也是與讀脈沖“read”同步的。
本工作實(shí)例的掩膜ROM中，將構(gòu)成這個(gè)存儲(chǔ)器單元陣列的存儲(chǔ)器單元301的晶體管設(shè)定成耗盡狀態(tài)(導(dǎo)電)或增強(qiáng)狀態(tài)(不導(dǎo)電)，而且按照這些狀態(tài)的差別預(yù)先存儲(chǔ)對(duì)應(yīng)于“0”和“1”的存儲(chǔ)數(shù)據(jù)。利用耗盡狀態(tài)與增強(qiáng)狀態(tài)之間的差別實(shí)行存儲(chǔ)數(shù)據(jù)的讀取，以建立數(shù)據(jù)“0”和“1”之間以及各位線與接地之間導(dǎo)通和不導(dǎo)通的控制。
下面說(shuō)明讀取存儲(chǔ)數(shù)據(jù)的基本操作。
圖4(a)表示耗盡型晶體管的等效電路，而圖4(b)表示這種晶體管的特性。這種晶體管在源極與漏極之間的n-溝道區(qū)中具有磷離子攙雜，因而即使在柵極電壓為0V時(shí)，電流也流過(guò)源極和漏極。
圖5(a)表示增強(qiáng)型晶體管的等效電路，而圖5(b)表示這種晶體管的特性。與前述晶體管不同，這種晶體管在源極與漏極之間的n-溝道區(qū)中沒(méi)有磷離子攙雜，因而，只有在給柵極加給超過(guò)閾值電壓的電壓時(shí)，才有電流流過(guò)源極和漏極。
如圖3所示，m個(gè)存儲(chǔ)器單元301(晶體管)沿著位線303排成一列，它們串聯(lián)成存儲(chǔ)器單元陣列形式，這種連接是線的一端通過(guò)選擇晶體管30a與位線303相連，另一端通過(guò)選擇晶體管30b而接地。圖6給出在從與一條位線相連的存儲(chǔ)器單元讀取存儲(chǔ)的數(shù)據(jù)時(shí)電荷流動(dòng)的示意表示。
以下參照?qǐng)D6，晶體管3011-301m對(duì)應(yīng)于m個(gè)存儲(chǔ)器陣列301，它們互相串聯(lián)，這條連線的一端通過(guò)選擇晶體管30a與位線303相連，而其另一端通過(guò)選擇晶體管30b而接地。本例中只有晶體管3012是增強(qiáng)型的(不導(dǎo)電)，其它晶體管3011和3013-301m都是耗盡型的(導(dǎo)電)。在讀取數(shù)據(jù)時(shí)，所有這些都被設(shè)定成“ON(通)”狀態(tài)。
當(dāng)從晶體管3011讀取數(shù)據(jù)時(shí)，選擇晶體管30a和30b首先被斷開(kāi)，位線303被預(yù)充電。這種預(yù)充電引起電荷Q在位線303中聚集。接下去在選擇晶體管30a和30b被導(dǎo)通的同時(shí)，已設(shè)定成“ON”的晶體管3011被斷開(kāi)。由于晶體管3011是耗盡型晶體管，即使在該晶體管斷開(kāi)時(shí)，電流也流過(guò)源極和漏極。在這種情況下，其它晶體管3012-301m保持在導(dǎo)通狀態(tài)，并在位線303與地之間建立導(dǎo)電狀態(tài)，從而如圖6所示那樣，已聚集在位線303中電荷Q通過(guò)晶體管3011-301m流向地。于是，位線303的電位變成地電位。
當(dāng)從晶體管3012讀取數(shù)據(jù)時(shí)，首先斷開(kāi)選擇晶體管30a和30b，位線303被預(yù)充電。這種預(yù)充電引起電荷Q在位線303中聚集。接下去在選擇晶體管30a和30b被導(dǎo)通的同時(shí)，已設(shè)定成“ON”狀態(tài)的晶體管3011被斷開(kāi)。由于晶體管3012是增強(qiáng)型晶體管，在它被斷開(kāi)時(shí)，沒(méi)有電流流過(guò)源極和漏極。在這種情況下，在位線303與地之間存在不導(dǎo)電的狀態(tài)，已聚集的電荷Q被保持在位線303中。
以與位線303的電位是否為地電位抑或是由剩余電荷Q所造成的電位(也即等價(jià)于電源電壓)相應(yīng)的數(shù)據(jù)“0”或“1”進(jìn)行讀取。例如，如果對(duì)于位線303的電位為地電位的情況是“0”，而對(duì)于位線303的電位為電荷Q產(chǎn)生的電位的情況是“1”，則從晶體管3011讀得存儲(chǔ)的數(shù)據(jù)“0”，而從晶體管3012讀得存儲(chǔ)的數(shù)據(jù)“1”。
按照與上述同樣的原則，從其它晶體管3013-301m讀取存儲(chǔ)的數(shù)據(jù)。
以下說(shuō)明從空單元構(gòu)件20a和20b讀取虛數(shù)據(jù)的操作。為了檢測(cè)讀脈沖“read”脈沖寬度的不正常而實(shí)行這種虛數(shù)據(jù)的讀取，而且是與上述各存儲(chǔ)器單元讀取存儲(chǔ)數(shù)據(jù)同步地實(shí)行這種虛數(shù)據(jù)的讀取。構(gòu)成空單元311和312的晶體管都是耗盡型的，因此，電流總是流過(guò)源極和漏極，而與晶體管的通、斷狀態(tài)無(wú)關(guān)。另外，在讀取這種虛數(shù)據(jù)時(shí)，關(guān)于與上述存儲(chǔ)數(shù)據(jù)的讀取同步，構(gòu)成空單元311和312的晶體管都被設(shè)定成“ON”狀態(tài)。
當(dāng)從空單元構(gòu)件20a的空單元311讀取虛數(shù)據(jù)時(shí)，先斷開(kāi)選擇晶體管31a和31b，而空位線313被預(yù)充電。這種預(yù)充電引起電荷Q在位線313中聚集。在選擇晶體管31a和31b被導(dǎo)通的同時(shí)，與字線302相連的空單元311被斷開(kāi)，所述字線302與存儲(chǔ)器單元301相連，所述虛數(shù)據(jù)就是要從所述存儲(chǔ)器單元301被讀取?？諉卧獦?gòu)件20a的所有空單元311都是耗盡型晶體管，所以在空位線313與地之間存在導(dǎo)電狀態(tài)，從而空位線313中所聚集的電荷Q流到地(放電)。于是，位線303的電位逐漸下降，最終變成地電位。
通常(當(dāng)讀脈沖“read”的寬度在能夠正常地讀取存儲(chǔ)數(shù)據(jù)的范圍內(nèi)時(shí))，當(dāng)空位線313處于上述地電位(實(shí)際為0V)時(shí)的電位被讀作存儲(chǔ)數(shù)據(jù)時(shí)刻的虛數(shù)據(jù)。
基本上，與讀脈沖“read”同步地進(jìn)行上述空位線313中預(yù)充電和放電。當(dāng)空位線313中因預(yù)充電而聚集的電荷Q的量與讀脈沖“read”的脈沖寬度無(wú)關(guān)而是恒定地均勻時(shí)，直到空位線313中的電位降到地電位的時(shí)間T也與讀脈沖“read”的脈沖寬度無(wú)關(guān)而是恒定地均勻。因此，有如下述，利用這種均勻性的優(yōu)勢(shì)，可以檢測(cè)讀脈沖“read”的脈沖寬度的異常。
當(dāng)讀脈沖“read”具有規(guī)定的脈沖寬度時(shí)，通過(guò)調(diào)節(jié)時(shí)間T，使空位線313到地電位的轉(zhuǎn)換被延遲，直至規(guī)定的時(shí)刻，這個(gè)時(shí)刻在讀脈沖“read”規(guī)定沿之前(即上述讀取脈沖的時(shí)刻)。這里所述規(guī)定的脈沖寬度應(yīng)當(dāng)在讀取存儲(chǔ)數(shù)據(jù)時(shí)不會(huì)發(fā)生故障的范圍(即允許的范圍)內(nèi)。另外，所述規(guī)定的時(shí)刻也應(yīng)該被設(shè)定在允許范圍內(nèi)的時(shí)刻，另外，在上述讀脈沖“read”的規(guī)定沿之前?？梢越柚勺冸娮杵髟?19的電阻隨意調(diào)節(jié)時(shí)間“T”。
按照上述設(shè)定，當(dāng)讀脈沖“read”的脈沖寬度在允許的范圍內(nèi)時(shí)，在空位線313達(dá)到地電位之后，讀取所述虛數(shù)據(jù)。在這種情況下，把與地電位對(duì)應(yīng)的數(shù)據(jù)，如低電平信號(hào)“LOW”建立成為所述虛數(shù)據(jù)。另一方面，當(dāng)讀脈沖“read”的脈沖寬度窄于上述允許的范圍時(shí)，在空位線313達(dá)到地電位之前，讀取所述虛數(shù)據(jù)。在這種情況下，把與空位線313中保留的電荷Q所引起之電位對(duì)應(yīng)的數(shù)據(jù)，如高電平信號(hào)“HIGH”建立成為所述虛數(shù)據(jù)。根據(jù)按此種方法得到的低電平信號(hào)“LOW”和高電平信號(hào)“HIGH”可以測(cè)定所述讀脈沖“read”之脈沖寬度的異常。
從空單元構(gòu)件20b中的空單元311讀取虛數(shù)據(jù)基本上與上述從從空單元構(gòu)件20a中的空單元311讀取虛數(shù)據(jù)相同。但在這種情況下，當(dāng)所述讀脈沖“read”具有規(guī)定之脈沖寬度時(shí)，利用可變電阻器元件320調(diào)節(jié)時(shí)間“T”，以延遲使空位線313到地電位的轉(zhuǎn)換，直至規(guī)定的時(shí)刻，這個(gè)時(shí)刻在讀脈沖“read”規(guī)定沿之后(即讀取上述虛數(shù)據(jù)的時(shí)刻)。
按照上述設(shè)定，當(dāng)讀脈沖“read”的脈沖寬度在允許的范圍內(nèi)時(shí)，在空位線314達(dá)到地電位之前，讀取所述虛數(shù)據(jù)。在這種情況下，把與剩余電荷Q所引起的電位對(duì)應(yīng)的數(shù)據(jù)，如高電平信號(hào)“HIGH”建立成為所述虛數(shù)據(jù)。另一方面，當(dāng)讀脈沖“read”的脈沖寬度寬于并偏離所述允許的范圍時(shí)，在空位線314達(dá)到地電位之后，讀取所述虛數(shù)據(jù)。在這種情況下，把與地電位對(duì)應(yīng)的數(shù)據(jù)，如低電平信號(hào)“LOW”建立成為所述虛數(shù)據(jù)。根據(jù)按此種方法得到的低電平信號(hào)“LOW”和高電平信號(hào)“HIGH”可以測(cè)定所述讀脈沖“read”之脈沖寬度的異常。
以下說(shuō)明有關(guān)數(shù)據(jù)處理器的結(jié)構(gòu)，其中采用本工作實(shí)例的ROM300。圖7表示這種數(shù)據(jù)處理器結(jié)構(gòu)的一種實(shí)例。
參照?qǐng)D7，數(shù)據(jù)處理器200包括數(shù)據(jù)存儲(chǔ)單元210，其中引入ROM300；以及處理器主單元220，用以從ROM300讀取數(shù)據(jù)。數(shù)據(jù)存儲(chǔ)單元210是能夠附加于處理器主單元220以及從處理器主單元220分離的結(jié)構(gòu)。
除ROM300之外，數(shù)據(jù)存儲(chǔ)單元210還包括工作控制電路211，這是工作控制機(jī)構(gòu)；信號(hào)輸入端212；以及數(shù)據(jù)輸出端213。處理器主單元220包括時(shí)鐘發(fā)生電路221，這是時(shí)鐘產(chǎn)生機(jī)構(gòu)；數(shù)據(jù)讀取電路222，這是數(shù)據(jù)讀取機(jī)構(gòu)；信號(hào)輸出端223；以及數(shù)據(jù)輸入端224。
當(dāng)把數(shù)據(jù)存儲(chǔ)單元210安裝在處理器主單元220中時(shí)，使信號(hào)輸入端212與信號(hào)輸出端223相連，并使數(shù)據(jù)輸出端213與數(shù)據(jù)輸入端224相連。
時(shí)鐘發(fā)生電路221包括比如晶體振蕩器(圖中未示出)，它產(chǎn)生預(yù)定周期的時(shí)鐘信號(hào)“CK”，并將這種時(shí)鐘信號(hào)“CK”送給數(shù)據(jù)讀取電路222。數(shù)據(jù)讀取電路222包括比如CPU，并提供與時(shí)鐘信號(hào)“CK”同步的各種脈沖信號(hào)，為從掩膜ROM300得到數(shù)據(jù)，這些脈沖信號(hào)是為從掩膜ROM300把數(shù)據(jù)讀取到信號(hào)輸出端223所必須的。
為從掩膜ROM300讀取數(shù)據(jù)所需的信號(hào)包括存儲(chǔ)數(shù)據(jù)的地址數(shù)據(jù)、用來(lái)指示進(jìn)行預(yù)充電時(shí)刻的控制脈沖“pre_b”、用來(lái)指示讀取存儲(chǔ)數(shù)據(jù)時(shí)刻的讀脈沖“read”，以及用來(lái)指示檢測(cè)讀脈沖之速度異常時(shí)刻的時(shí)間脈沖“Tim0”。當(dāng)把這些信號(hào)加給掩膜ROM300時(shí)，實(shí)行前述讀取存儲(chǔ)數(shù)據(jù)和虛數(shù)據(jù)的操作，以及檢測(cè)讀脈沖“read”之脈沖寬度異常的操作。
圖8是說(shuō)明在掩膜ROM300中讀取存儲(chǔ)數(shù)據(jù)和虛數(shù)據(jù)工作過(guò)程，以及確定讀脈沖“read”之脈沖寬度異常工作過(guò)程的時(shí)序圖。圖8中的控制脈沖“pre_b”和讀脈沖“read”的周期是時(shí)鐘信號(hào)CK周期的兩倍?？刂泼}沖“pre_b”之低電平“LOW”的間隔與時(shí)鐘信號(hào)CK的間隔“1-2”相符，而高電平“HIGH”的間隔與時(shí)鐘信號(hào)CK的間隔“3-0”相符。讀脈沖“read”之低電平“LOW”的間隔與時(shí)鐘信號(hào)CK的間隔“0-2”相符，而高電平“HIGH”的間隔與時(shí)鐘信號(hào)CK的間隔“3”相符。通過(guò)分開(kāi)時(shí)鐘信號(hào)間隔“0”的同步得到所述時(shí)間脈沖“Tim0”。間隔“A”表示讀脈沖“read”之脈沖寬度為正常的情況，間隔“B”表示讀脈沖“read”之脈沖寬度窄于允許范圍的情況，間隔“C”表示讀脈沖“read”之脈沖寬度寬于允許范圍的情況。圖8所示的例子表示兩種工作方式一種是從間隔“A”變化到間隔“B”；另一種是從間隔“A”變化到間隔“C”。
以下參照?qǐng)D3、7和8說(shuō)明數(shù)據(jù)存儲(chǔ)單元210的工作情況和掩膜ROM300工作情況的細(xì)節(jié)。
(1)數(shù)據(jù)存儲(chǔ)單元210的工作情況當(dāng)把上述各類脈沖用作為掩膜ROM300中信號(hào)輸入端212的輸入時(shí)，按與讀脈沖同步的方式讀取與地址數(shù)據(jù)相應(yīng)的存儲(chǔ)數(shù)據(jù)，并將其加給數(shù)據(jù)輸出端213。在讀取存儲(chǔ)數(shù)據(jù)的同時(shí)，掩膜ROM300確定讀脈沖“read”之脈沖寬度的異常，而在確定有異常時(shí)，掩膜ROM300以與時(shí)間脈沖“Tim0”同步的方式加給一個(gè)誤差檢測(cè)信號(hào)“detectH/L”，這個(gè)信號(hào)將這一事實(shí)報(bào)告給工作控制電路211。
工作控制電路211由專用的數(shù)字電路構(gòu)成，并且在從掩膜ROM300輸入一個(gè)以上的誤差檢測(cè)信號(hào)“detectH/L”時(shí)，該電路阻止從掩膜ROM300把數(shù)據(jù)讀到數(shù)據(jù)讀取電路222。通過(guò)切斷掩膜ROM300與數(shù)據(jù)輸出端213之間的數(shù)據(jù)線實(shí)現(xiàn)這種阻止讀取數(shù)據(jù)。
(2)掩膜ROM300工作情況的細(xì)節(jié)現(xiàn)在描述圖3所示的一個(gè)存儲(chǔ)塊12的工作情況，它被分成間隔A、間隔B和間隔C。為簡(jiǎn)化說(shuō)明所述工作情況，假設(shè)上述存儲(chǔ)塊12中存儲(chǔ)器單元陣列10的所有存儲(chǔ)單元311都是耗盡型的。
(2-1)間隔A首先，地址解碼器304根據(jù)地址數(shù)據(jù)從n條位線選擇一條位線(所選的位線稱作“被選位線BL”)，從而選定由地址數(shù)據(jù)指定的存儲(chǔ)單元(下面把這種被指定的存儲(chǔ)單元稱作“指定存儲(chǔ)單元MC”)。接下去在控制脈沖“pre_b”的下降沿時(shí)候，Y-形選擇器305對(duì)被選位線BL預(yù)充電，并且Y-形選擇器315和316分別對(duì)空位線313和314預(yù)充電。有如上述那樣實(shí)行這些位線303和空位線313、314的預(yù)充電(參照?qǐng)D6)。
接下去，在控制脈沖“pre_b”的上升沿時(shí)候，地址解碼器304接通與被選位線BL相連的選擇晶體管30a和30b，并且接通與空位線313相連的選擇晶體管31a和31b以及與空位線314相連的選擇晶體管32a和32b，從而在被選位線BL中預(yù)充電已聚集的電荷流向地，并且被選位線BL的電位(圖8中的電位“bit_ary”)變?yōu)榈仉娢?。類似地，在空位線313和314中由于預(yù)充電已聚集的電荷流向地，并且它們每一個(gè)的電位(圖8中的電位“bit_DH”和“bit_DL”)變?yōu)榈仉娢?。在讀脈沖“read”下降沿的時(shí)刻之前，被選位線BL和空位線313中即向著地電位轉(zhuǎn)換。另一方面，空位線314中到地電位的轉(zhuǎn)換在讀脈沖“read”下降沿的時(shí)刻之后。
繼而，在讀脈沖“read”下降沿的時(shí)刻，數(shù)據(jù)輸出電路306讀取與被選位線BL的電位“bit_ary”相符的數(shù)據(jù)，作為指定的存儲(chǔ)單元MC的存儲(chǔ)數(shù)據(jù)；同時(shí)，誤差輸出電路317和318讀取與空位線313和314的電位“bit_DH”和“bit_DL”相符的數(shù)據(jù)，作為存儲(chǔ)數(shù)據(jù)，并根據(jù)被讀取的存儲(chǔ)數(shù)據(jù)確定讀脈沖“read”是不正常的。
以下說(shuō)明誤差輸出電路317和318的特殊結(jié)構(gòu)。
如圖9(a)所示，誤差輸出電路317包括鎖存電路321，它在讀脈沖“read”的上升沿和下降沿鎖存空位線313的電位“bit_DH”值；“與”門322，它取這個(gè)鎖存電路321的輸出(圖8中的“IRDH”)與時(shí)間脈沖“Tim0”的邏輯積。
(a)如果空位線313中到地電位的轉(zhuǎn)換在讀脈沖“read”的下降沿時(shí)刻之前，則鎖存電路321在讀脈沖“read”的下降沿的輸出“IRDH”為“0”，并且“與”門322的輸出“detectH”也為“0”。
(b)另一方面，如果空位線313中到地電位的轉(zhuǎn)換在讀脈沖“read”的下降沿時(shí)刻之后，則鎖存電路321在讀脈沖“read”的下降沿的輸出“IRDH”為“1”，并且“與”門322的輸出“detectH”也為“1”。
當(dāng)讀脈沖“read”的脈沖寬度為正常(脈沖寬度在允許范圍內(nèi))時(shí)，得到上述情況(a)；而讀脈沖“read”的脈沖寬度發(fā)生異常(脈沖寬度窄于允許范圍)時(shí)，得到上述情況(b)。因此，通過(guò)監(jiān)視所述“與”門322的輸出“detectH”是“0”還是“1”，即可檢測(cè)讀脈沖“read”脈沖寬度的異常(脈沖寬度窄于允許范圍的情況)。
如圖9(b)所示，誤差輸出電路318包括鎖存電路323，它在讀脈沖“read”的上升沿和下降沿鎖存空位線314的電位“bit_DL”值；“與”門325，它接收這個(gè)鎖存電路321的反相輸出，并且取所接收的反相值與時(shí)間脈沖“Tim0”的邏輯積。
(c)在空位線314中到地電位的轉(zhuǎn)換在讀脈沖“read”的下降沿時(shí)刻之后的情況下，鎖存電路323在讀脈沖“read”的下降沿的輸出“IRDL”為“1”，而“與”門325的輸出“detectL”為“0”。
(d)另一方面，在空位線314中到地電位的轉(zhuǎn)換在讀脈沖“read”的下降沿時(shí)刻之前的情況下，鎖存電路323在讀脈沖“read”的下降沿的輸出“IRDL”變?yōu)椤?”，并且“與”門325的輸出“detectL”變?yōu)椤?”。
當(dāng)讀脈沖“read”的脈沖寬度為正常(脈沖寬度在允許范圍內(nèi))時(shí)，得到上述情況(c)；而當(dāng)讀脈沖“read”的脈沖寬度發(fā)生異常(脈沖寬度寬于允許范圍)時(shí)，得到上述情況(d)。因此，根據(jù)所述“與”門325的輸出“detectL”是“0”還是“1”，即可檢測(cè)讀脈沖“read”脈沖寬度的異常(脈沖寬度寬于允許范圍的情況)。
在間隔A中，讀脈沖“read”的脈沖寬度是正常的，因此，“與”門322的輸出“detectH”和“與”門325的輸出“detectL”兩者都是“0”。因而，誤差輸出電路317和318都不送出誤差檢測(cè)信號(hào)。
(2-2)間隔B這個(gè)間隔B的工作是在讀脈沖“read”的脈沖寬度窄于允許范圍情況下的工作過(guò)程。由于讀取存儲(chǔ)數(shù)據(jù)和虛數(shù)據(jù)的工作過(guò)程等價(jià)于上述“(2-1)間隔A”的工作情況，所以這里省略有關(guān)讀取工作情況的說(shuō)明，而將說(shuō)明限于檢測(cè)讀脈沖“read”異常的特有工作過(guò)程。
當(dāng)讀脈沖“read”的脈沖寬度窄于允許范圍時(shí)，在讀脈沖“read”的下降沿時(shí)刻之后發(fā)生空位線313中到地電位的轉(zhuǎn)換，從而鎖存電路321在讀脈沖“read”下降的時(shí)候輸出“IRDH”為“1”，并且“與”門322的輸出“detectH”也為“1”(有如上述情況(b))。另一方面，在讀脈沖“read”的下降沿時(shí)刻之后發(fā)生空位線314中到地電位的轉(zhuǎn)換，從而鎖存電路323在讀脈沖“read”下降的時(shí)候輸出“IRDL”變?yōu)椤?”，而“與”門322的輸出“detectH”變?yōu)椤?”。于是，在間隔B中只從誤差輸出電路317發(fā)送誤差檢測(cè)信號(hào)。
(2-3)間隔C這個(gè)間隔C期間的工作是在讀脈沖“read”的脈沖寬度寬于允許范圍情況下的工作過(guò)程。由于讀取存儲(chǔ)數(shù)據(jù)和虛數(shù)據(jù)的工作過(guò)程等價(jià)于上述“(2-1)間隔A”的工作情況，所以這里省略有關(guān)讀取工作情況的說(shuō)明，而將說(shuō)明限于檢測(cè)讀脈沖“read”異常的特有工作過(guò)程。
當(dāng)讀脈沖“read”的脈沖寬度寬于允許范圍時(shí)，空位線314中到地電位的轉(zhuǎn)換在讀脈沖“read”的下降沿時(shí)刻之前，從而鎖存電路323在讀脈沖“read”下降的時(shí)候輸出“IRDL”變?yōu)椤?”，并且“與”門325的輸出“detectL”變?yōu)椤?”。另一方面，空位線313中地電位的轉(zhuǎn)換在讀脈沖“read”的下降沿時(shí)刻之前，從而鎖存電路321在讀脈沖“read”下降的時(shí)候輸出“IRDH”變?yōu)椤?”，而“與”門322的輸出“detectH”也為“0”。于是，在間隔C中只從誤差輸出電路318發(fā)送誤差檢測(cè)信號(hào)。
有如前面的說(shuō)明所述，檢測(cè)讀脈沖之脈沖寬度異常的能力，使得在本工作實(shí)例的掩膜ROM中讀取存儲(chǔ)數(shù)據(jù)時(shí)可以防止故障。
另外，由于所述讀脈沖與時(shí)鐘信號(hào)同步，所以本工作實(shí)例中的掩膜ROM300能夠間接檢測(cè)時(shí)鐘信號(hào)的異常。由于在這種情況下讀脈沖與時(shí)鐘信號(hào)的間隔“3”相符，如圖8所示，至少時(shí)鐘信號(hào)的頻率和占空比(高電平間隔與低電平間隔之比)之一有所起伏，并且間隔“3”變化，而且掩膜ROM300可以檢測(cè)這個(gè)變化，作為讀脈沖脈沖寬度的異常。
當(dāng)時(shí)鐘信號(hào)的頻率和占空比二者都有起伏，而且不發(fā)生上述間隔“3”變化的時(shí)，掩膜ROM300就不能檢測(cè)這個(gè)變化，去作為讀脈沖脈沖寬度的異常。不過(guò)在這種情況下，所述讀脈沖的脈沖寬度是正常的，在掩膜ROM300中讀取數(shù)據(jù)時(shí)不會(huì)發(fā)生故障。
將掩膜ROM300構(gòu)造成用以檢測(cè)讀脈沖的異常，所述讀脈沖在掩膜ROM300讀取數(shù)據(jù)時(shí)起直接作用，因而掩膜ROM300可以檢測(cè)讀脈沖的異常，防止在讀脈沖因時(shí)鐘信號(hào)處于正常情況時(shí)的外部擾動(dòng)而變得異常情況下數(shù)據(jù)的讀取發(fā)生故障。
另外，掩膜ROM300通過(guò)利用空單元而檢測(cè)讀脈沖的異常，其中所述空單元的結(jié)構(gòu)與存儲(chǔ)單元相同，并由同樣的襯底構(gòu)成。這種結(jié)構(gòu)可以消除前述現(xiàn)有技術(shù)中工作特性變化的問(wèn)題，所述變化可因比如溫度改變、電壓波動(dòng)、制造誤差、從存儲(chǔ)單元讀取數(shù)據(jù)的部分與利用空單元檢測(cè)脈沖異常的部分之間的差異等因素而引起。于是，由根據(jù)使用條件預(yù)先給定考慮能夠很容易地實(shí)現(xiàn)各種適宜的設(shè)定。
另外，所述存儲(chǔ)單元和空單元采用相同的結(jié)構(gòu)，使得可以用同樣的制造過(guò)程制造各存儲(chǔ)單元和空單元，從而能夠降低成本。
此外，由于空單元是關(guān)于按陣列形式排列的各存儲(chǔ)單元中的每一行布置的，所以，可使因特殊制造誤差引起的關(guān)于數(shù)據(jù)讀取的影響沿著行的方向是一致的，從而可以更為可靠地防止讀取數(shù)據(jù)時(shí)的故障。所述特殊制造誤差比如包括在晶片處理的平版印刷過(guò)程中用光曝光圖形時(shí)所發(fā)生的誤差。
再有，用于確定空位線中到地電位轉(zhuǎn)換的延遲單元是由各種電阻元件構(gòu)成的。這種結(jié)構(gòu)使得能夠借助簡(jiǎn)單的結(jié)構(gòu)將到所述地電位的轉(zhuǎn)換延遲所需的時(shí)間間隔。
有如上述說(shuō)明的方式是本發(fā)明的第一實(shí)施例，這種方式的結(jié)構(gòu)開(kāi)啟了多種適宜的改型，只要這些改型不脫離所述的基本點(diǎn)，即利用空單元檢測(cè)諸如讀脈沖等的信號(hào)故障。在上述方式中，比如將掩膜ROM用作為本發(fā)明的半導(dǎo)體存儲(chǔ)器件的舉例，但本發(fā)明還可采用除掩膜ROM以外的存儲(chǔ)器，如PROM(可編程ROM)、EPROM(可擦除ROM)、EEPROM(電子EPROM)、RAM和快擦寫存儲(chǔ)器。
另外，圖3所示的方式包括兩個(gè)電路第一脈沖確定單元和第二脈沖確定單元，其中第一脈沖確定單元由空位線313、空單元構(gòu)件20a、Y-形選擇器315、可變電阻器元件319和誤差輸出電路317組成，而第二脈沖確定單元由空位線314、空單元構(gòu)件20b、Y-形選擇器316、可變電阻器元件320和誤差輸出電路318組成。不過(guò)，本發(fā)明并不限于這種形式，而是根據(jù)使用環(huán)境和設(shè)定的條件，可以只設(shè)置第一脈沖確定單元和第二脈沖確定單元當(dāng)中之一。這樣的結(jié)構(gòu)將使半導(dǎo)體存儲(chǔ)器件能夠給出較低的成本。
此外，圖7所示數(shù)據(jù)處理器200中的處理器主單元220和數(shù)據(jù)存儲(chǔ)單元210可為整體式結(jié)構(gòu)。再有，可將數(shù)據(jù)讀取電路222安裝在數(shù)據(jù)存儲(chǔ)單元210一側(cè)，而將工作控制電路211安裝在處理器主單元220上。最后，所述結(jié)構(gòu)還可以是在從掩膜ROM300發(fā)送誤差檢測(cè)信號(hào)時(shí)，使其中的工作控制電路211強(qiáng)行停止數(shù)據(jù)處理器200的全部工作，包括數(shù)據(jù)讀取電路222的工作或時(shí)鐘發(fā)生電路221的工作。
雖然已用特定的術(shù)語(yǔ)描述了本發(fā)明的優(yōu)選實(shí)施例，但這樣的描述僅用于說(shuō)明的目的，應(yīng)能理解，可作出各種改型和變化，而不致脫離所附各權(quán)利要求的精髓和范圍。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器，它包括多個(gè)存儲(chǔ)器單元，由這些存儲(chǔ)器單元與讀脈沖同步地依序讀取存儲(chǔ)的數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；至少一個(gè)空單元構(gòu)件，利用規(guī)定電位作為基準(zhǔn)，從這些空單元構(gòu)件與讀脈沖同步地讀取虛數(shù)據(jù)；延遲單元，在規(guī)定時(shí)刻之前，它延遲所述空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之前；異常檢測(cè)單元，當(dāng)所述讀脈沖之脈沖寬度波動(dòng)時(shí)，它產(chǎn)生誤差檢測(cè)信號(hào)，并且到所述規(guī)定電位的轉(zhuǎn)換在繼所述規(guī)定沿時(shí)刻之后。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中，所述空單元構(gòu)件包括至少一個(gè)空單元，它與所述多個(gè)存儲(chǔ)單元的結(jié)構(gòu)相同。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中，還包括空位線，該位線中因加給規(guī)定的電壓而聚集電荷，并且在讀取所述虛數(shù)據(jù)時(shí)發(fā)生放電，放電中所述聚集的電荷流向地；其中所述空單元構(gòu)件中到所述規(guī)定電位的轉(zhuǎn)換是所述放電引起所述空位線中的電位變?yōu)榈仉娢坏那闆r。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元預(yù)先存儲(chǔ)規(guī)定的數(shù)據(jù)。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元中的每一個(gè)都由一個(gè)晶體管構(gòu)成，并根據(jù)每個(gè)晶體管的源極與漏極間的溝道區(qū)域中是否已注入規(guī)定的離子，使成導(dǎo)電狀態(tài)，而存儲(chǔ)信息。
6.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元按行和列形式排列，并且其中所述空單元構(gòu)件具有一個(gè)空單元是按所述多個(gè)存儲(chǔ)單元的每一行布置的；還包括從所述每一行存儲(chǔ)單元讀取存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器讀取單元；空讀取單元，在所述存儲(chǔ)器讀取單元讀取存儲(chǔ)的數(shù)據(jù)時(shí)，該空讀取單元從所述空單元讀取虛數(shù)據(jù)，所述各空單元被設(shè)置從多行，各行都讀取所述存儲(chǔ)的數(shù)據(jù)。
7.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中，所述延遲單元由可變電阻元件構(gòu)成。
8.一種半導(dǎo)體存儲(chǔ)器件，它包括多個(gè)存儲(chǔ)器單元，由這些存儲(chǔ)器單元與讀脈沖同步地依序讀取存儲(chǔ)的數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；至少一個(gè)空單元構(gòu)件，利用規(guī)定電位作為基準(zhǔn)，從這些空單元構(gòu)件與讀脈沖同步地讀取虛數(shù)據(jù)；延遲單元，在規(guī)定時(shí)刻之前，它延遲所述空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之后；異常檢測(cè)單元，當(dāng)讀脈沖之脈沖寬度波動(dòng)時(shí)，它產(chǎn)生誤差檢測(cè)信號(hào)，并且到所述規(guī)定電位的轉(zhuǎn)換在所述規(guī)定沿時(shí)刻之前。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器，其中，所述空單元構(gòu)件包括至少一個(gè)空單元，它與所述多個(gè)存儲(chǔ)單元的結(jié)構(gòu)相同。
10.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器，其中，還包括空位線，該位線中因加給規(guī)定的電壓而聚集電荷，并在讀取所述虛數(shù)據(jù)時(shí)實(shí)行放電，放電中所述聚集的電荷流向地；其中所述空單元構(gòu)件中到所述規(guī)定電位的轉(zhuǎn)換是所述放電引起所述空位線中的電位變?yōu)榈仉娢坏那闆r。
11.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元預(yù)先存儲(chǔ)規(guī)定的數(shù)據(jù)。
12.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元中的每一個(gè)都由一個(gè)晶體管構(gòu)成，并根據(jù)每個(gè)晶體管的源極與漏極間的溝道區(qū)域中是否已注入規(guī)定的離子，使成導(dǎo)電狀態(tài)，而存儲(chǔ)信息。
13.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元按行和列形式排列，并且其中所述空單元構(gòu)件具有一個(gè)空單元是按所述多個(gè)存儲(chǔ)單元的每一行布置的；還包括從所述每一行存儲(chǔ)單元讀取存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器讀取單元；空讀取單元，在所述存儲(chǔ)器讀取單元讀取存儲(chǔ)的數(shù)據(jù)時(shí)，該空讀取單元從所述空單元讀取虛數(shù)據(jù)，所述各空單元被設(shè)置成多行，各行都讀取所述存儲(chǔ)的數(shù)據(jù)。
14.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器，其中，所述延遲單元由可變電阻元件構(gòu)成。
15.一種半導(dǎo)體存儲(chǔ)器件，它包括多個(gè)存儲(chǔ)器單元，由這些存儲(chǔ)器單元與讀脈沖同步地依序讀取存儲(chǔ)的數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；第一和第二空單元構(gòu)件，利用規(guī)定電位作為基準(zhǔn)，從這些空單元構(gòu)件與讀脈沖同步地讀取虛數(shù)據(jù)；第一延遲單元，在規(guī)定時(shí)刻之前，它延遲所述第一空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在具有規(guī)定脈沖寬度之所述讀脈沖的規(guī)定沿時(shí)刻之前；第二延遲單元，在規(guī)定時(shí)刻之前，它延遲所述第二空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在所述讀脈沖的規(guī)定沿時(shí)刻之后；第一異常檢測(cè)單元，當(dāng)所述讀脈沖之脈沖寬度波動(dòng)時(shí)，它產(chǎn)生誤差檢測(cè)信號(hào)，并且所述第一空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換在所述規(guī)定沿時(shí)刻之后；第二異常檢測(cè)單元，當(dāng)所述讀脈沖之脈沖寬度波動(dòng)時(shí)，它產(chǎn)生誤差檢測(cè)信號(hào)，并且所述第二空單元構(gòu)件中到規(guī)定電位的轉(zhuǎn)換在所述規(guī)定沿時(shí)刻之前。
16.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器，其中，所述第一和第二空單元構(gòu)件各包括至少一個(gè)空單元，它與所述多個(gè)存儲(chǔ)單元的結(jié)構(gòu)相同。
17.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器，其中，還包括第一和第二空位線，這些位線中因加給規(guī)定的電壓而聚集電荷；所述第一空位線被用于在從所述第一空單元構(gòu)件讀取虛數(shù)據(jù)時(shí)實(shí)行第一放電，通過(guò)該放電所述聚集的電荷流向地；所述第二空位線被用于在從所述第二空單元構(gòu)件讀取虛數(shù)據(jù)時(shí)實(shí)行第二放電，通過(guò)該放電所述聚集的電荷流向地；所述第一空單元構(gòu)件中到所述規(guī)定電位的轉(zhuǎn)換是所述第一放電引起所述第一空位線中的電位變?yōu)榈仉娢坏那闆r；所述第二空單元構(gòu)件中到所述規(guī)定電位的轉(zhuǎn)換是所述第二放電引起所述第二空位線中的電位變?yōu)榈仉娢坏那闆r。
18.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元預(yù)先存儲(chǔ)規(guī)定的數(shù)據(jù)。
19.如權(quán)利要求18所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元中的每一個(gè)都由一個(gè)晶體管構(gòu)成，并根據(jù)每個(gè)晶體管的源極與漏極間的溝道區(qū)域中是否已注入規(guī)定的離子，使成導(dǎo)電狀態(tài)，而存儲(chǔ)信息。
20.如權(quán)利要求18所述的半導(dǎo)體存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元按行和列形式排列，并且其中所述第一和第二空單元構(gòu)件各具有一個(gè)空單元是按所述多個(gè)存儲(chǔ)單元的每一行布置的；還包括從所述每一行存儲(chǔ)單元讀取存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器讀取單元；空讀取單元，在所述存儲(chǔ)器讀取單元讀取存儲(chǔ)的數(shù)據(jù)時(shí)，該空讀取單元從所述各空單元讀取虛數(shù)據(jù)，所述各空單元被設(shè)置成多行，各行都讀取所述存儲(chǔ)的數(shù)據(jù)。
21.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器，其中，所述各延遲單元由可變電阻元件構(gòu)成。
22.一種數(shù)據(jù)處理器，它包括權(quán)利要求1的半導(dǎo)體存儲(chǔ)器件；時(shí)鐘發(fā)生單元，用以發(fā)生規(guī)定的時(shí)鐘信號(hào)；數(shù)據(jù)讀取單元，它發(fā)生與所述時(shí)鐘信號(hào)同步的讀脈沖，并將所發(fā)生的讀脈沖提供給所述半導(dǎo)體存儲(chǔ)器件，以讀取存儲(chǔ)的數(shù)據(jù)；工作控制單元，在所述讀脈沖的寬度波動(dòng)時(shí)，它阻止從所述半導(dǎo)體存儲(chǔ)器件讀取所述存儲(chǔ)的數(shù)據(jù)，并從所述半導(dǎo)體存儲(chǔ)器件送出誤差檢測(cè)信號(hào)。
23.如權(quán)利要求22所述的數(shù)據(jù)處理器，其中，在從所述半導(dǎo)體存儲(chǔ)器件送出誤差檢測(cè)信號(hào)時(shí)，所述工作控制單元強(qiáng)迫整個(gè)數(shù)據(jù)處理器的工作停止。
24.一種數(shù)據(jù)處理器，它包括權(quán)利要求8的半導(dǎo)體存儲(chǔ)器件；時(shí)鐘發(fā)生單元，用以發(fā)生規(guī)定的時(shí)鐘信號(hào)；數(shù)據(jù)讀取單元，它發(fā)生與所述時(shí)鐘信號(hào)同步的讀脈沖，并將所發(fā)生的讀脈沖提供給所述半導(dǎo)體存儲(chǔ)器件，以讀取存儲(chǔ)的數(shù)據(jù)；工作控制單元，在所述讀脈沖的寬度波動(dòng)時(shí)，它阻止從所述半導(dǎo)體存儲(chǔ)器件讀取所述存儲(chǔ)的數(shù)據(jù)，并從所述半導(dǎo)體存儲(chǔ)器件送出誤差檢測(cè)信號(hào)。
25.如權(quán)利要求24所述的數(shù)據(jù)處理器，其中，在從所述半導(dǎo)體存儲(chǔ)器件送出誤差檢測(cè)信號(hào)時(shí)，所述工作控制單元強(qiáng)迫整個(gè)數(shù)據(jù)處理器的工作停止。
26.一種數(shù)據(jù)處理器，它包括權(quán)利要求15的半導(dǎo)體存儲(chǔ)器件；時(shí)鐘發(fā)生單元，用以發(fā)生規(guī)定的時(shí)鐘信號(hào)；數(shù)據(jù)讀取單元，它發(fā)生與所述時(shí)鐘信號(hào)同步的讀脈沖，并將所發(fā)生的讀脈沖提供給所述半導(dǎo)體存儲(chǔ)器件，以讀取存儲(chǔ)的數(shù)據(jù)；工作控制單元，在所述讀脈沖的寬度波動(dòng)時(shí)，它阻止從所述半導(dǎo)體存儲(chǔ)器件讀取所述存儲(chǔ)的數(shù)據(jù)，并從所述半導(dǎo)體存儲(chǔ)器件送出誤差檢測(cè)信號(hào)。
27.如權(quán)利要求26所述的數(shù)據(jù)處理器，其中，在從所述半導(dǎo)體存儲(chǔ)器件送出誤差檢測(cè)信號(hào)時(shí)，所述工作控制單元強(qiáng)迫整個(gè)數(shù)據(jù)處理器的工作停止。
28.一種確定頻率的方法，其中，所述方法包括如下步驟利用規(guī)定的電位作為基準(zhǔn)，以與讀脈沖同步的方式從規(guī)定的空單元構(gòu)件讀取虛數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；在規(guī)定的時(shí)刻之前，延遲對(duì)所述規(guī)定之空單元構(gòu)件中到所述規(guī)定電位的轉(zhuǎn)換，所述規(guī)定的時(shí)刻是在具有規(guī)定脈沖寬度之所述讀脈沖的規(guī)定沿時(shí)刻之前的時(shí)刻；在所述讀脈沖的脈沖寬度波動(dòng)時(shí)產(chǎn)生誤差檢測(cè)信號(hào)，并在所述規(guī)定沿時(shí)刻之后實(shí)現(xiàn)到所述規(guī)定電位的轉(zhuǎn)換。
29.一種確定頻率的方法，其中，所述方法包括如下步驟利用規(guī)定的電位作為基準(zhǔn)，以與讀脈沖同步的方式從規(guī)定的空單元構(gòu)件讀取虛數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；在規(guī)定的時(shí)刻之前，延遲對(duì)所述規(guī)定之空單元構(gòu)件中到所述規(guī)定電位的轉(zhuǎn)換，所述規(guī)定的時(shí)刻是在具有規(guī)定脈沖寬度之所述讀脈沖的規(guī)定沿時(shí)刻之后的時(shí)刻；在所述讀脈沖的脈沖寬度波動(dòng)時(shí)產(chǎn)生誤差檢測(cè)信號(hào)，并在所述規(guī)定沿時(shí)刻之前實(shí)現(xiàn)到所述規(guī)定電位的轉(zhuǎn)換。
全文摘要
一種半導(dǎo)體存儲(chǔ)器，包括多個(gè)存儲(chǔ)器單元，由這些存儲(chǔ)器單元與讀脈沖同步地依序讀取存儲(chǔ)的數(shù)據(jù)，所述讀脈沖是從外面接收的輸入；至少一個(gè)空單元構(gòu)件，利用規(guī)定電位作為標(biāo)準(zhǔn)，從這些空單元構(gòu)件與讀脈沖同步地讀取虛數(shù)據(jù)；可變電阻元件，在規(guī)定時(shí)刻之前延遲對(duì)所述空單元中到規(guī)定電位的轉(zhuǎn)換，所述規(guī)定時(shí)刻在具有規(guī)定脈沖寬度之讀脈沖的規(guī)定沿時(shí)刻之前；以及誤差輸出電路，用于在讀脈沖之脈沖寬度波動(dòng)時(shí)產(chǎn)生誤差檢測(cè)信號(hào)，并且到所述規(guī)定電位的轉(zhuǎn)換發(fā)生在所述規(guī)定沿時(shí)刻之后。
文檔編號(hào)G11C29/50GK1427418SQ0215712
公開(kāi)日2003年7月2日 申請(qǐng)日期2002年12月17日 優(yōu)先權(quán)日2001年12月17日
發(fā)明者岡本祐治 申請(qǐng)人:恩益禧電子股份有限公司