專利名稱：用于控制半導(dǎo)體存儲設(shè)備的ac定時參數(shù)的電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲設(shè)備，尤其涉及一種電路，該電路通過識別AC定時參數(shù)的變化用于對半導(dǎo)體存儲設(shè)備的AC定時參數(shù)進(jìn)行控制并控制半導(dǎo)體存儲設(shè)備的操作。
通常，半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的特定數(shù)值定義為多個預(yù)定的參考時間或參考時鐘信號的周期。AC定時參數(shù)的特定值的允許極限越大，越能更好地保證半導(dǎo)體存儲設(shè)備的性能。然而，當(dāng)AC定時參數(shù)的特定值的允許極限增加時，由于在允許極限內(nèi)很難獲得相同的操作特性使得電路設(shè)計變得十分困難。
在常規(guī)半導(dǎo)體存儲設(shè)備中，當(dāng)電路設(shè)計時，通過安裝選擇熔絲或選擇金屬，或是通過應(yīng)用特定模式寄存器裝置加以解決問題。在安裝選擇金屬的情況中，需要有分別(separate)的屏蔽，這樣增加了制作屏蔽的成本。在安裝選擇熔絲的情況中，必須有安裝熔絲的空間而使芯片尺寸增大。另外，必須分別包含熔絲熔斷過程，而增加制造成本及耗時。
在應(yīng)用MRS的情況中，必須包括用于應(yīng)用MRS的電路而增大芯片尺寸。不需要分別的處理過程，如熔絲熔斷處理，甚至成品也可以修改。
然而，當(dāng)應(yīng)用MRS時，在AC定時參數(shù)變化并需要反射其變化的情況下，必須分別地執(zhí)行MRS的編程過程。這樣很難使半導(dǎo)體存儲設(shè)備的操作特性保持一致，而降低半導(dǎo)體存儲設(shè)備的性能。
本發(fā)明的第二個目的是提供靠識別AC定時參數(shù)變化對半導(dǎo)體存儲設(shè)備的定時參數(shù)進(jìn)行控制并控制半導(dǎo)體存儲設(shè)備的操作的方法。
本發(fā)明的第三個目的是提供用于識別半導(dǎo)體存儲設(shè)備參考時鐘信號的周期及控制半導(dǎo)體存儲設(shè)備的操作的電路。
因此，為達(dá)到上述的第一目的，提供一種用于控制半導(dǎo)體存儲設(shè)備定時參數(shù)的電路。電路包括延遲時間定義部分、比較部分和控制部分。
延遲時間定義部分接收連續(xù)的輸入信號，并產(chǎn)生第一到第n(n是自然數(shù))延時信號，其中輸入信號被延遲預(yù)定的時間。
比較部分接收輸入信號和第一到第n延時信號，產(chǎn)生第一到第n比較脈沖信號，每一脈沖信號具有對應(yīng)于持續(xù)時間的有效段。
控制部分接收輸入信號和第一到第n比較脈沖信號，對輸入信號與第一到第n比較脈沖信號進(jìn)行比較，并產(chǎn)生第一到第n用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的操作控制信號。
在此輸入信號是半導(dǎo)體存儲設(shè)備時鐘信號或是命令。
最好延遲時間定義部分包括用于通過接收輸入信號并用預(yù)定延遲時間延時輸入信號而產(chǎn)生第一延時信號的第一延時設(shè)備，和用于通過接收第一延時信號并用預(yù)定延遲時間延時第一延時信號而產(chǎn)生第二延時信號的第二延時設(shè)備，及用于通過接收第(n-1)延時信號并用預(yù)定延遲時間延時第(n-1)延時信號而產(chǎn)生第n延時信號的第n延時設(shè)備。
最好比較部分包括第一到第n比較裝置，該裝置分別地接收輸入信號和相應(yīng)的第一到第n延時信號，并產(chǎn)生第一到第n比較脈沖信號，每一比較脈沖信號具有預(yù)定持續(xù)時間的有效段。
最好控制部分包括第一到第n操作控制部分，該操作控制部分分別接收輸入信號和相應(yīng)的第一到第n比較脈沖信號，對輸入信號的有效段與相應(yīng)的第一到第n比較脈沖信號的有效段的時間進(jìn)行比較，并產(chǎn)生第一到第n操作控制信號。
電路還最好進(jìn)一步包括操作確定部分，該操作確定部分接收輸入信號和操作允許信號，并確定是否將操作輸入信號傳輸給延遲時間定義部分。
為達(dá)到第二目的，提供用于通過識別AC定時參數(shù)的變化，對半導(dǎo)體存儲設(shè)備的定時參數(shù)進(jìn)行控制并控制半導(dǎo)體存儲設(shè)備操作的方法，該方法包括(a)接收連續(xù)的輸入信號，并產(chǎn)生第一到第n(n為自然數(shù))延時信號，其中輸入信號延時相應(yīng)的延遲時間，(b)接收輸入信號和第一到第n延時信號，產(chǎn)生第一到第n比較脈沖信號，每一脈沖信號具有預(yù)定持續(xù)時間的有效段，和(c)接收輸入信號和第一到第n比較脈沖信號，對輸入信號和第一到第n比較脈沖信號進(jìn)行比較，產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的第一到第n操作控制信號。這里輸入信號是半導(dǎo)體存儲設(shè)備時鐘信號或是命令。
步驟(a)還最好包括以下步驟(a1)通過接收輸入信號并用預(yù)定延遲時間延時輸入信號而產(chǎn)生第一延時信號，(a2)通過接收第一延時信號并用預(yù)定延遲時間延時第一延時信號而產(chǎn)生第二延時信號，和(a3)通過接收第(n-1)延時信號并用預(yù)定時間延時第(n-1)延時信號而產(chǎn)生第n延時信號。
為達(dá)到第三目的，提供一種用于識別參考時鐘信號周期的電路。電路包括操作確定部分、延遲時間定義部分、比較部分和控制部分。
操作確定部分接收連續(xù)的輸入信號和操作允許信號，并產(chǎn)生用于控制控制部分操作的操作確定信號。
延遲時間定義部分接收輸入信號，用相應(yīng)的預(yù)定延遲時間延時輸入信號，產(chǎn)生第一和第二延時信號。
比較部分接收第一和第二延時信號，產(chǎn)生第一和第二比較脈沖信號，每一脈沖信號具有預(yù)定持續(xù)時間的有效段。
控制部分接收操作確定信號、第一和第二比較脈沖信號，對操作確定信號與第一和第二比較脈沖信號進(jìn)行比較，產(chǎn)生第一和第二用于控制半導(dǎo)體存儲設(shè)備操作的操作控制信號。
延遲時間定義部分最好包括有奇數(shù)個相互串聯(lián)并具有預(yù)定延遲時間的延時設(shè)備。
比較部分還最好包括有第一比較裝置，該裝置接收輸入信號和相應(yīng)的第一延時信號，產(chǎn)生具有預(yù)定持續(xù)時間的有效段的第一比較脈沖信號，和第二比較裝置，該裝置接收輸入信號和相應(yīng)的第二延時信號，產(chǎn)生具有預(yù)定持續(xù)時間的有效段的第二比較脈沖信號。
控制部分還最好包括有第一操作控制部分，該部分接收操作確定信號和相應(yīng)的第一比較脈沖信號，對操作確定信號與第一比較脈沖信號的有效段的持續(xù)時間進(jìn)行比較，并產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的第一操作控制信號，和第二操作控制部分，該部分接收操作確定信號和相應(yīng)的第二比較脈沖信號，對操作確定信號與第二比較脈沖信號的有效段的持續(xù)時間進(jìn)行比較，并產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的第二操作控制信號。
因此根據(jù)本發(fā)明用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的電路及其方法可以識別AC定時參數(shù)的變化，并且可以控制半導(dǎo)體存儲設(shè)備的操作適合于AC定時參數(shù)。


通過下面結(jié)合示例性地示出一例的附圖進(jìn)行的描述，本發(fā)明的上述和其他目的和特點(diǎn)將會變得更加清楚，其中圖1是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲設(shè)備AC定時參數(shù)控制電路的方框圖；圖2是表示根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲設(shè)備AC定時參數(shù)控制方法的流程圖；圖3是根據(jù)本發(fā)明第一實(shí)施例的用于識別參考時鐘信號周期的電路的電路圖；圖4是表示圖3所示用于識別參考時鐘信號周期的電路工作的時序圖；圖5是表示在電路中使用圖3所示的識別參考時鐘信號周期電路的電路圖；圖6是表示圖5所示電路的工作時序圖；圖7是用于檢測RAS時間的電路的電路圖，其中該電路使用圖1所示的AC定時參數(shù)控制電路；圖8是內(nèi)部電壓發(fā)生器的方框圖，其中該發(fā)生器使用了控制圖7所示電路工作的信號；圖9是圖8所示內(nèi)部電壓發(fā)生器工作的時序圖；圖10是用于檢測RC時間的電路的電路圖，其中該電路使用圖1所示的AC定時參數(shù)控制電路；圖11表示用于產(chǎn)生具有與RC時間相關(guān)的信息的控制信號的電路；及圖12是表示圖10和圖11所示電路的工作時序圖。
具體實(shí)施例方式
在此參照本發(fā)明優(yōu)選實(shí)施例的附圖對本發(fā)明進(jìn)行陳述。全部附圖中系統(tǒng)的參考數(shù)指示相同的部分。
圖1是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲設(shè)備AC定時參數(shù)控制電路的方框圖。參照圖1，AC定時參數(shù)包括延遲時間定義部分110、比較部分130和控制部分150。
延遲時間定義部分110接收連續(xù)的輸入信號INCK(通過圖1中的可選的操作確定部分160)，用相應(yīng)的預(yù)定延遲時間延時輸入信號INCK，產(chǎn)生第一到第n(n是自然數(shù))延時信號DES1、DES2、……、DESn。
輸入信號INCK是半導(dǎo)體存儲設(shè)備時鐘信號或是命令。具體地講，延遲時間定義部分110包括數(shù)個串聯(lián)的延時設(shè)備第一延時設(shè)備111將輸入信號INCK用預(yù)定延遲時間延時；第二延時設(shè)備112接收并用預(yù)定延遲時間延時第一延時信號DES1；和“最后”或第n延時設(shè)備113接收并用預(yù)定延遲時間延時第(n-1)延時信號(未示出)。
在本實(shí)施例中，第一延時設(shè)備111、第二延時設(shè)備112和第n延時設(shè)備113具有不同的延遲時間。然而，根據(jù)電路的配置，第一延時設(shè)備111、第二延時設(shè)備112和第n延時設(shè)備113也可具有相同的延遲時間。
比較部分130接收輸入信號INCK和第一到第n延時信號DES1、DES2、……、DESn，產(chǎn)生第一到第n比較脈沖信號COMP1、COMP2、……、COMPn，每一比較脈沖信號具有預(yù)定持續(xù)時間的有效段。
更具體地，比較部分130包括第一到第n比較裝置131、132和133，每一比較裝置接收輸入信號INCK并分別地接收相應(yīng)的第一到第n延時信號DES1、DES2、……、DESn，并分別地產(chǎn)生第一到第n比較脈沖信號COMP1、COMP2、……、COMPn，每一比較脈沖信號具有預(yù)定持續(xù)時間的有效段。第一到第n比較脈沖信號COMP1、COMP2、……、COMPn具有不同持續(xù)時間的有效段。
控制部分150接收輸入信號INCK和第一到第n比較脈沖信號COMP1、COMP2、……、COMPn，對輸入信號INCK與第一到第n比較脈沖信號COMP1、COMP2、……、COMPn進(jìn)行比較，產(chǎn)生用于控制AC定時參數(shù)的第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn。
更具體地，控制部分150包括第一到第n操作控制部分151、152和153，每一操作控制部分接收輸入信號INCK和分別地接收相應(yīng)的第一到第n比較脈沖信號COMP1、COMP2、……、COMPn，對每一輸入信號INCK與相應(yīng)的第一到第n比較脈沖信號COMP1、COMP2、……、COMPn的有效段的持續(xù)時間進(jìn)行比較，產(chǎn)生第一到第n用于控制AC定時參數(shù)的操作控制信號OPCON1、OPCON2、……、OPCONn。
這里，根據(jù)對應(yīng)的第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn的邏輯電平，第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn表示每個輸入信號INCK的有效段是否長于或短于對應(yīng)的第一到第n比較脈沖信號COMP1、COMP2、……、COMPn。
AC定時參數(shù)控制電路100可進(jìn)一步包括操作確定部分160，該操作確定部分160接收輸入信號INCK和操作允許信號OPES。操作允許信號OPES的狀態(tài)決定是否將操作輸入信號OUTCK傳輸?shù)窖舆t時間定義部分110。這樣當(dāng)有OPES請求時，電路100將被啟動(enable)或者被禁止。
這里操作允許信號OPES是由模式寄存器裝置(MRS)產(chǎn)生的，但是除MRS外，OPES也可由外部命令或內(nèi)部信號來產(chǎn)生。操作確定部分160可以是NAND門。
以下將參照圖1對AC定時參數(shù)控制電路的工作進(jìn)行詳細(xì)陳述。
延遲時間定義部分110接收預(yù)定的連續(xù)輸入信號INCK，并產(chǎn)生第一到第n延時信號DES1、DES2、……、DESn，其中用預(yù)定的延遲時間延時輸入信號INCK。
輸入信號INCK可以是時鐘信號或半導(dǎo)體存儲設(shè)備的命令。例如，如果控制電路100識別到存儲設(shè)備參考時鐘信號的周期，從而控制半導(dǎo)體存儲設(shè)備的特定操作，參考時鐘信號可以被用作輸入信號INCK。如果控制電路100識別行地址選通(RAS)時間(通常以tRAS表示)，從而控制半導(dǎo)體存儲設(shè)備的特定操作，行有效(RA)信號可以被用作輸入信號INCK。這里RAS時間是從RA信號被允許到行預(yù)充電(RP)信號被允許時所需的時間。
延遲時間定義部分110包括第一到第n延時設(shè)備111、112和113，第一延時設(shè)備111通過接收輸入信號INCK并用預(yù)定延遲時間延時輸入信號INCK而產(chǎn)生第一延時信號DES1。第一延時信號DES1施加到比較部分130(此后描述)的第一比較裝置131和第二延時設(shè)備112。第二延時設(shè)備112通過接收第一延時信號DES1并用預(yù)定延遲時間延時第一延時信號DES1而產(chǎn)生第二延時信號DES2。第二延時信號DES2施加到比較部分130的第二比較裝置132和第二延時設(shè)備(未示出)。相似地，第n延時設(shè)備113通過接收第(n-1)(未示出)延時信號并用預(yù)定延遲時間延時第(n-1)延時信號而產(chǎn)生第n延時信號DESn。第一到第n延時設(shè)備111、112和113可由用于對信號延時的邏輯設(shè)備所構(gòu)成，如緩沖器。在此實(shí)施例中，第一到第n延時設(shè)備111、112和113具有不同的延遲時間，但具體實(shí)現(xiàn)時可具有相同的延遲時間。
由于第一延時信號DES1是僅由第一延時設(shè)備通過將輸入信號INCK延時而產(chǎn)生，所以不同于由第一和第二延時設(shè)備111、112通過將輸入信號INCK延時而產(chǎn)生的第二延時信號DES2。即，第一到第n延時信號DES1、DES2……、DESn中每個的延時程度是不同的。
比較部分130接收輸入信號INCK和第一到第n比較脈沖信號COMP1、COMP2、……、COMPn，并產(chǎn)生第一到第n比較脈沖信號COMP1、COMP2、……、COMPn，每個比較脈沖信號具有預(yù)定持續(xù)時間的有效段。
比較部分130包括第一到第n比較裝置131、132和133。第一比較裝置131接收輸入信號INCK和相應(yīng)的第一延時信號DES1，并產(chǎn)生具有預(yù)定持續(xù)時間的有效段的第一比較脈沖信號COMP1。第二比較裝置132接收輸入信號INCK和相應(yīng)的第二延時信號DES2，并產(chǎn)生具有預(yù)定持續(xù)時間的有效段的第二比較脈沖信號COMP2。相似地，第n比較裝置133接收輸入信號INCK和相應(yīng)的第n比較脈沖信號DESn，并產(chǎn)生具有預(yù)定持續(xù)時間的有效段的第n比較脈沖信號COMPn。每個第一到第n延時信號DES1、DES2、……、DESn的延時程度不同，因而第一到第n比較脈沖信號COMP1、COMP2、……、COMPn的有效段具有不同的持續(xù)時間。
控制部分150接收輸入信號INCK和第一到第n比較脈沖信號COMP1、COMP2、……、COMPn，對輸入信號INCK與第一到第n比較脈沖信號COMP1、COMP2、……、COMPn進(jìn)行比較，并產(chǎn)生用于控制AC定時參數(shù)的第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn。
控制部分150包括第一到第n操作控制部分151、152和153。第一操作控制部分151接收輸入信號INCK和相應(yīng)的第一比較脈沖信號COMP1，對每一輸入信號INCK有效段的持續(xù)時間與相應(yīng)的第一比較脈沖信號COMP1有效段的持續(xù)時間進(jìn)行比較，并產(chǎn)生用于控制AC定時參數(shù)的第一操作控制信號OPCON1。第二操作控制部分152接收輸入信號INCK和相應(yīng)的第二比較脈沖信號COMP2，對每一輸入信號INCK有效段的持續(xù)時間與相應(yīng)的第二比較脈沖信號COMP2有效段的持續(xù)時間進(jìn)行比較，并產(chǎn)生用于控制AC定時參數(shù)的第二操作控制信號OPCON2。相似地，第n操作控制部分153接收輸入信號INCK和相應(yīng)的第n比較脈沖信號COMPn，對每一輸入信號INCK有效段的持續(xù)時間與相應(yīng)的第n比較脈沖信號COMPn有效段的持續(xù)時間進(jìn)行比較，并產(chǎn)生用于控制AC定時參數(shù)的第n操作控制信號OPCONn。
這里，根據(jù)相應(yīng)的第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn的邏輯電平，第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn表示每一輸入信號INCK的有效段是長于或短于相應(yīng)的第一到第n比較脈沖信號COMP1、COMP2、……、COMPn的有效段。即，第一到第n操作控制部分151、152和153將第一到第n比較脈沖信號COMP1、COMP2、……、COMPn分別地與輸入信號INCK的下一周期的開始進(jìn)行比較。
由于已知第一到第n延時設(shè)備111、112和113的延遲時間，就可以知道第一到第n比較脈沖信號COMP1、COMP2、……、COMPn有效段的持續(xù)時間。從而根據(jù)相應(yīng)的第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn輸出高電平或輸出低電平，可以知道每一輸入信號INCK的有效段是長于或是短于相應(yīng)的第一到第n比較脈沖信號COMP1、COMP2、……、COMPn的有效段。
這樣通過使用第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn，如果確定輸入信號INCK的有效段長于半導(dǎo)體存儲設(shè)備預(yù)定操作所需的時間，則半導(dǎo)體存儲設(shè)備執(zhí)行第一操作，如果確定輸入信號INCK的有效段短于半導(dǎo)體存儲設(shè)備預(yù)定操作所需的時間，半導(dǎo)體存儲設(shè)備安裝有執(zhí)行第二操作的電路，從而控制半導(dǎo)體存儲設(shè)備的操作。
控制電路100可以還包括操作確定部分160，該操作確定部分160接收輸入信號INCK和操作允許信號OPES。OPES確定是否將操作輸入信號OUTCK傳輸?shù)窖舆t時間定義部分110。即，在不需要使用控制電路100控制AC定時參數(shù)情況時，操作允許信號OPES施加到操作確定部分160以便輸入信號INCK不施加到延遲時間定義部分110，并且控制電路100不進(jìn)行操作。為控制控制電路100的操作，操作確定部分160還可控制比較部分130或控制部分150。
在此，操作允許信號OPES可以由MRS產(chǎn)生。即，如果通過調(diào)整MRS半導(dǎo)體存儲設(shè)備滿足預(yù)定的情況，則產(chǎn)生操作允許信號OPES以禁止控制電路100。除了MRS外，操作允許信號OPES還可由外部命令或內(nèi)部信號所產(chǎn)生。
圖2是根據(jù)本發(fā)明第一實(shí)施例用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的方法的流程圖。參照圖1和圖2對此方法進(jìn)行描述。
此方法可以識別AC定時參數(shù)和控制半導(dǎo)體存儲設(shè)備的工作，在步驟210中，通過用預(yù)定延遲時間延時輸入信號INCK產(chǎn)生第一到第n(n是自然數(shù))延時信號DES1、DES2、……、DESn。更具體地講，在步驟210，接收并用預(yù)定的延遲時間延時輸入信號INCK，從而產(chǎn)生第一延時信號DES1。用第一延時信號DES1產(chǎn)生第二延時信號DES2和下文將描述的比較脈沖信號COMP1。接收并用預(yù)定延遲時間延時第一延時信號DES1，而產(chǎn)生第二延時信號DES2。用此方式，接收并用預(yù)定的延遲時間延時第(n-1)延時信號DESn-1，從而產(chǎn)生第n延時信號DESn。
在此，用于延時輸入信號INCK的預(yù)定延遲時間的長度不同。因此，第一到第n延時信號DES1、DES2、……、DESn具有不同的延遲時間。然而在根據(jù)用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的方法(200)操作用于形成的電路的方法中，用于延時輸入信號的時間是相同的。
輸入信號INCK可以是半導(dǎo)體存儲設(shè)備時鐘信號或是命令。例如，如果用于控制AC定時參數(shù)的方法(200)識別半導(dǎo)體存儲設(shè)備參考時鐘信號的周期，從而控制半導(dǎo)體存儲設(shè)備的特定操作，參考時鐘信號可被用作輸入信號INCK。如果方法(200)識別行地址選通(RAS)時間(通常以tRAS表示)，從而控制半導(dǎo)體存儲設(shè)備的特定操作，行有效(RA)信號可被用作輸入信號INCK。這里，RAS時間是從RA信號被允許到行預(yù)充電(RP)信號被允許所需的時間。
此外，操作允許信號OPES可以確定是否施加輸入信號。因而，在不需要使用控制半導(dǎo)體存儲設(shè)備AC定時參數(shù)的方法(200)的情況時，產(chǎn)生操作允許信號OPES，以便不施加輸入信號到控制電路100，并且控制電路100不進(jìn)行操作。操作允許信號OPES可以是由MRS產(chǎn)生的。即，如果通過調(diào)整MRS半導(dǎo)體存儲設(shè)備滿足預(yù)定的情況，則產(chǎn)生操作允許信號OPES以使用于控制AC定時參數(shù)的方法(200)不工作。除了MRS外，操作允許信號OPES還可由外部命令或內(nèi)部信號產(chǎn)生。
在步驟220中，接收輸入信號INCK和第一到第n延時信號DES1、DES2、……、DESn，產(chǎn)生每個有效段具有各不相同的預(yù)定持續(xù)時間的第一到第n比較脈沖信號COMP1、COMP2、……、COMPn。更具體地講，在步驟220中，接收輸入信號和相應(yīng)的第一延時信號DES1，并且用于產(chǎn)生具有預(yù)定持續(xù)時間的有效段的第一比較脈沖信號COMP1。用相同的方式，產(chǎn)生第二到第n比較脈沖信號COMP2、……、COMPn。對輸入信號與通過延時輸入信號INCK所產(chǎn)生的第一到第n延時信號DES1、DES2、……、DESn進(jìn)行比較，產(chǎn)生具有脈沖波形的第一到第n比較脈沖信號COMP1、COMP2、……、COMPn。另外，第一到第n延時信號DES1、DES2、……、DESn的延時程度是不同的，因而第一到第n比較脈沖信號COMP1、COMP2、……、COMPn的有效段具有不同的持續(xù)時間。
在步驟230中，接收輸入信號INCK和第一到第n比較脈沖信號COMP1、COMP2、……、COMPn，對輸入信號INCK與第一到第n比較脈沖信號COMP1、COMP2、……、COMPn進(jìn)行比較，產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備AC定時參數(shù)的第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn。更具體地講，在步驟230，接收輸入信號INCK和相應(yīng)的第一比較脈沖信號COMP1，對每一輸入信號和相應(yīng)的第一比較脈沖信號COMP1的有效段的持續(xù)時間進(jìn)行比較，產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備AC定時參數(shù)的第一操作控制信號OPCON1。用相同方式，產(chǎn)生第二到第n操作控制信號OPCON2、……OPCONn。
根據(jù)第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn的邏輯電平，第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn表示輸入信號INCK的有效段是否長于或短于第一到第n比較脈沖信號COMP1、COMP2、……、COMPn的有效段。由于已知第一到第n延遲時間信號DES1、DES2、……、DESn的延遲時間，可以知道第一到第n比較脈沖信號COMP1、COMP2、……、COMPn允許的長度。因此，根據(jù)第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn是輸出高電平或是輸出低電平，就可確定輸入信號INCK有效段是否長于或短于第一到第n比較脈沖信號COMP1、COMP2、……、COMPn的有效段。即，通過使用第一到第n操作控制信號OPCON1、OPCON2、……、OPCONn，如果確定輸入信號INCK的有效段長于半導(dǎo)體存儲設(shè)備的預(yù)定操作所需時間，半導(dǎo)體存儲設(shè)備執(zhí)行第一操作，如果確定輸入信號INCK的有效段小于半導(dǎo)體存儲設(shè)備的預(yù)定操作所需時間，半導(dǎo)體存儲設(shè)備執(zhí)行第二操作。這樣可使半導(dǎo)體存儲設(shè)備在不同的輸入信號定時方式下交替操作。
圖3是根據(jù)本發(fā)明第一實(shí)施例的用于識別參考時鐘信號周期的電路圖。參照圖3，電路300包括操作確定部分310、延遲時間定義部分320、比較部分330和控制部分340。
操作確定部分310接收連續(xù)的輸入信號INCK和操作允許信號OPES，產(chǎn)生用于控制控制部分340操作的操作確定信號OPDS。這里，輸入信號INCK是參考時鐘信號，即用于半導(dǎo)體存儲設(shè)備操作的外部輸入時鐘信號。操作確定部分310是觸發(fā)器。觸發(fā)器310在輸入端D接收操作允許信號OPES，在時鐘信號輸入端接收輸入信號INCK，在輸出端Q輸出操作確定信號OPDS。
延遲時間定義部分320接收輸入信號INCK，并產(chǎn)生用預(yù)定延遲時間延時輸入信號INCK的第一和第二延時信號DES1和DES2。延遲時間定義部分320包括奇數(shù)個相互串聯(lián)并具有預(yù)定延遲時間的延時設(shè)備(示出321、323、325、327和329)。具體地講，此實(shí)施例中延時設(shè)備321、323、325、327和329具有不同的延遲時間，但在具體實(shí)現(xiàn)時可以有相同的延遲時間。
第三延時設(shè)備325的輸出成為第二延時信號DES2。第五延時設(shè)備329的輸出成為第一延時信號DES1。
比較部分330接收第一和第二延時信號DES1和DES2，產(chǎn)生具有不同預(yù)定持續(xù)時間的有效段的第一和第二比較脈沖信號COMP1和COMP2。具體地講，比較部分330包括第一比較裝置331，該裝置接收輸入信號INCK和相應(yīng)的第一延時信號DES1，產(chǎn)生具有預(yù)定持續(xù)時間的有效段的第一比較脈沖信號COMP1；和第二比較裝置333，該裝置接收輸入信號INCK和相應(yīng)的第二延時信號DES2，產(chǎn)生具有預(yù)定持續(xù)時間的有效段的第二比較脈沖信號COMP2。第一和第二比較裝置331和333可以是NAND門。第一和第二延時信號DES1和DES2有不同的延遲時間，因而第一和第二比較脈沖信號COMP1和COMP2的有效段具有不同的持續(xù)時間。
控制部分340接收操作確定信號OPDS和第一和第二比較脈沖信號COMP1和COMP2，對操作確定信號OPDS與第一和第二比較脈沖信號COMP1和COMP2進(jìn)行比較，產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的第一和第二操作控制信號OPCON1和OPCON2。更具體地，控制部分340包括第一操作控制部分350，它接收操作確定信號OPDS和相應(yīng)的第一比較脈沖信號COMP1，對操作確定信號OPDS與第一比較脈沖信號COMP1的有效段的持續(xù)時間進(jìn)行比較，產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的第一操作控制信號OPCON1，和第二操作控制部分360，它接收操作確定信號OPDS和相應(yīng)的第二比較脈沖信號COMP2，對操作確定信號OPDS與第二比較脈沖信號COMP2的有效段的持續(xù)時間進(jìn)行比較，產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的第一操作控制信號OPCON2。
根據(jù)第一或第二操作控制信號OPCON1或OPCON2的邏輯電平，第一和第二操作控制信號OPCON1和OPCON2表示操作確定信號OPDS的有效段是否長于或短于相應(yīng)的第一或第二比較脈沖信號COMP1或COMP2的有效段。
更具體地，第一操作控制部分350包括第一反相器351，它接收操作確定信號OPDS并使其反相；第一傳輸門352，它響應(yīng)操作確定信號OPDS和第一反相器351的輸出將第一比較脈沖信號COMP1傳輸?shù)降谝绘i存單元353；第一鎖存單元353，該鎖存單元353包括用于使第一傳輸門352的輸出反相的第二反相器354和用于使第二反相器354的輸出反相并將輸出施加到第二反相器354的第三反相器355；第二傳輸門356，它響應(yīng)操作確定信號OPDS和第一反相器351的輸出，將第一鎖存單元353的輸出傳輸?shù)降谒姆聪嗥?57；和第四反相器357，它使第二傳輸門356的輸出反相，并產(chǎn)生第一操作控制信號OPCON1。
第二操作控制部分360與上述第一操作控制部分350類同，不同之處是接收第二比較脈沖信號COMP2和操作確定信號OPDS，產(chǎn)生第二操作控制信號OPCON2。
圖4是描述電路300工作的時序圖。為了使用于識別參考時鐘信號周期的電路300工作，首先操作允許信號OPES施加高電平。如果輸入信號INCK的第n個時鐘脈沖是在高電平啟動，則響應(yīng)輸入信號INCK和操作允許信號OPES，操作確定信號OPDS在高電平被啟動。
被施加到延遲時間定義部分320的輸入信號INCK經(jīng)過所有延時設(shè)備321、323、325、327和329，從而產(chǎn)生第一延時信號DES1。第一延時信號DES1首先施加到比較部分330的第一比較裝置331。輸入信號INCK只經(jīng)過三個延時設(shè)備321、323和325產(chǎn)生第二延時信號DES2。第二延時信號DES2施加到比較部分330和第二比較裝置333。
第一比較裝置331接收第一延時信號DES1和輸入信號INCK，產(chǎn)生第一比較脈沖信號COMP1。第二比較裝置333接收第二延時信號DES2和輸入信號INCK，產(chǎn)生第二比較脈沖信號COMP2。延遲時間定義部分320和比較部分330的配置是同一自動脈沖發(fā)生器。因此，第一和第二比較脈沖信號COMP1COMP2具有同一脈沖波形。如果延遲時間定義部分320的延時設(shè)備321、323、325、327和329的延遲時間分別為“T”，則第一比較脈沖信號COMP1具有5T的延遲時間，第二比較脈沖信號COMP2具有3T的延遲時間。這點(diǎn)在圖4中有清楚地表示。
當(dāng)輸入信號INCK的第n+1時鐘脈沖信號施加到操作確定部分301時，操作確定信號OPDS轉(zhuǎn)變成低電平。當(dāng)操作確定信號OPDS返回到低電平時，控制部分340對操作確定信號OPDS與第一和第二比較脈沖信號COMP1和COMP2進(jìn)行比較，并產(chǎn)生第一和第二操作控制信號OPCON1和OPCON2。第一和第二操作控制信號OPCON1和OPCON2具有相關(guān)于操作確定信號OPDS是否長于或短于由延遲時間定義部分320產(chǎn)生的預(yù)定延遲時間的信息。
這里，操作確定信號OPDS是在輸入信號INCK時鐘脈沖n的上升沿被啟動，并在下一輸入信號INCK時鐘脈沖n+1的上升沿被禁止，因而具有輸入信號INCK的一個周期長度的有效段。因此，第一和第二操作控制信號OPCON1和OPCON2具有相關(guān)于輸入信號INCK的一個周期是否長于或短于預(yù)定時間的信息。
現(xiàn)將對控制部分340的工作進(jìn)行詳細(xì)地陳述。當(dāng)操作確定信號OPDS以高電平施加到第一操作控制部分350的第一反相器351。第一傳輸門352被打開，第一比較脈沖信號COMP1施加到并鎖存在第一鎖存單元353中。其打開與關(guān)閉的狀態(tài)是由復(fù)位信號RESET所控制的NMOS晶體管MN1先于OPDS初始化第一單元353。
當(dāng)操作確定信號OPDS返回低電平并施加到第一反相器351時，第一傳輸門352關(guān)閉，第二傳輸門356打開。然后，從第一鎖存單元353輸出第一比較脈沖信號COMP1，并經(jīng)過第四反相器357生成為第一操作控制信號OPCON1。參照圖4，當(dāng)操作確定信號OPDS處于低電平時，第一比較脈沖信號COMP1處于低電平狀態(tài)，因而所產(chǎn)生的第一操作控制信號OPCON1也處在低電平。即，在操作確定信號OPDS比第一比較脈沖信號COMP1短的情況下，產(chǎn)生的第一操作控制信號OPCON1處在低電平。
第二操作控制部分360的操作與第一操作控制部分350的操作相同，因此其詳細(xì)描述將被省略。參照圖4，當(dāng)操作確定信號OPDS處于低電平時，第二比較脈沖信號COMP2處于高電平狀態(tài)，因而所產(chǎn)生的第二操作控制信號OPCON2也處在高電平。即，在操作確定信號OPDS比第二比較脈沖信號COMP2長的情況下，產(chǎn)生的第二操作控制信號OPCON2處在高電平。
因此，根據(jù)第一或第二操作控制信號OPCON1或OPCON2的邏輯電平，可以知道輸入信號INCK的周期是否長于或短于預(yù)定時間，此結(jié)果可用于控制半導(dǎo)體存儲設(shè)備的操作。
圖5是使用OPCON1和OPCON2控制設(shè)備操作的電路500的電路圖。圖5所示電路500包括用于使時鐘信號CLK反相的反相器505；傳輸門511、517、521和527，其響應(yīng)反相器505的輸出控制它們的打開與關(guān)閉狀態(tài)；用于形成鎖存器的反相器513、515、523和525；用于使傳輸門517和527的輸出反相的反相器519和529；NAND門530接收第一和第二操作控制信號OPCON1和OPCON2及反相器519的輸出，對第一和第二操作控制信號OPCON1和OPCON2與反相器519的輸出進(jìn)行比較；反相器535使NAND門530的輸出反相，并產(chǎn)生作為第一輸出信號OUT1的輸出；NAND門540對第二操作控制信號OPCON2與反相器529的輸出進(jìn)行比較；和反相器545使NAND門540的輸出反相，并產(chǎn)生作為第二輸出信號OUT2的輸出。
圖6是表示圖5所示電路的工作時序圖。具體地講，圖6A表示在第一和第二操作控制信號OPCON1和OPCON2都處在低電平的情況下，不產(chǎn)生作為第一輸出信號OUT1或第二輸出信號OUT2的輸入控制信號INS。
圖6B表示第一和第二操作控制信號OPCON1和OPCON2處在高電平的情況下，產(chǎn)生作為第一輸出信號OUT1的輸入控制信號INS。
圖6C表示第一操作控制信號OPCON1處在低電平而第二操作控制信號OPCON2處在高電平的情況下，產(chǎn)生作為第二輸出信號OUT2的輸入控制信號INS。
以下將參照圖5和圖6對電路500的工作進(jìn)行陳述。
圖5的電路500響應(yīng)時鐘信號CLK進(jìn)行工作。這里，時鐘信號CLK可以是內(nèi)部時鐘信號或是參考時鐘信號。
施加到傳輸門511的輸入控制信號INS是在半導(dǎo)體存儲設(shè)備中產(chǎn)生的用以控制半導(dǎo)體存儲設(shè)備的預(yù)定操作。
根據(jù)第一和第二操作控制信號OPCON1和OPCON2的邏輯電平，也就是根據(jù)輸入信號INCK周期是否長于或短于預(yù)定延遲時間，圖5的電路500通過產(chǎn)生作為第一輸出信號OUT1或第二輸出信號OUT2的輸入控制信號INS對半導(dǎo)體存儲設(shè)備的預(yù)定操作加以控制。換句話說，半導(dǎo)體存儲設(shè)備的預(yù)定操作可以根據(jù)參考時鐘信號一個周期的長度加以控制。
當(dāng)時鐘信號CLK處在高電平并施加到反相器505時，傳輸門511打開，輸入控制信號INS施加到由反相器513和516構(gòu)成的鎖存器516。這里，NMOS晶體管MN1接收復(fù)位信號RESET并初始化鎖存器516。當(dāng)時鐘信號CLK處在低電平并施加到反相器505時，傳輸門517打開，這樣被鎖存的輸入控制信號INS經(jīng)過反相器519施加到NAND門530。在此情況下，根據(jù)第一和第二操作控制信號OPCON1和OPCON2的邏輯電平，確定是否將施加在NAND門530的輸入控制信號INS作為第一輸出信號OUT1輸出。
如果第一和第二操作控制信號OPCON1和OPCON2中任一個處在低電平，不能輸出輸入控制信號INS。在第一和第二操作控制信號OPCON1和OPCON2都處在高電平的情況，產(chǎn)生作為第一輸出信號OUT1的輸入控制信號INS。這點(diǎn)在圖6B中有清楚地表示。
在下一個時鐘信號CLK的正脈沖邊沿上傳輸門521打開，來自前一CLK的正脈沖邊沿的輸入控制信號INS，從反相器519施加到由反相器523和525所構(gòu)成的鎖存器526。這里，NMOS晶體管MN2接收復(fù)位信號RESET，并初始化鎖存器526。當(dāng)時鐘信號CLK隨后轉(zhuǎn)變回低電平時，傳輸門527打開。這樣被鎖存的輸入控制信號INS，從前兩個正CLK邊沿經(jīng)過反相器529施加到NAND門540。
在這一情況，根據(jù)第二操作控制信號OPCON2的邏輯電平，確定是否將施加在NAND門540的輸入控制信號INS作為第二輸出信號OUT2輸出。
在第一操作控制信號OPCON1處在低電平而第二操作控制信號OPCON2處在高電平的情況下，產(chǎn)生作為第二輸出信號OUT2的輸入控制信號INS。這點(diǎn)在圖6C中有清楚地表示。在另一情況，不能產(chǎn)生作為第二輸出信號OUT2的輸入控制信號INS。
即，在第一和第二操作控制信號OPCON1和OPCON2都處在低電平的情況下，不能向外輸出輸入控制信號INS。在第一操作控制信號OPCON1處在低電平而第二操作控制信號OPCON2處在高電平的情況，在兩個時鐘信號CLK周期過去后向外輸出輸入控制信號INS。在第一和第二操作控制信號OPCON1和OPCON2都處在高電平的情況，僅在一個時鐘信號CLK周期過去后向外輸出輸入控制信號INS。
關(guān)于圖3所示用于識別參考時鐘信號周期的電路300，在輸入信號INCK的一個周期短于第一脈沖比較信號COMP1的情況下，產(chǎn)生處在低電平的第一操作控制信號OPCON1，在輸入信號INCK的一個周期長于第二比較脈沖信號COMP2的情況下，產(chǎn)生處在高電平的第二操作控制信號OPCON2。這樣，如果輸入信號，即一個參考時鐘信號周期長于第一預(yù)定時間(第二比較脈沖信號COMP2的允許時間)，短于第二預(yù)定時間(第一比較脈沖信號COMP1的允許時間)，則在兩個時鐘信號CLK周期過去后向外輸出輸入控制信號INS。
在圖5電路500中實(shí)施此過程的情況，當(dāng)參考時鐘信號的一個周期短于第一預(yù)定時間時，不向外輸出輸入控制信號INS，當(dāng)參考時鐘信號的一個周期長于第二預(yù)定時間時，僅在一個時鐘信號CLK周期過去后向外輸出輸入控制信號INS，當(dāng)參考時鐘信號的一個周期處在第一預(yù)定時間與第二預(yù)定時間之間時，在兩個時鐘信號CLK周期過去后向外輸出輸入控制信號INS。
圖7是使用了圖1所示控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的電路，用于檢測RAS時間的電路的電路圖。
參照圖7，用于檢測RAS時間的電路與圖3所示用于識別參考時鐘信號周期的電路300具有相似的配置。即，電路700包括接收行激活命令RA的延遲時間定義部分710；比較部分720，該部分接收延遲時間定義部分710的輸出和行激活命令RA，并對上述兩個信號進(jìn)行比較產(chǎn)生比較信號COMP；和控制部分730，該部分對行激活命令RA與比較信號COMP進(jìn)行比較，產(chǎn)生操作控制信號TRAS。
延遲時間定義部分710包括延時設(shè)備711、712和713。比較部分720由NAND門構(gòu)成，并且控制部分730具有與圖3所示第一或第二控制部分350或360相似的配置。
鑒于電路700的操作，RAS時間表示在行激活命令RA被允許后到預(yù)充電命令被允許所需的時間。如果行激活命令RA被允許后預(yù)充電命令被允許，行激活命令RA被禁止，這樣RAS時間就是從行激活命令被允許到其再次被禁止所需的時間。
圖7所示用于檢測RAS時間的電路700具有與圖3所示用于識別參考時鐘信號周期的電路300相似的操作。即，如果行激活命令RA施加到延遲時間定義部分710，延遲時間定義部分710用預(yù)定延遲時間延時行激活命令RA，并將其施加到比較部分720。比較部分720對延遲時間定義部分710的輸出與行激活命令RA進(jìn)行比較，產(chǎn)生具有預(yù)定有效段的比較脈沖信號COMP?？刂撇糠?30接收比較脈沖信號COMP和行激活命令RA，當(dāng)行激活命令轉(zhuǎn)變?yōu)榈碗娖綍r，比較行激活命令RA是否長于或短于比較脈沖信號COMP，從而產(chǎn)生操作控制信號TRAS。因而，操作控制信號TRAS具有相關(guān)于行激活命令RA是否長于或短于比較脈沖信號COMP的信息。
如上所述，RAS時間表示行激活命令RA從允許到禁止所需的時間。在圖7的實(shí)施例中，假設(shè)RAS時間在每個RC時間識別行激活命令RA是否長于或短于比較脈沖信號COMP。這里RC時間表示從行激活命令RA被允許到又被禁止接著再次被允許這一過程所需的時間。這樣，像圖3所示用于識別參考時鐘信號周期的電路300，不需要包括用于產(chǎn)生操作確定信號OPDS的單獨(dú)的電路以便選擇用來識別參考時鐘信號周期的時間。
圖8是內(nèi)部電壓發(fā)生器的方框圖，該發(fā)生器使用了控制圖7所示電路工作的信號。常規(guī)內(nèi)部電壓發(fā)生器800包括電壓發(fā)生器810，其接收外部電壓EV并產(chǎn)生內(nèi)部電壓IV；脈沖發(fā)生器820，其響應(yīng)行激活命令(RA)產(chǎn)生脈沖信號；和電壓發(fā)生器830，其響應(yīng)外部電壓EV和脈沖發(fā)生器820的輸出OVDRV N產(chǎn)生預(yù)定電壓。圖8的內(nèi)部電壓發(fā)生器800另外包括脈沖發(fā)生器840，該脈沖發(fā)生器840響應(yīng)圖7的電路700產(chǎn)生的操作控制信號TRAS而產(chǎn)生脈沖信號，和電壓發(fā)生器850，該電壓發(fā)生器850響應(yīng)脈沖發(fā)生器840的輸出和外部電壓EV而產(chǎn)生預(yù)定電壓。
圖9表示圖8所示內(nèi)部電壓發(fā)生器的工作狀況。
當(dāng)半導(dǎo)體存儲設(shè)備中行激活命令允許時存儲陣列消耗的電能增加，這樣導(dǎo)致內(nèi)部電壓IV的電平明顯降低。這一電壓下降如圖9由VDIP表示的時間段所示。因此，多數(shù)半導(dǎo)體存儲設(shè)備包括有補(bǔ)償內(nèi)部電壓IV電平下降的電路。
如補(bǔ)償電路的實(shí)例，當(dāng)行激活命令RA被允許時，電路產(chǎn)生短脈沖信號OVDRV_N，然后響應(yīng)短脈沖信號OVDRV_N產(chǎn)生額外電能，從而立即增加電壓發(fā)生器810的驅(qū)動能力。然而，用此方法，由于如過調(diào)(overshoot)等問題電壓發(fā)生器810的驅(qū)動能力無法無限增加。
某些電壓下降是通過響應(yīng)行激活命令RA產(chǎn)生脈沖信號然后產(chǎn)生預(yù)定電壓來補(bǔ)償。電壓持續(xù)下降是在RAS時間段通過電壓發(fā)生器810的普通操作給予補(bǔ)償。如果RAS時間充足，通過使用由行激活命令RA操作的脈沖發(fā)生器820和電壓發(fā)生器830進(jìn)行補(bǔ)償，能有效地工作。但是如果RAS時間減少，電壓發(fā)生器810不能有效地工作，這樣很難補(bǔ)償內(nèi)部電壓IV的下降。
為解決這一問題，在內(nèi)部電壓發(fā)生器800中增加了脈沖信號發(fā)生器840和電壓發(fā)生器850，該發(fā)生器840和850響應(yīng)電路700輸出的操作控制信號TRAS進(jìn)行操作。換句話說，如果RAS時間少于預(yù)置時間，就產(chǎn)生具有預(yù)定邏輯電平的操作控制信號TRAS，脈沖發(fā)生器840響應(yīng)具有預(yù)定邏輯電平的操作控制信號TRAS而產(chǎn)生脈沖信號OVDRV_S，依靠接收脈沖信號OVDRV_S的電壓發(fā)生器850使電壓發(fā)生器810的驅(qū)動能力增加。
當(dāng)RAS時間很長時(例如，當(dāng)操作控制信號TRAS處在低電平這一情況時)，圖8所示的內(nèi)部電壓發(fā)生器800響應(yīng)行激活命令RA產(chǎn)生短脈沖信號OVDRV_N，依靠電壓發(fā)生器830產(chǎn)生的電壓增強(qiáng)電壓發(fā)生器810的驅(qū)動能力。當(dāng)RAS時間很短時(例如，當(dāng)操作控制信號TRAS處在高電平這一情況時)，通過接收來自電路700的具有高電平的操作控制信號TRAS產(chǎn)生短脈沖信號OVDRV_S。電壓發(fā)生器850響應(yīng)OVDRV_S進(jìn)一步增強(qiáng)電壓發(fā)生器810的驅(qū)動能力。如圖9所示，依據(jù)脈沖發(fā)生器820是否響應(yīng)行激活命令RA而產(chǎn)生脈沖信號OVDRV_N，和當(dāng)脈沖發(fā)生器840響應(yīng)操作控制信號TRAS時產(chǎn)生脈沖信號OVDRV_S。圖9中，當(dāng)脈沖信號產(chǎn)生時內(nèi)部電壓IV的電平得到改善。
圖10是用于檢測RC時間的電路的電路圖，該電路使用圖1所示的用于AC定時參數(shù)控制的電路。
圖11表示用于產(chǎn)生具有與RC時間的相關(guān)信息的控制信號的電路。
圖12是表示圖10和圖11所示電路的工作時序圖。
圖10所示用于檢測RC時間的電路900與圖3所示用于識別參考時鐘信號周期的電路300不同之處是翻轉(zhuǎn)觸發(fā)器910產(chǎn)生在每一行激活命令的上升沿被反相的操作確定信號OPDS；兩個比較部分的一個比較部分用NOR門替代NAND門。
現(xiàn)將參照圖10、11和12描述用于檢測RC時間的電路900。
RC時間tRC表示從行激活命令RA被允許后到被禁止接著再次被允許這一過程所需的時間。
圖10所示用于檢測RC時間的電路900包括兩個延遲時間定義部分920和950、兩個比較部分930和960及兩個控制部分940和970，以便在每一個行激活命令RA的上升沿檢測RC時間tRC。
為在每一個行激活命令RA的上升沿檢測RC時間tRC，翻轉(zhuǎn)觸發(fā)器910產(chǎn)生操作確定信號OPDS，其中其在每一個行激活命令RA的上升沿被反相。
在操作確定信號OPDS的上升沿，操作確定信號OPDS施加到延遲時間定義部分920，在比較部分930產(chǎn)生第一比較脈沖信號COMP1以具有預(yù)定的有效寬度?？刂撇糠?40產(chǎn)生第一操作控制信號OPCON1，該OPCON1通過在操作確定信號OPDS的下一個下降沿對第一比較脈沖信號COMP1與操作確定信號OPDS進(jìn)行比較而被鎖存。參照圖12，操作確定信號OPDS短于第一比較脈沖信號COMP1，在這一情況中，產(chǎn)生處在高電平的第一操作控制信號OPCON1。
在操作確定信號OPDS的下降沿，操作確定信號OPDS施加到延遲時間定義部分950，在比較部分960產(chǎn)生具有預(yù)定的有效段的第二比較脈沖信號COMP2。由在操作確定信號OPDS的下一個上升沿對第二比較脈沖信號COMP2與操作確定信號OPDS進(jìn)行比較而被鎖存的信號在控制部分940被作為第二操作控制信號OPCON2產(chǎn)生。參照圖12，在操作確定信號OPDS的上升沿第二比較脈沖信號COMP2處在低電平，在這一情況中，產(chǎn)生處在低電平的第二操作控制信號OPCON2。
同樣地，在每一個行激命令RA的上升沿檢測RC時間tRC，即，在操作確定信號OPDS的每一上升沿和下降沿，圖10所示的用于檢測RC時間的電路900可以識別連續(xù)的RC時間tRC。
在操作確定信號OPDS的每一上升沿和下降沿，圖11所示的電路980交替地輸出第一操作控制信號OPCON1和第二操作控制信號OPCON2。即，在操作確定信號OPDS的下降沿，輸出作為控制信號TRC_S的第一操作控制信號OPCON1，而在操作確定信號OPDS的上升沿，輸出作為控制信號TRC_S的第二操作控制信號OPCON2。
由操作產(chǎn)生具有相關(guān)于在每一行激活命令RA的上升沿的RC時間tRC上一步驟的信息，即，關(guān)于RC時間tRC是否長于或短于預(yù)置的預(yù)定時間的信息的控制信號TRC-S。
控制信號TRC-S可以使用在應(yīng)用電路中用于控制半導(dǎo)體存儲設(shè)備的內(nèi)部操作如上所述，根據(jù)本發(fā)明的用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的控制電路及其操作方法，可以識別半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的變化，可以控制半導(dǎo)體存儲設(shè)備的操作使其適合于AC定時參數(shù)。
盡管已參照本發(fā)明的確定優(yōu)選實(shí)例表示和描述了本發(fā)明，但本領(lǐng)域內(nèi)的普通技術(shù)人員將理解的是，可在不背離由所附權(quán)利要求限定的本發(fā)明宗旨和范圍的前提下對本發(fā)明進(jìn)行各種形式和細(xì)節(jié)上的修改。
權(quán)利要求
1.一種用于通過識別AC定時參數(shù)的變化，對半導(dǎo)體存儲設(shè)備的定時參數(shù)及半導(dǎo)體存儲設(shè)備的操作進(jìn)行控制的電路，該電路包括延遲時間定義部分，接收輸入信號，產(chǎn)生第一到第n(n為自然數(shù))延時信號，每一延時信號與輸入信號相比具有相應(yīng)的延遲時間偏移；比較部分，接收輸入信號和第一到第n延時信號，產(chǎn)生第一到第n比較脈沖信號，每一脈沖信號具有相應(yīng)持續(xù)時間的有效段；及控制部分，接收輸入信號和第一到第n比較脈沖信號，對輸入信號與第一到第n比較脈沖信號進(jìn)行比較，并產(chǎn)生第一到第n用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的操作控制信號。
2.如權(quán)利要求1所述的電路，其中，輸入信號是半導(dǎo)體存儲設(shè)備時鐘信號或是連續(xù)的命令。
3.如權(quán)利要求1所述的電路，其中，延遲時間定義部分包括第一延時設(shè)備，通過接收輸入信號產(chǎn)生第一延時信號，并用第一延遲時間延時輸入信號；第二延時設(shè)備，通過接收第一延時信號產(chǎn)生第二延時信號，并用第二延遲時間延時第一延時信號；及第n延時設(shè)備，通過接收第(n-1)延時信號產(chǎn)生第n延時信號，并用預(yù)定延遲時間延時第(n-1)延時信號。
4.如權(quán)利要求3所述的電路，其中，延時設(shè)備具有不同的延遲時間。
5.如權(quán)利要求1所述的電路，其中，比較部分包括第一到第n比較裝置，每一裝置接收輸入信號和第一到第n中相應(yīng)的一個延時信號，并產(chǎn)生第一到第n中相應(yīng)的比較脈沖信號。
6.如權(quán)利要求5所述的電路，其中，第一到第n比較脈沖信號具有不同的有效段持續(xù)時間。
7.如權(quán)利要求1所述的電路，其中，控制部分包括第一到第n操作控制部分，每一操作控制部分接收輸入信號和第一到第n中相應(yīng)的一個比較脈沖信號，對輸入信號的有效段與第一到第n中相應(yīng)的比較脈沖信號的有效段進(jìn)行比較，并產(chǎn)生第一操作控制信號中的一個相應(yīng)的操作控制信號。
8.如權(quán)利要求1所述的電路，其中，第一到第n操作控制信號由其各自的邏輯電平表示輸入信號的有效段是否長于或短于第一到第n比較脈沖信號的有效段。
9.如權(quán)利要求1所述的電路，還包括操作確定部分，其接收輸入信號和操作允許信號，并確定是否將控制電路允許及禁止的操作的輸入信號傳輸給延遲時間定義部分。
10.如權(quán)利要求9所述的電路，其中，操作允許信號是由模式寄存器裝置(MRS)產(chǎn)生的。
11.如權(quán)利要求9所述的電路，其中，操作確定部分是具有輸入信號和操作允許信號作為其輸入信號的NAND門。
12.一種用于通過識別AC定時參數(shù)的變化，對半導(dǎo)體存儲設(shè)備的定時參數(shù)及半導(dǎo)體存儲設(shè)備的操作進(jìn)行控制的方法，該方法包括(a)接收輸入信號，產(chǎn)生第一到第n(n為自然數(shù))延時信號，每一延時信號與輸入信號相比具有相應(yīng)的延遲時間偏移；(b)使用輸入信號和第一到第n延時信號產(chǎn)生第一到第n比較脈沖信號，每一脈沖信號具有與一個持續(xù)延遲時間相應(yīng)的有效段；及(c)對輸入信號和第一到第n比較脈沖信號進(jìn)行比較，產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的第一到第n操作控制信號。
13.如權(quán)利要求12所述的方法，其中，輸入信號是半導(dǎo)體存儲設(shè)備時鐘信號或是連續(xù)的命令。
14.如權(quán)利要求12所述的方法，其中，輸入信號是響應(yīng)操作允許信號而輸入的。
15.權(quán)利要求14所述的方法，其中，操作允許信號是由模式寄存器裝置(MRS)產(chǎn)生的。
16.如權(quán)利要求12所述的方法，其中，n最小是3，并且步驟(a)包括(a1)通過用第一延遲時間延時輸入信號產(chǎn)生第一延時信號；(a2)通過用第二延遲時間延時第一延時信號產(chǎn)生第二延時信號；及(a3)通過用第n延遲時間延時第(n-1)延時信號產(chǎn)生第n延時信號。
17.如權(quán)利要求16所述的方法，其中，第一到第n延時信號具有不同的延遲時間。
18.如權(quán)利要求12所述的方法，其中，第一到第n比較脈沖信號具有不同的有效段的持續(xù)時間。
19.如權(quán)利要求12所述的方法，其中，第一到第n操作控制信號是由其各自的邏輯電平表示對輸入信號的有效段是否長于或短于第一到第n比較脈沖信號的有效段。
20.一種用于通過識別AC定時參數(shù)的變化，識別參考時鐘信號周期及控制半導(dǎo)體存儲設(shè)備操作的電路，該電路包括操作確定部分，接收輸入信號和操作允許信號，產(chǎn)生操作確定信號；延遲時間定義部分，接收輸入信號，延時相應(yīng)的延遲時間輸入信號產(chǎn)生第一和第二延時信號；比較部分，接收第一和第二延時信號，產(chǎn)生第一和第二比較脈沖信號，每一比較脈沖信號具有與相應(yīng)的延時信號的延遲時間對應(yīng)的持續(xù)時間的有效段；及控制部分，接收操作確定信號、第一和第二比較脈沖信號，對確定信號與第一和第二比較脈沖信號進(jìn)行比較，并根據(jù)操作確定信號與比較脈沖信號的比較結(jié)果，產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備操作的第一和第二操作控制信號。
21.如權(quán)利要求20所述的電路，其中，輸入信號是參考時鐘信號。
22.如權(quán)利要求20所述的電路，其中，操作確定部分是觸發(fā)器，它在其輸入端接收操作允許信號，在時鐘信號輸入端接收輸入信號，在輸出端輸出操作確定信號。
23.如權(quán)利要求20所述的電路，其中，延遲時間定義部分包括奇數(shù)個相互串聯(lián)具有相應(yīng)延遲時間的延時設(shè)備。
24.如權(quán)利要求23所述的電路，其中，輸入信號經(jīng)過所有串聯(lián)的延時設(shè)備，而產(chǎn)生具有第一延遲時間的第一延時信號，輸入信號經(jīng)過某些奇數(shù)個延時設(shè)備，而產(chǎn)生具有第二延遲時間的第二延時信號。
25.如權(quán)利要求23所述的電路，其中，延時設(shè)備具有不同的延遲時間。
26.如權(quán)利要求20所述的電路，其中，比較部分包括第一比較裝置，其接收輸入信號和相應(yīng)的第一延時信號，產(chǎn)生第一比較脈沖信號，該比較脈沖信號具有與第一延遲時間對應(yīng)的持續(xù)時間的有效段；及第二比較裝置，其接收輸入信號和相應(yīng)的第二延時信號，產(chǎn)生第二比較脈沖信號，該比較脈沖信號具有與第二延遲時間對應(yīng)的預(yù)定持續(xù)時間的有效段。
27.如權(quán)利要求26所述的電路，其中，第一和第二比較裝置是NAND門。
28.如權(quán)利要求26所述的電路，其中，第一和第二比較脈沖信號具有不同的有效段的持續(xù)時間。
29.如權(quán)利要求20所述的電路，其中，控制部分包括第一操作控制部分，其接收操作確定信號和相應(yīng)的第一比較脈沖信號，對操作確定信號與第一比較脈沖信號的有效段的持續(xù)時間進(jìn)行比較，并產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的第一操作控制信號；及第二操作控制部分，其接收操作確定信號和相應(yīng)的第二比較脈沖信號，對操作確定信號與第二比較脈沖信號的有效段的持續(xù)時間進(jìn)行比較，并產(chǎn)生用于控制半導(dǎo)體存儲設(shè)備的第二操作控制信號。
30.如權(quán)利要求29所述的電路，其中，第一和第二操作控制信號根據(jù)各自的邏輯電平表示操作確定信號的有效段是否長于或短于第一和第二比較脈沖信號的有效段。
31.如權(quán)利要求29所述的電路，其中，第一操作控制部分包括第一反相器，其接收操作確定信號，并使操作確定信號反相；第一傳輸門，其響應(yīng)操作確定信號和第一反相器的輸出信號將第一比較脈沖信號傳輸?shù)降谝绘i存單元；第一鎖存單元，其包括用于使第一傳輸門的輸出反相的第二反相器和使第二反相器的輸出反相并將第三反相器的輸出施加到第二反相器的第三反相器；第二傳輸門，響應(yīng)操作確定信號和第一反相器的輸出信號將第一鎖存單元的輸出信號傳輸?shù)降谒姆聪嗥?；及第四反相器，將第二傳輸門的輸出信號反相，并產(chǎn)生作為第一操作控制信號的輸出信號。
32.如權(quán)利要求29所述的電路，其中，第二操作控制部分包括第五反相器，其接收操作確定信號，并使操作確定信號反相；第三傳輸門，其響應(yīng)操作確定信號和第五反相器的輸出信號將第二比較脈沖信號傳輸?shù)降诙i存單元；第二鎖存單元，包括用于使第三傳輸門的輸出反相的第六反相器和使第六反相器的輸出反相并將第七反相器的輸出施加到第六反相器的第七反相器；第四傳輸門，其響應(yīng)操作確定信號和第五反相器的輸出信號將第二鎖存單元的輸出傳輸?shù)筋A(yù)定的第八反相器；及第八反相器，其將第四傳輸門的輸出信號反相，并產(chǎn)生作為第二操作控制信號的輸出信號。
33.一種用于操作半導(dǎo)體設(shè)備的方法，該方法包括對輸入信號的持續(xù)時間與內(nèi)部產(chǎn)生的第一比較脈沖的持續(xù)時間進(jìn)行比較；當(dāng)輸入信號持續(xù)時間短于比較脈沖長度時，選擇第一內(nèi)部操作；及當(dāng)輸入信號持續(xù)時間長于比較脈沖長度時，選擇第二內(nèi)部操作。
34.如權(quán)利要求33所述的方法，其中，輸入信號是參考時鐘信號，第一和第二內(nèi)部操作包括操作定時，其中第一內(nèi)部操作比第二內(nèi)部操作的運(yùn)行需要更多的參考時鐘周期。
35.如權(quán)利要求33所述的方法，其中，輸入信號是行地址信號，第一內(nèi)部操作包括為響應(yīng)行地址信號的請求，而暫時激活第一內(nèi)部補(bǔ)充電壓發(fā)生器。
36.如權(quán)利要求35所述的方法，其中，第一和第二內(nèi)部操作都包括為響應(yīng)行地址信號的請求，而暫時激活第二內(nèi)部補(bǔ)充電壓發(fā)生器。
37.如權(quán)利要求33所述的方法，還包括對輸入信號的持續(xù)時間與內(nèi)部產(chǎn)生的第二比較脈沖的持續(xù)時間進(jìn)行比較，第二比較脈沖的持續(xù)時間短于第一比較脈沖的持續(xù)時間；當(dāng)輸入信號持續(xù)時間長于第二比較脈沖持續(xù)時間，但短于第一比較脈沖長度時，選擇第一內(nèi)部操作；及輸入信號持續(xù)時間短于第二比較脈沖長度時，選擇第三內(nèi)部操作。
38.如權(quán)利要求37所述的方法，其中，第三內(nèi)部操作包括禁止操作，該禁止操作可用其它方法引發(fā)。
39.如權(quán)利要求33所述的方法，其中，輸入信號是相鄰兩行地址信號之間的時間間隔，其中比較輸入信號持續(xù)時間包括兩個電路之間交替比較的功能，以使第一電路對第一行地址信號和第二行地址信號之間的時間進(jìn)行比較，第二電路對第二行地址信號和第三行地址信號之間的時間進(jìn)行比較。
40.一種具有調(diào)整設(shè)備行為的控制電路的半導(dǎo)體存儲設(shè)備，該控制電路包括第一延時電路，其響應(yīng)輸入信號產(chǎn)生第一延時信號；第一脈沖發(fā)生器，其產(chǎn)生第一比較脈沖，第一比較脈沖具有與第一延時電路的延時相關(guān)的持續(xù)時間，并響應(yīng)輸入信號請求被觸發(fā)；及第一持續(xù)時間比較器，其產(chǎn)生第一操作控制信號，當(dāng)輸入信號的持續(xù)時間長于第一比較脈沖的持續(xù)時間時，操作控制信號設(shè)置到第一邏輯狀態(tài)，當(dāng)輸入信號的持續(xù)時間短于第一比較脈沖的持續(xù)時間時，操作控制信號設(shè)置到第二邏輯狀態(tài)。
41.如權(quán)利要求40所述的存儲設(shè)備，還包括第二延時電路，其響應(yīng)輸入信號產(chǎn)生第二延時信號；第二脈沖發(fā)生器，其產(chǎn)生第二比較脈沖，第二比較脈沖具有與第二延時電路的延時相關(guān)的持續(xù)時間，并響應(yīng)輸入信號請求被觸發(fā)；及第二持續(xù)時間比較器，產(chǎn)生第二操作控制信號，當(dāng)輸入信號的持續(xù)時間長于第二比較脈沖的持續(xù)時間時，操作控制信號設(shè)置到第一邏輯狀態(tài)，當(dāng)輸入信號的持續(xù)時間短于第二比較脈沖的持續(xù)時間時，操作控制信號設(shè)置到第二邏輯狀態(tài)。
42.如權(quán)利要求41所述的存儲設(shè)備，其中，第二延時電路的輸入是第一延時電路的輸出，以使第二比較脈沖長度與第一和第二延時電路兩者的延時相關(guān)。
43.如權(quán)利要求41所述的存儲設(shè)備，其中，輸入信號是參考時鐘信號，當(dāng)?shù)诙僮骺刂菩盘栐O(shè)置到第一邏輯狀態(tài)時，存儲設(shè)備在第一個數(shù)個參考時鐘周期執(zhí)行選擇的內(nèi)部操作，當(dāng)?shù)诙僮骺刂菩盘栐O(shè)置到第二邏輯狀態(tài)時，存儲設(shè)備在第二個較多數(shù)量的參考時鐘周期執(zhí)行選擇的內(nèi)部操作。
44.如權(quán)利要求43所述的存儲設(shè)備，其中，當(dāng)?shù)谝徊僮骺刂菩盘栐O(shè)置到第二狀態(tài)時，選擇內(nèi)部操作被禁止。
45.如權(quán)利要求41所述的存儲設(shè)備，其中，輸入信號是命令信號，并且其中控制電路根據(jù)連續(xù)命令之間的時間間隔調(diào)整設(shè)備的行為，控制電路還包括觸發(fā)電路交替引發(fā)時間間隔與第一比較脈沖或第二比較脈沖的比較；及選擇電路，當(dāng)觸發(fā)電路引發(fā)時間間隔與第一比較脈沖的比較時，選擇第一操作控制信號作為控制信號，當(dāng)觸發(fā)電路引發(fā)時間間隔與第二比較脈沖的比較時，選擇第二操作控制信號作為控制信號。
46.如權(quán)利要求40所述的存儲設(shè)備，其中，輸入信號是命令信號，并且其中控制電路根據(jù)當(dāng)前命令信號的有效脈沖寬度調(diào)整設(shè)備的行為。
47.如權(quán)利要求40所述的存儲設(shè)備，其中，進(jìn)一步包括基本電壓發(fā)生器和第一補(bǔ)充電壓發(fā)生器，當(dāng)操作控制信號設(shè)置到第二邏輯狀態(tài)時，為協(xié)助基本電壓發(fā)生器操作控制信號暫時激活第一補(bǔ)充電壓發(fā)生器。
48.如權(quán)利要求47所述的存儲設(shè)備，其中，進(jìn)一步包括第二補(bǔ)充電壓發(fā)生器，響應(yīng)當(dāng)前命令信號第二補(bǔ)充電壓發(fā)生器被激活以協(xié)助基本電壓發(fā)生器。
全文摘要
一種用于控制半導(dǎo)體存儲設(shè)備的AC定時參數(shù)的電路及其方法。AC定時參數(shù)控制電路包括延遲時間定義部分、比較部分和控制部分?？刂齐娐穼斎胄盘柕拿}沖寬度或周期與一個或多個不同寬度的脈沖進(jìn)行比較，其中延遲時間定義部分設(shè)置參考寬度并由比較部分產(chǎn)生脈沖。控制部分表示輸入信號的寬度或周期是否小于或長于每一參考寬度脈沖。根據(jù)對AC定時參數(shù)與一個或多個參考數(shù)值進(jìn)行直接的比較，控制電路輸出可以用來使設(shè)備恰當(dāng)?shù)夭僮鞯男盘枴?br> 文檔編號G11C11/407GK1433025SQ0215426
公開日2003年7月30日 申請日期2002年12月19日 優(yōu)先權(quán)日2001年12月19日
發(fā)明者趙正顯, 金炳喆 申請人:三星電子株式會社