專利名稱：半導體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體存儲器件，更具體地涉及包括讀出放大器行的半導體存儲器件，讀出放大器行具有多個讀出放大器排列其中，并具有用于控制各讀出放大器的讀出放大器驅(qū)動器。
在日本專利公報No.Hei 6-162779中公開了一種公知類型的現(xiàn)有技術(shù)的半導體存儲器件。
這種公開的半導體存儲器件的結(jié)構(gòu)如圖5所示，其中存儲單元區(qū)120和130被設(shè)置成將讀出放大器行110夾在其間的形式，并且，在這些存儲單元區(qū)120和130的相對橫向側(cè)，形成分別穿過讀出放大器行110的輔助字驅(qū)動器140和150。
分別將讀出放大器行110和輔助字驅(qū)動器140和150相互交疊的交叉區(qū)域160和170形成為電源側(cè)讀出放大器驅(qū)動器(SAP驅(qū)動器)160a和接地側(cè)讀出放大器驅(qū)動器(SAN驅(qū)動器)170a。
此外，如圖6所示，讀出放大器驅(qū)動器包括一個晶體管(此后稱為讀出放大器驅(qū)動器晶體管)160a。該讀出放大器驅(qū)動器晶體管160a控制著電源線160a2和電源側(cè)讀出放大器驅(qū)動線(SAP驅(qū)動線)160a1之間的連接，而接地側(cè)讀出放大器驅(qū)動器170a控制著接地線170a2和接地側(cè)讀出放大器驅(qū)動線(SAN驅(qū)動線)170a1之間的連接。
因此，當這兩種讀出放大器驅(qū)動器晶體管被導通(ON)時，在構(gòu)成多個設(shè)置在SAP驅(qū)動線160a1和SAN驅(qū)動線170a1之間的多個讀出放大器的各晶體管上加上了電源電壓，這樣使讀出放大器可以工作。
上述現(xiàn)有技術(shù)的半導體存儲器件具有以下的問題。
由于讀出放大器驅(qū)動器晶體管160a和170a分別設(shè)置在由根據(jù)多層字線機理進行的陣列劃分得到的交叉區(qū)域內(nèi)，在布設(shè)讀出放大器驅(qū)動器晶體管160a和170a的地方、這些晶體管的尺寸、以及在分別設(shè)置電源線160a2和接地線170a2的地方都受到限制，并且如果導致讀出放大器驅(qū)動線160a1和170a1以及電源線160a2和接地線170a2的電阻值變大時，讀取速度就會降低。
為了減小讀出放大器驅(qū)動線160a1和170a1的電阻值，如果它們的布線被加寬或存儲單元被劃分為更多數(shù)目的陣列，從而由各個讀出放大器控制器驅(qū)動的讀出放大器的數(shù)目可以減少，則會增加芯片的面積。
而且，在讀出放大器驅(qū)動器晶體管160a和170a區(qū)域中的電源線160a2和接地線170a2由上述輔助字驅(qū)動器提供的情況下，如果電源線160a2和接地線170a2的布線寬度加大，則輔助字驅(qū)動器區(qū)寬度加大，這樣就增加了芯片的面積。
再有，讀出放大器驅(qū)動器晶體管160a和170a被設(shè)置為從讀出放大器行110分散但集中到各讀出放大器上，以將讀取操作期間的充電/放電電流集中到各讀出放大器驅(qū)動線160a1和170a1上，從而由于布線電阻使電壓降增加。
因此，由于各讀出放大器源極電位的變化，即P-溝道源的電位降低，N-溝道源極電位上升，來使各讀出放大器的驅(qū)動能力變差，從而降低了讀取速度。
此外，因為讀出放大器驅(qū)動器晶體管160a和170a的電源線160a2和接地線170a2也可以僅由讀出放大器驅(qū)動器晶體管160a和170a的位置提供，所以在讀取操作中的充電/放電電流集中在用于讀出放大器驅(qū)動器晶體管160a和170a的這些電源線160a2和接地線170a2上，以升高由于布線電阻造成的壓降，這是降低讀取速度的一個原因。
本發(fā)明的目的是提供一種能夠改進讀取速度而不會增加芯片尺寸的半導體存儲器件。
本發(fā)明的半導體存儲器件包括第一存儲單元區(qū)，第二存儲單元區(qū)以及設(shè)置在第一和第二存儲區(qū)之間的讀出放大器行區(qū)，其中讀出放大器行區(qū)包括多個晶體管行，其構(gòu)成了多個讀出放大器，至少一個電源側(cè)讀出放大器驅(qū)動器晶體管，其設(shè)置在多個晶體管行的第一存儲單元區(qū)側(cè)，以及至少一個接地側(cè)讀出放大器驅(qū)動器晶體管，其設(shè)置在多個晶體管行的第二存儲單元區(qū)側(cè)。
本發(fā)明的上述及其它目的和優(yōu)點將通過下面結(jié)合附圖的說明變得更為清楚，其中

圖1是本實施例的半導體存儲器件的大致結(jié)構(gòu)的布局；圖2是讀出放大器行結(jié)構(gòu)的平面圖；圖3是讀出放大器行被分為多個門的狀態(tài)的平面圖；圖4顯示為讀出放大器驅(qū)動器而改變電源側(cè)和接地側(cè)之間比例的狀態(tài)的平面圖；圖5是現(xiàn)有技術(shù)的半導體存儲器件的大致結(jié)構(gòu)的布局；圖6是現(xiàn)有技術(shù)的讀出放大器行結(jié)構(gòu)的平面圖。
下面將參考附圖描述本發(fā)明的一些實施例。
如圖1所示，在本發(fā)明的半導體存儲器件中，在一對存儲單元區(qū)20和30之間夾有一行讀出放大器10，在這些存儲單元區(qū)的相對側(cè)設(shè)置有相應(yīng)的輔助字驅(qū)動器。
讀出放大器行10包括與存儲單元區(qū)20相鄰的電源側(cè)讀出放大器驅(qū)動器(SAP驅(qū)動器)，與存儲單元區(qū)30相鄰的接地側(cè)讀出放大器驅(qū)動器(SAN驅(qū)動器)，以及在電源側(cè)讀出放大器驅(qū)動器和接地側(cè)讀出放大器之間設(shè)置的多個讀出放大器10c。
圖1所示的這些讀出放大器驅(qū)動器各包括一個電源側(cè)讀出放大器驅(qū)動器10a和接地側(cè)讀出放大器驅(qū)動器10b。如圖2所示，將兩個驅(qū)動器晶體管10a和10b形成在它們各自的與對面的存儲單元區(qū)20和30的表面大致平行的區(qū)域中。
電源側(cè)讀出放大器驅(qū)動器10a和接地側(cè)讀出放大器驅(qū)動器10b分別與各讀出放大器10c的電源端和接地端連接，從而提供用于驅(qū)動讀出放大器的電壓。
應(yīng)當注意，存儲單元區(qū)20和30之間有預(yù)定的間隔，同時形成設(shè)置在這些存儲單元區(qū)20和30之間的讀出放大器行10，以使其具有基本均勻的寬度。
因此，讀出放大器行10的寬度變?yōu)殡娫磦?cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b的柵寬度。而且，晶體管10a和10b的源區(qū)和漏區(qū)被沿著存儲單元區(qū)20和30的各邊，與形成在存儲單元區(qū)中的字線(未示出)平行地形成。
電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b的輸出(漏)以及讀出放大器行10的讀出放大器10c的源被設(shè)置得彼此靠近和直接互連。
因此，對于這種結(jié)構(gòu)，可以消除在布局中的電源側(cè)讀出放大器驅(qū)動線和接地側(cè)讀出放大器驅(qū)動線。這種兩種驅(qū)動線一般是設(shè)置在電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b之間的。從而避免了由于在電源側(cè)讀出放大器驅(qū)動線和接地側(cè)讀出放大器驅(qū)動線上產(chǎn)生的電阻而導致的驅(qū)動電壓下降。
此外，在現(xiàn)有技術(shù)的電源側(cè)讀出放大器驅(qū)動線和接地側(cè)讀出放大器驅(qū)動線所設(shè)置的地方，電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b可以分別設(shè)置，從而對減小芯片尺寸的工藝不會有影響。
再有，用于電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b的多個電源線40和接地線50在存儲單元區(qū)20和30的寬度內(nèi)彼此平行地設(shè)置，并分別與電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b連接，從而降低了用于電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b的電源線40和接地線50的電阻。
因為電源線40和接地線50設(shè)置在由存儲單元區(qū)20和30所占據(jù)的寬度區(qū)域內(nèi)，它們不會影響芯片的尺寸，而能夠為電源線40和接地線50提供充分有效的導電寬度，從而抑制了由于它們的電阻導致的電壓降。
應(yīng)當注意，因為電源線40和接地線50通過YSW(位線使能信號線)之間的死區(qū)，它們不會增加芯片尺寸，從而由于讀出放大器行10與存儲單元區(qū)20和30相比足夠小，通過在讀出放大器行10將讀出放大器驅(qū)動器晶體管10a和10b設(shè)置得盡可能薄，可以抑制芯片面積的增加。
在這個實施例中，讀出放大器驅(qū)動器晶體管10a和10b各包括一個柵，但這個結(jié)構(gòu)是可能的例子之一，實際上，如圖3所示，這些晶體管每個都可以在讀出放大器行10中分為多個柵。在這種情況下，也可以達到幾乎相同的效果。
此外，經(jīng)過YSW之間的用于讀出放大器驅(qū)動器晶體管10a和10b的電源線40的數(shù)目和接地線50的數(shù)目不必彼此相同，但是，如圖4所示，可以改變它們的數(shù)量比以根據(jù)讀出放大器10c、電源和地的容量進行優(yōu)化。
下面將說明本發(fā)明的半導體存儲器件的操作。
因為在該實施例中沒有讀出放大器驅(qū)動線，電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b可以與讀出放大器10c以低電阻連接，從而減少了讀出放大器公共節(jié)點的電阻。
該結(jié)構(gòu)與消除電源側(cè)讀出放大器驅(qū)動線和接地側(cè)讀出放大器驅(qū)動線、并且讀出放大器行10的讀出放大器10c被設(shè)置成相對于讀出放大器驅(qū)動器晶體管10a和10b分散的結(jié)構(gòu)等效，這樣就有效地分散了讀出過程中的充電/放電電流。
此外，用于電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b的電源線40和接地線50的寬度增加，從而減小電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b的這些電源線40和接地線50的電阻。
因為對于電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b提供了不止一個電源線40和接地線50，可以避免讀取過程中充電/放電電流的集中。
因此，可以向讀出放大器10c提供波動小的讀出放大器驅(qū)動電壓，以抑制讀出放大器驅(qū)動電壓的下降，從而提高了讀取速度。
這樣，設(shè)置在讀出放大器行10中的電源側(cè)讀出放大器驅(qū)動器晶體管10a和接地側(cè)讀出放大器驅(qū)動器晶體管10b分別與讀出放大器10c連接來被提供讀出放大器驅(qū)動電壓，以抑制芯片尺寸的增加，由此提高了讀取速度。
如上所述，本發(fā)明可提供能夠提高讀取速度而不會增加芯片尺寸的半導體存儲器件。
盡管結(jié)合具體地實施例對本發(fā)明進行了說明，這種說明并不是限制性的。在參照上面對本發(fā)明的說明之后，本領(lǐng)域的技術(shù)人員可以對本發(fā)明所公開的實施例進行各種修改。因此，應(yīng)由權(quán)利要求涵蓋在本發(fā)明的精神和范圍內(nèi)的所有修改。
權(quán)利要求
1．一種半導體存儲器件，包括第一存儲單元區(qū)；第二存儲單元區(qū)；以及設(shè)置在所述第一存儲單元區(qū)和第二存儲單元區(qū)之間的讀出放大器行區(qū)，其中所述讀出放大器行區(qū)中包括多個晶體管行，其構(gòu)成了多個讀出放大器；至少一個電源側(cè)讀出放大器驅(qū)動器晶體管，其設(shè)置在所述多個晶體管行的所述第一存儲單元區(qū)側(cè)；以及至少一個接地側(cè)讀出放大器驅(qū)動器晶體管，其設(shè)置在所述多個晶體管行的所述第二存儲單元區(qū)側(cè)。
2．根據(jù)權(quán)利要求1所述的半導體存儲器件，其中所述電源側(cè)讀出放大器驅(qū)動器晶體管將所述多個讀出放大器的電源端與電源線相連，而所述接地側(cè)讀出放大器驅(qū)動器晶體管將所述多個讀出放大器的接地端與接地線相連。
3．根據(jù)權(quán)利要求2所述的半導體存儲器件，其中各所述電源線和所述接地線由多個線路構(gòu)成。
4．根據(jù)權(quán)利要求3所述的半導體存儲器件，其中所述電源線和所述接地線包括不同數(shù)量的線。
5．根據(jù)前述權(quán)利要求任一項所述的半導體存儲器件，其中所述電源側(cè)讀出放大器驅(qū)動器晶體管的源區(qū)和漏區(qū)沿著所述第一存儲單元區(qū)的一邊與形成在所述第一存儲單元區(qū)中的字線平行地形成，而所述接地側(cè)讀出放大器驅(qū)動器晶體管的源區(qū)和漏區(qū)沿著所述第二存儲單元區(qū)的一邊與形成在所述第二存儲單元區(qū)中的字線平行地形成。
6．根據(jù)權(quán)利要求1所述的半導體存儲器件，其中所述電源側(cè)讀出放大器驅(qū)動器晶體管和所述接地側(cè)讀出放大器驅(qū)動器晶體管各包括多個晶體管。
全文摘要
一種半導體存儲器件,包括:第一存儲單元區(qū);第二存儲單元區(qū);以及設(shè)置在第一存儲單元區(qū)和第二存儲單元區(qū)之間的讀出放大器行區(qū),其中讀出放大器行區(qū)包括多個晶體管行,其構(gòu)成了多個讀出放大器;至少一個電源側(cè)讀出放大器驅(qū)動器晶體管,其設(shè)置在多個晶體管行的第一存儲單元區(qū)側(cè);以及至少一個接地側(cè)讀出放大器驅(qū)動器晶體管,其設(shè)置在多個晶體管行的第二存儲單元區(qū)側(cè)。
文檔編號G11C16/06GK1304140SQ0013458
公開日2001年7月18日 申請日期2000年12月12日 優(yōu)先權(quán)日1999年12月13日
發(fā)明者北山誠, 福造幸雄, 小原隆, 越川康二, 長南徹, 松原靖, 三藤英樹 申請人:日本電氣株式會社