用于經(jīng)由芯片內(nèi)和芯片間跳躍總線在片上系統(tǒng)之內(nèi)和之間傳送信息的方法和裝置的制造方法
【專利摘要】一種包括非跳躍總線接口和跳躍總線的片上系統(tǒng)。非跳躍總線接口包括第一非跳躍總線接口和第二非跳躍總線接口。第一非跳躍總線接口被配置為基于第一協(xié)議來接收信息。跳躍總線包括芯片內(nèi)適配器。芯片內(nèi)適配器串聯(lián)連接并且分別連接到非跳躍總線接口。芯片內(nèi)適配器被配置為(i)根據(jù)第二協(xié)議，將該信息轉(zhuǎn)換為第一格式以用于通過跳躍總線的傳輸，以及(ii)通過跳躍總線并且在芯片內(nèi)適配器之間傳送第一格式的該信息。第二協(xié)議不同于第一協(xié)議。第二非跳躍總線接口被配置為基于通過跳躍總線的該信息的傳輸從跳躍總線接收該信息。
【專利說明】用于經(jīng)由芯片內(nèi)和芯片間跳躍總線在片上系統(tǒng)之內(nèi)和之間傳 送信息的方法和裝置
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求對(duì)2014年12月9日提交的美國(guó)發(fā)明申請(qǐng)No. 14/564,499的優(yōu)先權(quán)，并且 還要求2013年12月12日提交的美國(guó)臨時(shí)申請(qǐng)No.61/915,413和2014年3月17日提交的美國(guó) 臨時(shí)申請(qǐng)No.61/954,486的權(quán)益。上面所引用的這些申請(qǐng)的整體公開通過引用并入本文。
技術(shù)領(lǐng)域
[0003] 本公開涉及為了芯片內(nèi)和芯片間的信息傳送而利用的片上系統(tǒng)(SoC)的架構(gòu)。
【背景技術(shù)】
[0004] 本文所提供的背景描述是為了一般性地呈現(xiàn)本公開的背景環(huán)境的目的。當(dāng)前被命 名為發(fā)明人的工作，到該工作在這一背景章節(jié)中被描述的程度，以及在提交時(shí)在其他方面 還不夠格作為現(xiàn)有技術(shù)的本描述的方面，既不明確地也不隱含地被承認(rèn)為針對(duì)本公開的現(xiàn) 有技術(shù)。
[0005] 高級(jí)的硅制造過程正在允許不斷增加的數(shù)目的門被包括在SoC的給定區(qū)域中。某 些總線（或結(jié)構(gòu)）架構(gòu)已經(jīng)被引入以允許SoC內(nèi)的處理器模塊與接口控制模塊之間的信息 (例如，數(shù)據(jù)、命令、參數(shù)、地址等）的傳送。例如，高級(jí)微控制器總線架構(gòu)(AMBA)是一種用于 S 〇 C中的模塊的連接和管理的片上互連規(guī)范。A M B A的一代接口被稱為高級(jí)可擴(kuò)展接口 (AXI)〇
[0006] 具有基于AXI的架構(gòu)的SoC可以包括多個(gè)處理器(或核心）模塊、主控AXI互連總線 (或主控結(jié)構(gòu)）、從屬AXI互連總線（或從屬結(jié)構(gòu)）、以及接口控制器。處理器模塊經(jīng)由互連總 線來控制和/或訪問連接到接口控制器的外圍設(shè)備。AXI互連總線可以被稱為多層級(jí)AXI結(jié) 構(gòu)，并且提供處理器模塊與接口控制器之間的互連的網(wǎng)狀結(jié)構(gòu)(mesh)。接口控制器可以分 別連接到外圍設(shè)備和/或網(wǎng)絡(luò)。外圍設(shè)備可以包括存儲(chǔ)器設(shè)備，諸如隨機(jī)訪問存儲(chǔ)器(RAM) 或者只讀存儲(chǔ)器(ROM)。外圍設(shè)備可以包括顯示器、閃速驅(qū)動(dòng)器、硬盤驅(qū)動(dòng)器、混合驅(qū)動(dòng)器、 攝像機(jī)、嵌入式多媒體卡(eMMC)、以太網(wǎng)設(shè)備、串行小型計(jì)算機(jī)系統(tǒng)接口（SCSI)協(xié)議(SSP) 設(shè)備、經(jīng)由通用異步接收器傳輸器(UART)接口進(jìn)行通信的設(shè)備，等等。網(wǎng)絡(luò)可以包括無線網(wǎng) 絡(luò)或有線網(wǎng)絡(luò)。無線網(wǎng)絡(luò)的一種示例是無線局域網(wǎng)絡(luò)(WLAN)，諸如WiFi網(wǎng)絡(luò)。
[0007] 處理器模塊可以被稱為總線主控(bus master)。處理器模塊控制并且發(fā)起對(duì)連接 到SoC的外設(shè)的操作。這可以包括處理器模塊(或主控)經(jīng)由主控AXI互連總線向接口控制器 傳輸命令。這些接口控制器中的每個(gè)接口控制器包括主控端口（或接口）和從屬端口（或接 口）。主控端口連接到主控AXI互連總線。從屬端口連接到從屬AXI互連總線。命令可以被傳 輸給主控端口并且然后被轉(zhuǎn)發(fā)給外圍設(shè)備。然后可以在從屬端口處從外圍設(shè)備接收數(shù)據(jù)。 從屬AXI互連總線把來自從屬端口的數(shù)據(jù)轉(zhuǎn)發(fā)給處理器模塊。
[0008] 在具有AXI架構(gòu)的SoC中，處理器模塊與接口控制器之間的每個(gè)連接包括多個(gè)通 道。這些通道包括讀取地址通道、讀取數(shù)據(jù)通道、寫入地址通道、寫入數(shù)據(jù)通道、緩沖器寫入 響應(yīng)通道、以及時(shí)鐘通道。這些連接是經(jīng)由處理器模塊和接口控制器的AXI總線接口來提供 的。AXI總線接口可以存在于（i)處理器模塊與AXI互連總線之間、以及（ii)AXI連接總線與 接口控制模塊之間。AX I總線接口和AX I互連總線包括大數(shù)目的導(dǎo)線(w i r e)。例如，AX I總線 接口的寫入通道可以包括多至224條導(dǎo)線以用于128比特的并行傳送。AXI總線接口的讀取 通道可以包括多至208條導(dǎo)線以用于128比特的并行傳送。從屬AXI互連總線可以包括200條 導(dǎo)線以用于32比特的并行傳送。10端口的AXI互連總線可以包括5000條導(dǎo)線以用于每端口 128比特的并行傳送。作為另一示例，10端口的AXI互連總線可以包括3000條導(dǎo)線以用于每 端口 32比特的并行傳送。還要求附加的導(dǎo)線用于中斷的傳送。AXI互連總線是具有有限數(shù)據(jù) 傳送速度(例如，312兆赫茲(MHz)或更慢）的互連的大型網(wǎng)狀網(wǎng)絡(luò)。網(wǎng)狀網(wǎng)絡(luò)中的鄰近節(jié)點(diǎn) 之間的點(diǎn)到點(diǎn)傳送速度也是有限的（例如，416MHz)或者更慢。
[0009] 具有AXI架構(gòu)的SoC中的模炔基于共同共享的時(shí)鐘進(jìn)行操作。時(shí)鐘信號(hào)是經(jīng)由AXI 互連總線中的分支(或互連）的大型時(shí)鐘樹來提供的。作為結(jié)果，這些模塊之間的通信是同 步的。如果這些模塊中的兩個(gè)模塊將基于不同的協(xié)議(例如，不同的AMBA協(xié)議，諸如AXI和 AMBA高性能總線(AHB))和/或不同的時(shí)鐘（或者具有不同頻率的時(shí)鐘信號(hào))進(jìn)行操作，則這 些模塊之間通常包含橋接器。橋接器允許了具有例如不同總線寬度(例如，并行傳送的比特 的數(shù)目）和時(shí)鐘頻率的兩個(gè)不同域之間的通信。盡管整合器（integrator)能夠被包含在SoC 中以確保用于模塊之間的連接的恰當(dāng)帶寬和時(shí)延，但是針對(duì)這些模塊中的每個(gè)模塊的帶寬 分配和訪問時(shí)延控制是困難的。這歸因于模塊之間的大數(shù)目的導(dǎo)線和互連、以及共享時(shí)鐘 信號(hào)在大型網(wǎng)狀網(wǎng)絡(luò)上的分布。
[0010] 設(shè)置時(shí)鐘信號(hào)的頻率以提供恰當(dāng)?shù)臅r(shí)鐘樹降額(derating)可能是困難的。恰當(dāng)?shù)?時(shí)鐘樹降額是指將時(shí)鐘信號(hào)的頻率設(shè)置到不會(huì)負(fù)面影響對(duì)應(yīng)SoC的操作和/或壽命的可能 的最高頻率。增加時(shí)鐘信號(hào)的頻率可能增加SoC的過程、電壓和溫度(PVT)的變化。作為結(jié) 果，歸因于所增加的PVT變化的潛質(zhì)，增加時(shí)鐘頻率的能力可能被限制。時(shí)鐘樹越大，時(shí)鐘信 號(hào)的頻率越慢。

【發(fā)明內(nèi)容】

[0011] -種第一片上系統(tǒng)被提供并且包括非跳躍（non-hopping)總線接口和跳躍 (hopping)總線。非跳躍總線接口包括第一非跳躍總線接口和第二非跳躍總線接口。第一非 跳躍總線接口被配置為基于第一協(xié)議來接收信息。跳躍總線包括芯片內(nèi)適配器。芯片內(nèi)適 配器串聯(lián)連接并且分別連接到非跳躍總線接口。芯片內(nèi)適配器被配置為（i)根據(jù)第二協(xié)議， 將該信息轉(zhuǎn)換為第一格式以用于通過跳躍總線的傳輸，以及（ii)通過跳躍總線并且在芯片 內(nèi)適配器之間傳送第一格式的該信息。第二協(xié)議不同于第一協(xié)議。第二非跳躍總線接口被 配置為基于通過跳躍總線的該信息的傳輸從跳躍總線接收該信息。
[0012]在其他特征中，一種在第一片上系統(tǒng)中轉(zhuǎn)發(fā)信息的方法，第一片上系統(tǒng)包括非跳 躍總線接口和跳躍總線。非跳躍總線接口包括第一非跳躍總線接口和第二非跳躍總線接 口。跳躍總線包括芯片內(nèi)適配器。芯片內(nèi)適配器串聯(lián)連接并且分別連接到非跳躍總線接口。 該方法包括:在第一片上系統(tǒng)的第一非跳躍總線接口處，基于第一協(xié)議來接收信息;根據(jù)第 二協(xié)議，經(jīng)由芯片內(nèi)適配器將該信息轉(zhuǎn)換為第一格式以用于通過跳躍總線的傳輸，其中第 二協(xié)議不同于第一協(xié)議;通過跳躍總線并且在芯片內(nèi)適配器之間傳送第一格式的該信息； 以及基于通過跳躍總線的該信息的傳輸，在第二非跳躍總線接口處從跳躍總線接收該信 息。
[0013] 從詳細(xì)描述、權(quán)利要求和附圖來看，本公開的可應(yīng)用性的進(jìn)一步區(qū)域?qū)⒆兊妹黠@。 詳細(xì)描述和具體示例僅意圖用于說明的目的并且不意圖為限制本公開的范圍。
【附圖說明】
[0014] 圖1是根據(jù)本公開的實(shí)施例的跳躍總線(HB)系統(tǒng)的功能性框圖。
[0015]圖2是根據(jù)本公開的實(shí)施例的包含多個(gè)SoC并且圖示出芯片內(nèi)HB適配器模塊和芯 片間HB適配器模塊的另一 HB系統(tǒng)的功能性框圖。
[0016]圖3是根據(jù)本公開的實(shí)施例的地址變換模塊的功能性框圖。
[0017]圖個(gè)示了根據(jù)本公開的實(shí)施例的操作HB系統(tǒng)的方法。
[0018] 圖5是根據(jù)本公開的實(shí)施例的用于交叉芯片啟動(dòng)控制的HB系統(tǒng)的功能框圖。
[0019] 圖6圖示了根據(jù)本公開的實(shí)施例的啟動(dòng)方法。
[0020] 在附圖中，參考數(shù)字可以被重用以標(biāo)識(shí)類似和/或相同的元件。
【具體實(shí)施方式】
[0021] 下文所公開的示例介紹了用于SoC的跳躍總線(HB)架構(gòu)。SoC包括芯片內(nèi)HB、芯片 內(nèi)HB適配器模塊、以及芯片間HB適配器模塊。芯片內(nèi)HB包括并且提供芯片內(nèi)HB適配器模塊 之間的連接。芯片間冊(cè)包括SoC之間的延伸、包括芯片間HB適配器模塊、并且提供芯片間HB 適配器模塊之間的連接。HB是指一種總線，該總線包括如本文所公開的芯片內(nèi)HB適配器模 塊和/或芯片間HB適配器模塊以及對(duì)應(yīng)的導(dǎo)電元件和緩沖器。HB提供了一種路徑，該路徑用 于信息從HB適配器模塊跳躍到HB適配器模塊直至到達(dá)目的地。HB適配器模塊可以執(zhí)行協(xié)議 變換、分組化(packet iz ing)、采樣、偏斜控制（skew contro 1)、唯一標(biāo)識(shí)、串行化、和/或解 串行化。如下文進(jìn)一步描述的，HB根據(jù)HB協(xié)議對(duì)信息進(jìn)行操作和轉(zhuǎn)發(fā)。
[0022] HB架構(gòu)增加了系統(tǒng)劃分的容易性，這允許系統(tǒng)設(shè)計(jì)者關(guān)注于模塊和/或SoC的功 能，而不是關(guān)注于SoC的布局。這是因?yàn)檫@些模塊中的每個(gè)模塊都可以容易地被定位在SoC 上的不同區(qū)域中。模塊和SoC能夠經(jīng)由單個(gè)HB協(xié)議與彼此進(jìn)行通信。這些模塊可以基于不同 的時(shí)鐘信號(hào)進(jìn)行操作，可以具有不同的傳送速率、端口或接口帶寬等。這些模塊中的每個(gè)模 塊被提供有m適配器模塊以允許通過一個(gè)或多個(gè)芯片內(nèi)m以及一個(gè)或多個(gè)芯片間m的信 息傳送。芯片內(nèi)HB和芯片間HB用作并行傳輸元件（例如，導(dǎo)電元件）的一個(gè)或多個(gè)"高速公 路"，以用于在模塊與SoC之間的高效信息傳送。
[0023] HB架構(gòu)允許了新設(shè)計(jì)的模塊和/或SoC的簡(jiǎn)單集成。HB架構(gòu)還允許了相同軟件在不 同模塊和/或不同類型的SoC中的簡(jiǎn)單集成和重用，因?yàn)檫@些模塊和SoC中的每個(gè)模塊和每 個(gè)SoC都能夠使用相同的HB協(xié)議經(jīng)由所分配的HB適配器模塊來進(jìn)行通信。芯片內(nèi)HB適配器 模塊將包括中斷的信息分組化，這允許了信息和中斷的高效傳送。這是在不需要用于中斷 的附加的指定通道和/或?qū)Ь€的情況下完成的。芯片間適配器模塊提供地址映射以允許在 使用相同HB協(xié)議的SoC之間的信息傳送。
[0024] HB架構(gòu)允許了經(jīng)由單向異步互連的高速信息傳送。這些HB適配器模塊中的每個(gè)HB 適配器模塊具有相應(yīng)的傳輸連接和接收連接。這些連接中的每個(gè)連接是單向的。模塊和/或 SoC可以基于具有不同時(shí)鐘頻率的不同時(shí)鐘信號(hào)進(jìn)行操作。芯片內(nèi)HB和芯片間HB獨(dú)立于SoC 的時(shí)鐘信號(hào)來傳送信息。芯片內(nèi)m和芯片間m包括定時(shí)模塊，這些定時(shí)模炔基于m時(shí)鐘頻 率來提供偏斜控制。這提供了在m適配器模塊之間的并行且準(zhǔn)同步的信息傳送。下文進(jìn)一 步詳細(xì)地描述了HB系統(tǒng)和對(duì)應(yīng)HB架構(gòu)的操作。
[0025] 圖1示出了包含多個(gè)SoC 12、14的HB系統(tǒng)HLSoC 12、14包括相應(yīng)的芯片內(nèi)HB 16、 18并且經(jīng)由芯片間HB 20連接到彼此。芯片內(nèi)HB 16、18中的每個(gè)芯片內(nèi)HB包括多個(gè)芯片內(nèi) HB適配器模塊(后文中被稱為芯片內(nèi)HB適配器)AHBIntra，它們串聯(lián)連接在一對(duì)芯片間HB適配 器模塊(后文中被稱為芯片內(nèi)冊(cè)適配器)A HBInter之間。芯片間HB適配器AHBInter被配置為經(jīng)由 對(duì)應(yīng)的芯片間HB連接到其他芯片間HB適配器。例如，芯片間HB適配器22經(jīng)由芯片間HB元件 26連接到芯片間HB適配器24。如所示出的，導(dǎo)電元件在HB適配器AH Bintra、AHBinter的連續(xù)對(duì)之 間延伸。盡管示出了某個(gè)數(shù)目的連續(xù)元件，但是HB 16、18、20中可以包括任何數(shù)目的導(dǎo)電元 件。這些芯片內(nèi)HB適配器AHBIntra*的每個(gè)芯片內(nèi)HB適配器A HBIntra可以連接到模塊和/或接 口，諸如SoC控制模塊27、28;蜂窩接口 29;圖形處理模塊(GPM)30、32; WLAN接口 34;圖像信號(hào) 處理器（ISP)接口36;通用異步接收器/傳輸器(UART)接口38;存儲(chǔ)器接口40;以及以太網(wǎng)接 口 42。接口 29、34、36、38、40、42可以經(jīng)由端口44、45、46、47、48、49連接到相應(yīng)的設(shè)備。
[0026] 盡管芯片內(nèi)HB適配器AHBIntra被示出為連接到某些模塊和接口，但是芯片內(nèi)HB適配 器AHBIntra可以連接到其他模塊和接口。例如，芯片內(nèi)HB適配器AHBIntra可以連接到：串行接口， 諸如通用串行總線（USB)接口；串行高級(jí)技術(shù)附件（SATA)接口；以及外圍組件互連快速 (PCIe)接口。這些模塊和/或接口中的每項(xiàng)中的一個(gè)或多個(gè)可以被包括在SoC 12、14中的每 個(gè)SoC中。存儲(chǔ)器接口40可以連接到易失性和/或非易失性存儲(chǔ)器，諸如動(dòng)態(tài)隨機(jī)訪問存儲(chǔ) 器(DRAM)、雙倍數(shù)據(jù)速率(DDR)存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、固態(tài)驅(qū)動(dòng)器(SDD)、硬盤驅(qū)動(dòng)器、 混合驅(qū)動(dòng)器、嵌入式多媒體卡(eMMC)，等等。
[0027] SoC控制模塊27、28每個(gè)都可以包括一個(gè)或多個(gè)處理模塊(或主控)和高速緩存，并 且可以控制其他模塊和/或接口的操作。這些接口可以經(jīng)由相應(yīng)的端口與相應(yīng)的無線網(wǎng)絡(luò) 和/或有線網(wǎng)絡(luò)、外圍設(shè)備(例如，攝像機(jī)、打印機(jī)、調(diào)制解調(diào)器、復(fù)印機(jī)等）、和/或其他設(shè)備 進(jìn)行通信。SoC控制模塊27、28中的每個(gè)SoC控制模塊經(jīng)由對(duì)應(yīng)的芯片內(nèi)HB 16、18和芯片內(nèi) m適配器AHBIntra來訪問SoC 12、14中的對(duì)應(yīng)SoC的模塊和接口。SoC控制模塊27、28中的每個(gè) SoC控制模塊經(jīng)由芯片內(nèi)HB 16、18中的對(duì)應(yīng)芯片內(nèi)HB、芯片間HB (例如，芯片間HB 20)、以及 HB適配器AHBIntra、AHBInter來訪問其他SoC的模塊和接口。例如，SoC控制模塊27、28之一可以向 芯片內(nèi)HB 16、18之一發(fā)送命令(或請(qǐng)求信號(hào)）。該命令可以經(jīng)由芯片間HB和/或芯片間HB 20 被轉(zhuǎn)發(fā)給這些模塊和/或接口中的一個(gè)模塊和/或接口。響應(yīng)于該命令，數(shù)據(jù)可以經(jīng)由芯片 內(nèi)HB 16、18之一和/或芯片間HB 20被返回給SoC控制模塊。
[0028] SoC 12、14可以如所示出的經(jīng)由端口 50、52和/或經(jīng)由芯片間HB適配器22、24連接 到彼此。端口 50、52可以被包括在芯片間HB適配器22、24中。HB適配器AHBintra、AHBi nte沖的每 個(gè)HB適配器可以包括兩個(gè)或更多端口，其中這些端口中的每個(gè)端口是傳輸端口或者接收端 口。這些端口中的每個(gè)端口可以被稱為主控端口和/或從屬端口，這取決于信息是被發(fā)送給 或來自（i)主控設(shè)備、模塊或接口，還是(ii)從屬設(shè)備、模塊或接口。
[0029] 圖2示出了包括多個(gè)SoC 70、72、74的跳躍總線系統(tǒng)60。第一SoC 70包括芯片內(nèi)HB 75。芯片內(nèi)HB 75包括串聯(lián)連接在一對(duì)芯片間HB適配器82、84之間的芯片內(nèi)HB適配器76、78、 80。冊(cè)適配器76、78、80、82、84可以替換圖1的對(duì)應(yīng)HB適配器中的任何HB適配器。芯片內(nèi)HB適 配器76、78、80可以連接到SoC控制模塊86;外圍接口模塊88、90;和/或其他模塊和/或接口 (其中的一些在上文中被提到）。芯片內(nèi)HB適配器76、78、80中的每個(gè)芯片內(nèi)HB適配器可以包 括非冊(cè)接口和HB接口（示例接口 92、94、96、98被示出）、協(xié)議轉(zhuǎn)換模塊(示例協(xié)議轉(zhuǎn)換模塊99 被示出）、以及定時(shí)模塊(示例定時(shí)模塊1〇〇被示出）。非m接口根據(jù)非m協(xié)議向?qū)?yīng)的m適 配器并且從對(duì)應(yīng)的HB適配器傳送信息。HB接口根據(jù)HB協(xié)議向?qū)?yīng)的HB適配器并且從對(duì)應(yīng)的 HB適配器傳送信息。非HB接口和HB接口經(jīng)由相應(yīng)的主控端口、從屬端口、傳輸端口和/或接 收端口連接到SoC控制模塊86;外圍接口模塊88、90;鄰近芯片內(nèi)HB適配器的接口；和/或芯 片間HB適配器82、84的接口。盡管第一芯片內(nèi)HB適配器76被示出為包括接口、協(xié)議轉(zhuǎn)換模 塊、以及定時(shí)模塊，但是其他芯片內(nèi)冊(cè)適配器(例如，芯片內(nèi)冊(cè)適配器78、80)每個(gè)都可以包 括相應(yīng)的接口、協(xié)議轉(zhuǎn)換模塊、以及定時(shí)模塊。
[0030] 第一芯片內(nèi)HB適配器76包括:連接到SoC控制模塊86的第一接口 92;經(jīng)由導(dǎo)電元件 102和緩沖器104連接到第二芯片內(nèi)HB適配器78的第二接口 94;經(jīng)由導(dǎo)電元件106和緩沖器 108連接到芯片間HB適配器82的第三接口96;以及第四接口 98。第一接口 92為非HB接口并且 包括與SoC控制模塊86的接口 110的主控端口和從屬端口相對(duì)應(yīng)的主控端口和從屬端口。其 他接口 94、96、98是HB接口。第四接口 98可以連接到另一芯片內(nèi)HB適配器、最后的芯片內(nèi)HB 適配器(例如，芯片內(nèi)HB適配器80)、或者另一芯片間HB適配器。作為一種示例，緩沖器102、 106可以定位在第一SoC 70的上層金屬層上，而SoC控制模塊86、外圍接口模塊88、90、和/或 其他模塊可以定位在比上層金屬層較低的層中（即，更接近于第一SoC 70的基板）。外圍接 口模塊88、90包括連接到相應(yīng)的外圍設(shè)備110、112的相應(yīng)接口 107、109。
[0031] 芯片內(nèi)HB適配器76、78、80可以如所示出的被鏈接在一起，并且可以通過將第一芯 片內(nèi)HB適配器76連接到最后的芯片內(nèi)HB適配器80而回環(huán)（loop back)。芯片內(nèi)HB適配器76、 78、80中的每個(gè)芯片內(nèi)HB適配器可以經(jīng)由相應(yīng)的芯片間HB適配器（例如，芯片間HB適配器 82、84)連接到一個(gè)或多個(gè)SoC(例如，SoC 72、74)。盡管示出了兩個(gè)芯片間耶適配器，但是附 加的芯片間HB適配器可以被包含在第一SoC 70中并且可以連接到芯片內(nèi)HB適配器76、78、 80中的任何芯片內(nèi)HB適配器。芯片內(nèi)HB適配器76、78、80每個(gè)都可以包括用于連接到任何數(shù) 目的模塊、接口和/或HB適配器的任何數(shù)目的接口。
[0032]芯片內(nèi)HB適配器模塊76、78、80的如下接口（例如，接口 92)可以被稱為非HB接口， 這些接口連接到（i) SoC控制模塊86、（ i i)外圍接口模塊88、90、和/或（i i i)連接到芯片內(nèi)HB 75的其他模塊和/或接口。非HB接口可以包括相應(yīng)的主控端口和從屬端口。主控端口和從屬 端口可以對(duì)信息進(jìn)行操作，和/或經(jīng)由相同或不同的非HB協(xié)議向SoC控制模塊86、外圍接口 模塊88、89、和/或其他模塊和/或接口并且從SoC控制模塊86、外圍接口模塊88、89、和/或其 他模塊和/或接口傳送信息。非m協(xié)議可以基于相同的時(shí)鐘信號(hào)或者不同的時(shí)鐘信號(hào)。非m 協(xié)議可以是例如高級(jí)微控制器總線架構(gòu)(AMBA)、高級(jí)可擴(kuò)展接口（AXI)協(xié)議、以及AMBA高性 能總線(AHB)。SoC控制模塊86、外圍接口模塊88、89、和/或其他模塊和/或接口可以（i)根據(jù) 這些非HB協(xié)議中的一個(gè)或多個(gè)非HB協(xié)議、并且（i i)基于這些時(shí)鐘信號(hào)中的一個(gè)或多個(gè)時(shí)鐘 信號(hào)，向芯片內(nèi)HB 75并且從芯片內(nèi)HB 75傳送信息。芯片內(nèi)HB適配器76、78、80的其他接口 (例如，接口 94、96、98)可以被稱為HB接口并且根據(jù)HB協(xié)議來傳送信息。芯片內(nèi)HB適配器76、 78、80被配置為從非HB接口接收信息，而不管被用來傳送該信息的時(shí)鐘信號(hào)。
[0033]協(xié)議轉(zhuǎn)換模塊99可以包括緩沖器120和分組化模塊122。協(xié)議轉(zhuǎn)換模塊99把根據(jù)非 HB協(xié)議中的一個(gè)或多個(gè)非HB協(xié)議所接收的信息轉(zhuǎn)換為根據(jù)HB協(xié)議的格式的信息。所接收的 信息可以被存儲(chǔ)在緩沖器120中并且然后由分組化模塊122分組化。作為結(jié)果，生成了具有 頭部和主體的分組。頭部可以包括源地址、目的地地址、以及將被傳送和/或訪問的比特?cái)?shù) 目。主體可以包括命令、所請(qǐng)求的信息、數(shù)據(jù)和/或其他信息。分組化模塊122還可以將中斷 分組化，并且經(jīng)由對(duì)應(yīng)的HB接口、緩沖器和導(dǎo)電元件在HB適配器76、78、80、82、84之間與其 他信息類似地和/或與其他信息一起傳輸中斷。這消除了對(duì)于用于中斷的附加線路、導(dǎo)電元 件和/或通道的需求。
[0034] 定時(shí)模塊100可以包括生成HB時(shí)鐘信號(hào)的HB時(shí)鐘124。盡管定時(shí)模塊100和HB時(shí)鐘 124被示出為是第一芯片內(nèi)HB適配器76的一部分，但是定時(shí)模塊100和/或HB時(shí)鐘124可以是 冊(cè)適配器76、78、80、82、84中的任何冊(cè)適配器的一部分，和/或可以與冊(cè)適配器76、78、80、 82、84是分離的并且向HB適配器76、78、80、82、84提供冊(cè)時(shí)鐘信號(hào)。冊(cè)適配器76、78、80、82、 84可以共享相同的HB時(shí)鐘信號(hào)。相同的HB時(shí)鐘信號(hào)可以由SoC 70、72、74的HB適配器共享。 HB適配器76、78、80、82、84中的每個(gè)HB適配器的定時(shí)模塊和/或分組化模塊可以將HB時(shí)鐘信 號(hào)包含在從對(duì)應(yīng)的HB適配器轉(zhuǎn)發(fā)給其他HB適配器之一的信息信號(hào)中。
[0035] 定時(shí)模塊100還可以執(zhí)行偏斜控制。這可以包括基于HB時(shí)鐘信號(hào)來對(duì)在芯片內(nèi)HB 適配器的對(duì)應(yīng)接口處在并行通道上接收的信息(或分組)進(jìn)行采樣。偏斜控制確保了在HB適 配器之間的并行通道上轉(zhuǎn)發(fā)的信息的比特在彼此的預(yù)定時(shí)段內(nèi)被接收。這提供了信息的并 行傳播和信號(hào)的對(duì)齊?？梢源嬖谌魏螖?shù)目的接收通道和傳輸通道以及對(duì)應(yīng)的導(dǎo)電元件在m 適配器與對(duì)應(yīng)的緩沖器之間并行地延伸。
[0036] 芯片間HB適配器82、84包括:連接到芯片內(nèi)HB適配器76、78的HB接口 131、133;以及 連接到芯片間HB 150、152的HB接口 135、137。芯片間HB適配器82、84包括地址變換模塊130、 132 ;標(biāo)識(shí)符（ID)模塊134、136 ;串行化器/解串行化器（SER/DER) 138、140 ;以及定時(shí)模塊 142、144。對(duì)于傳出的信息，地址變換模塊可以把從芯片內(nèi)HB適配器接收的分組中提供的本 地地址變換為全局地址。本地地址對(duì)本地芯片可以是可識(shí)別的并且對(duì)其他芯片不是。全局 地址對(duì)本地芯片并且對(duì)其他芯片可以是可識(shí)別的。本地地址可以是指本地芯片中的存儲(chǔ)器 位置和/或連接到本地芯片的存儲(chǔ)器設(shè)備的地址。全局地址可以是指遠(yuǎn)程芯片中的存儲(chǔ)器 位置和/或連接到遠(yuǎn)程芯片的存儲(chǔ)器設(shè)備的地址。對(duì)于傳入的信息，地址變換模塊可以把從 遠(yuǎn)程SoC接收的全局地址變換為該地址變換模塊的本地SoC的本地地址。
[0037] ID模塊134、136可以將一個(gè)或多個(gè)唯一 ID添加到從芯片內(nèi)HB適配器76、78、80接收 的分組的頭部。這些唯一ID對(duì)SoC、源模塊(請(qǐng)求和/或提供信息的模塊）、源接口（請(qǐng)求和/或 提供信息的接口）、和/或芯片間m適配器可以是唯一的?？梢越?jīng)由例如ID模塊所執(zhí)行的軟 件來指配唯一ID。作為一種示例，地址變換模塊130、132之一可以從芯片內(nèi)HB 75接收本地 的40比特地址，并且基于由ID模塊134、136之一所提供的唯一 ID來生成全局的48比特地址。
[0038] 3￡1?/1^財(cái)莫塊138、140可以把分別在芯片間冊(cè)150、152上從芯片間冊(cè)適配器82、84 傳輸?shù)男畔?或分組）串行化，并且把經(jīng)由芯片間冊(cè)150、152從SoC 72、74接收的信息(或分 組)解串行化。定時(shí)模塊142、144可以與芯片內(nèi)HB適配器76的定時(shí)模塊100類似地進(jìn)行操作， 包括HB時(shí)鐘信號(hào)的傳輸和偏斜控制。
[0039]模塊86、88、90(以及連接到芯片內(nèi)HB適配器76、78、80的其他模塊和/或接口）可以 基于相應(yīng)的宏(macro)進(jìn)行操作。歸因于芯片內(nèi)HB適配器76、78、80的配置和操作，這些宏可 以是特定于芯片的和/或可以在不同類型的芯片中被重用。這是因?yàn)?，與這些宏中的每個(gè)宏 相關(guān)聯(lián)的時(shí)鐘信號(hào)不需要匹配于和/或被修改以匹配于對(duì)應(yīng)芯片的時(shí)鐘信號(hào)。不需要時(shí)鐘 匹配是因?yàn)?，不管信息何時(shí)被接收，芯片內(nèi)HB適配器76、78、80都能夠進(jìn)行操作。
[0040] 芯片內(nèi)HB適配器76、78、80可以知曉宏的定時(shí)。這可以被編程到芯片內(nèi)HB適配器 76、78、80中，和/或可以基于與模塊86、88、90(以及連接到芯片內(nèi)HB適配器76、78、80的其他 模塊和/或接口）的通信和/或從模塊86、88、90(以及連接到芯片內(nèi)HB適配器76、78、80的其 他模塊和/或接口）接收的時(shí)鐘信號(hào)。因此，芯片內(nèi)適配器76、78、80可以能夠確定信息將何 時(shí)從模塊86、88、90(以及連接到芯片內(nèi)HB適配器76、78、80的其他模塊和/或接口）被接收并 且相應(yīng)地進(jìn)行響應(yīng)。在另一實(shí)施例中并且關(guān)于從模塊86、88、90(以及連接到芯片內(nèi)HB適配 器76、78、80的其他模塊和/或接口）接收信息，芯片內(nèi)HB適配器76、78、80可能是不知曉時(shí)間 的并且對(duì)所接收的信息進(jìn)行緩沖。
[00411 芯片內(nèi)HB 75向標(biāo)準(zhǔn)化的可互換連接點(diǎn)（即，芯片內(nèi)HB適配器76、78、80)提供了可 互換連接點(diǎn)之間的頂級(jí)的路由和定時(shí)。異步的信息傳送可以發(fā)生在以下各項(xiàng)之間：（i)模塊 86、88、90以及連接到芯片內(nèi)HB適配器76、78、80的其他模塊和/或接口，以及（ii)芯片內(nèi)HB 適配器76、78、80。歸因于所執(zhí)行的偏斜控制，HB適配器76、78、80、82、84之間的信息傳送可 以被稱為準(zhǔn)同步的。包含可互換連接點(diǎn)允許了可互換連接點(diǎn)的簡(jiǎn)單驗(yàn)證和硅注入。
[0042]這些HB接口可以被稱為組合式主控接口和從屬接口，并且經(jīng)由相應(yīng)的傳輸導(dǎo)電元 件和接收導(dǎo)電元件(例如，導(dǎo)電元件102、106)以傳送并行格式的信息。傳輸導(dǎo)電元件和接收 導(dǎo)電元件每個(gè)都可以是單向的。作為一種示例，傳輸導(dǎo)電元件可以包括128個(gè)數(shù)據(jù)元件和16 個(gè)選通(strobe)元件。接收導(dǎo)電元件也可以包括128個(gè)數(shù)據(jù)元件和16個(gè)選通元件。這不同于 傳統(tǒng)的AXI交叉網(wǎng)（cross-mesh)配置，在傳統(tǒng)的AXI交叉網(wǎng)配置中，例如，設(shè)備A經(jīng)由從設(shè)備A 延伸的交叉網(wǎng)配置的相應(yīng)分支連接到設(shè)備B-D。所公開的HB系統(tǒng)60允許設(shè)備A-D經(jīng)由串聯(lián)HB 進(jìn)行連接，以使得設(shè)備A-D中的每個(gè)設(shè)備能夠通過在該HB的HB適配器之間串行地轉(zhuǎn)發(fā)信息 來與其他設(shè)備A-D中的每個(gè)設(shè)備進(jìn)行通信。該信息從源設(shè)備(例如，設(shè)備A)并且在HB適配器 之間被轉(zhuǎn)發(fā)，直至到達(dá)最接近于目的地設(shè)備(例如，目的地設(shè)備D)的芯片內(nèi)HB適配器。
[0043] SoC控制模塊86可以包括啟動(dòng)模塊160。啟動(dòng)模塊160可以啟動(dòng)第一SoC 70和/或其 他S〇C(例如，SoC 72、74)的模塊和適配器。啟動(dòng)模塊160可以指令這些其他SoC何時(shí)啟動(dòng)以 及用于這些SoC的相應(yīng)啟動(dòng)代碼被存儲(chǔ)在何處。啟動(dòng)代碼可以被存儲(chǔ)在第一SoC 72、這些其 他SoC中，和/或與第一SoC 72和/或其他SoC分離的存儲(chǔ)器中。這些其他SoC可以基于來自第 一SoC 72的指令進(jìn)行啟動(dòng)。這些其他SoC可以基于這些其他SoC中的相應(yīng)的所存儲(chǔ)和預(yù)設(shè)的 比特、預(yù)設(shè)的引腳(pin)、和/或預(yù)設(shè)的引信(fuse)來進(jìn)行啟動(dòng)，它們指示了是自啟動(dòng)還是基 于來自第一SoC 72的指令進(jìn)行啟動(dòng)。如下文進(jìn)一步描述的，這些指令可以被提供在芯片間 HB(IHB)就緒信號(hào)中。關(guān)于圖5和6更詳細(xì)地描述啟動(dòng)模塊160的操作。
[0044]圖3示出了地址變換模塊170。地址變換模塊170可以替換圖2的地址變換模塊中的 任何地址變換模塊。地址變換模塊170包括本地地址掩蔽模塊172、第一地址比較模塊174、 全局地址掩蔽模塊176、以及第二地址比較模塊178。本地地址掩蔽模塊172可以指示要與預(yù) 定數(shù)目的全局地址進(jìn)行比較的本地地址的比特?cái)?shù)目。第一地址比較模塊174將本地地址或 它的一部分與一個(gè)或多個(gè)全局地址進(jìn)行比較以找到匹配。如果匹配被找到，則所匹配的全 局地址被使用在對(duì)該本地地址的替換中。
[0045] 例如，本地地址掩蔽模塊172可以指示本地地址的48比特中的前32比特將與預(yù)定 數(shù)目的全局地址中的每個(gè)全局地址的前32比特進(jìn)行比較，直至找到匹配。預(yù)定數(shù)目的全局 地址可以被存儲(chǔ)在相應(yīng)的寄存器中并且與本地地址進(jìn)行比較。這些比較可以并行地(或者 在相同的時(shí)間段期間）被執(zhí)行。該本地地址然后經(jīng)由第一地址比較模塊174被重映射到匹配 的全局地址。
[0046] 全局地址掩蔽模塊176可以指示要與預(yù)定數(shù)目的本地地址進(jìn)行比較的全局地址的 比特?cái)?shù)目。第二地址比較模塊178將全局地址或它的一部分與一個(gè)或多個(gè)本地地址進(jìn)行比 較以找到匹配。如果匹配被找到，則所匹配的本地地址被使用在對(duì)該全局地址的替換中。 [0047]例如，全局地址掩蔽模塊176可以指示全局地址的48比特中的前32比特將與預(yù)定 數(shù)目的本地地址中的每個(gè)本地地址的前32比特進(jìn)行比較，直至找到匹配。預(yù)定數(shù)目的本地 地址可以被存儲(chǔ)在相應(yīng)的寄存器中并且與全局地址進(jìn)行比較。這些比較可以并行地(或者 在相同的時(shí)間段期間）被執(zhí)行。該全局地址然后經(jīng)由第二地址比較模塊178被重映射到匹配 的本地地址。
[0048]如果全局地址從當(dāng)前的SoC經(jīng)由一個(gè)或多個(gè)芯片內(nèi)HB以及一個(gè)或多個(gè)芯片間HB被 轉(zhuǎn)發(fā)給另一SoC，則全局地址可以不重映射到本地地址。重映射可以發(fā)生在最終的目的地 SoC。這被稱為旁路一個(gè)或多個(gè)芯片。
[0049] 可以使用許多方法來操作本文所公開的系統(tǒng)，圖4中圖示了一種示例方法。在圖4 中，示出了操作HB系統(tǒng)（例如，圖卜2的HB系統(tǒng)10、60之一）的方法。盡管主要關(guān)于圖卜3的實(shí) 施方式描述了以下的任務(wù)，但是這些任務(wù)可以容易地被修改以應(yīng)用到本公開的其他實(shí)施方 式。這些任務(wù)可以迭代地被執(zhí)行。
[0050] 該方法可以在200處開始。在202處，第一芯片內(nèi)HP適配器(例如，芯片內(nèi)HP適配器 76)從模塊(例如，SoC控制模塊86)接收信息(例如，命令）。可以經(jīng)由第一芯片內(nèi)適配器的非 HB接口的主控端口來接收該信息。
[0051]在204處，協(xié)議轉(zhuǎn)換模塊將所接收的信息轉(zhuǎn)換為HB協(xié)議。所接收的信息可能具有不 同的類型，可能以不同的速率被接收，和/或可能基于不同的時(shí)鐘頻率被傳輸。不管該信息 被接收的協(xié)議，協(xié)議轉(zhuǎn)換模塊都根據(jù)m協(xié)議將該信息轉(zhuǎn)換為m格式。這可以包括分組化模 塊對(duì)該信息進(jìn)行分組化并且向一個(gè)或多個(gè)分組添加頭部。該頭部可以包括源地址、目的地 地址、源芯片唯一ID、目的地芯片唯一ID、源模塊唯一ID、和/或目的地模塊唯一ID。源地址 和目的地地址可以不是SoC的地址，而是可以指代SoC之中或SoC之外的存儲(chǔ)器位置和/或連 接到SoC的設(shè)備的地址。
[0052] 在206處，第一芯片內(nèi)HP適配器可以基于該頭部中的任何信息或全部信息來確定 在204處生成的一個(gè)或多個(gè)分組是（i)將從當(dāng)前的芯片內(nèi)適配器模塊內(nèi)部地被轉(zhuǎn)發(fā)給當(dāng)前 的SoC，還是（ii)將被發(fā)送給另一SoC。如果這些分組將保持在當(dāng)前的S0C中，則任務(wù)208被執(zhí) 行，否則任務(wù)222被執(zhí)行。
[0053] 在208處，第一芯片內(nèi)HP適配器可以基于該頭部中的任何信息或全部信息來確定 在204處生成的該一個(gè)或多個(gè)分組是否將被轉(zhuǎn)發(fā)給下一芯片內(nèi)HP適配器模塊。如果這些分 組將沿著芯片內(nèi)HB被轉(zhuǎn)發(fā)給下一芯片內(nèi)HP適配器模塊，則任務(wù)210被執(zhí)行，否則任務(wù)215被 執(zhí)行。
[0054]在210處，該信息和HB時(shí)鐘信號(hào)從當(dāng)前的（或者前一）芯片內(nèi)HB適配器模塊經(jīng)由芯 片內(nèi)m被轉(zhuǎn)發(fā)給下一芯片內(nèi)HP適配器模塊。這些分組被散布在HB適配器模塊之間的多個(gè)可 用并行通道上。在212處，在下一芯片內(nèi)HP適配器模塊處被接收之前，該信息經(jīng)由前一芯片 內(nèi)HB適配器模塊與下一芯片內(nèi)HB適配器模塊之間的緩沖器(例如，緩沖器102)而被緩沖。在 214處，在這些通道上并且在下一芯片間HB適配器模塊處接收的分組的比特基于HB時(shí)鐘信 號(hào)而被采樣。該采樣可以被調(diào)節(jié)以執(zhí)行偏斜控制，以調(diào)節(jié)這些比特在這些通道中的每個(gè)通 道處被接收的速率。這輔助了確保在并行通道上并且在彼此的第一預(yù)定時(shí)段內(nèi)被傳輸?shù)谋?特在彼此的第二預(yù)定時(shí)段內(nèi)被接收。第二預(yù)定時(shí)段可以是與第一預(yù)定時(shí)段的相同長(zhǎng)度。在 任務(wù)214之后，任務(wù)206可以被執(zhí)行，其中該下一芯片內(nèi)HP適配器模塊現(xiàn)在是當(dāng)前的芯片內(nèi) HP適配器模塊。
[0055]在215處，以分組為形式的信息由該下一芯片內(nèi)HP適配器模塊的協(xié)議轉(zhuǎn)換模塊轉(zhuǎn) 換為對(duì)目的地設(shè)備是可識(shí)別的格式。該信息可以采用與源設(shè)備所傳輸?shù)男畔⑾嗤母袷?和/或基于與源設(shè)備所傳輸?shù)男畔⑾嗤膮f(xié)議，或者可以采用不同的格式和/或基于不同的 協(xié)議。在216處，經(jīng)轉(zhuǎn)換的信息從芯片內(nèi)HB被轉(zhuǎn)發(fā)給目的地設(shè)備、模塊和/或接口。在218處， 最近（latest)的芯片內(nèi)HB適配器模炔基于該信息來確定是否已經(jīng)從目的地設(shè)備、模塊和/ 或接口接收到響應(yīng)。如果已經(jīng)接收到響應(yīng)，則任務(wù)220被執(zhí)行，否則該方法可以在238處結(jié) 束。
[0056]在220處，在最近的芯片內(nèi)HB適配器模塊處從目的地設(shè)備、模塊和/或接口接收響 應(yīng)，并且該響應(yīng)經(jīng)由芯片內(nèi)HB被轉(zhuǎn)發(fā)給該信息的源。該響應(yīng)可以包括例如存儲(chǔ)器中所存儲(chǔ) 的數(shù)據(jù)。該響應(yīng)的轉(zhuǎn)發(fā)可以按照該信息被發(fā)送給目的地設(shè)備、模塊和/或接口的相反順序發(fā) 生。
[0057]在222處，該信息從當(dāng)前的芯片內(nèi)HB適配器模塊被轉(zhuǎn)發(fā)給芯片間HB適配器模塊(例 如，芯片間HB適配器82)。在224處，在芯片間HB適配器模塊處被接收之前，該信息被緩沖。在 226處，芯片間HB適配器模塊對(duì)所接收的信息進(jìn)行采樣。這可以包括如上文所描述的偏斜控 制，并且可以基于在芯片間HB適配器模塊處從最后的芯片內(nèi)HB適配器模塊(先前被稱為當(dāng) 前的芯片內(nèi)HB適配器模塊)接收的HB時(shí)鐘信號(hào)。
[0058] 在228處，ID模塊(例如，該ID模塊)確定一個(gè)或多個(gè)唯一ID。在230處，地址變換模 塊可以基于該一個(gè)或多個(gè)唯一 ID將本地地址變換為全局地址。可以基于該一個(gè)或多個(gè)唯一 ID以及所確定的全局地址來修改這些分組的頭部。在231處，串行化器/解串行化器模塊將 這些分組的比特串行化。在232處，芯片間HB適配器模塊經(jīng)由芯片間HB把經(jīng)串行化的比特轉(zhuǎn) 發(fā)給下一 SoC。盡管這些分組被串行化，但是分組可以經(jīng)由前一 SoC與下一 SoC之間的并行通 道而被傳輸，其中每個(gè)通道包括相應(yīng)分組的經(jīng)串行化的比特。分組的比特可以通過一個(gè)或 多個(gè)通道被傳輸給下一 SoC。
[0059]在234處，芯片間HB適配器模炔基于經(jīng)由芯片間HB傳輸?shù)姆纸M來確定是否已經(jīng)接 收到來自下一 SoC的響應(yīng)。該響應(yīng)可以包括例如下一芯片或連接到下一芯片的設(shè)備之中所 存儲(chǔ)的數(shù)據(jù)或啟動(dòng)代碼。如果已經(jīng)接收到響應(yīng)，則任務(wù)236被執(zhí)行，否則該方法可以在238處 結(jié)束。在236處，該響應(yīng)經(jīng)由芯片內(nèi)HB被轉(zhuǎn)發(fā)給該信息的源。這可以按照該信息被傳輸?shù)南?反順序來進(jìn)行。
[0060]上文所描述的任務(wù)意指是說明性示例，取決于應(yīng)用，這些任務(wù)可以依次地、同步 地、同時(shí)地、連續(xù)地、在交疊的時(shí)間段期間、或者按照不同的順序被執(zhí)行。此外，取決于事件 的實(shí)施方式和/或次序，這些任務(wù)中的任何任務(wù)可以不被執(zhí)行或者被跳過。
[0061 ]圖5示出了被配置為執(zhí)行交叉芯片（cross-chip)啟動(dòng)控制的HB系統(tǒng)250。冊(cè)系統(tǒng) 250包括第一SoC 252和第二SoC 254。第一SoC 252可以被稱為"基礎(chǔ)"或"主控啟動(dòng)"芯片， 并且第二SoC 254可以被稱為"次級(jí)"芯片。第一SoC 252包括:具有啟動(dòng)模塊258的SoC控制 模塊256;HB 260; ROM和/或高速緩存262;存儲(chǔ)器接口模塊264;以及芯片間HB適配器模塊 266。冊(cè)260包括分別連接到ROM和/或高速緩存262、存儲(chǔ)器接口模塊264、以及芯片間HB適 配器模塊266的芯片內(nèi)HB適配器模塊268。芯片內(nèi)HB適配器模塊268可以類似于圖2的芯片內(nèi) HB適配器模塊而被配置。存儲(chǔ)器接口模塊264連接到存儲(chǔ)器設(shè)備，諸如eMMC 270、USB模塊 272、DDR存儲(chǔ)器274和UART模塊276。芯片間HB適配器模塊266經(jīng)由芯片間HB 280連接到第二 SoC 254,芯片間HB 280可以連接到另一存儲(chǔ)器設(shè)備(例如，第二DDR存儲(chǔ)器278)。參考圖6來 進(jìn)一步描述HB系統(tǒng)250。
[0062]圖6示出了一種啟動(dòng)方法。盡管主要關(guān)于圖5的實(shí)施方式描述了以下的任務(wù)，但是 這些任務(wù)可以容易地被修改以應(yīng)用到本公開的其他實(shí)施方式。這些任務(wù)可以迭代地被執(zhí) 行。
[0063] 該方法可以在330處開始。以下的任務(wù)302-308與基礎(chǔ)芯片(例如，第一SoC 252)相 關(guān)聯(lián)。在302處，基礎(chǔ)芯片被開啟（例如，被通電）。在304處，基礎(chǔ)芯片將用于基礎(chǔ)芯片和/或 一個(gè)或多個(gè)次級(jí)芯片(例如，第二SoC 254)的啟動(dòng)代碼加載在一個(gè)或多個(gè)存儲(chǔ)器(或存儲(chǔ)器 設(shè)備）中，諸如加載在存儲(chǔ)器設(shè)備262、270、272、274、276中的一個(gè)或多個(gè)存儲(chǔ)器設(shè)備中。這 可以包括將啟動(dòng)代碼加載到基礎(chǔ)芯片的高速緩存中，或者在這些存儲(chǔ)器設(shè)備中的兩個(gè)或更 多存儲(chǔ)器設(shè)備之間傳送啟動(dòng)代碼。在306處，如果不是已經(jīng)在304處被執(zhí)行，則次級(jí)芯片的啟 動(dòng)代碼可以被加載。
[0064]在308處，基礎(chǔ)芯片和/或?qū)?yīng)的啟動(dòng)模塊可以生成芯片間HB(IHB)就緒信號(hào)，以指 示基礎(chǔ)芯片、芯片間HB、基礎(chǔ)芯片的芯片內(nèi)HB、以及啟動(dòng)代碼就緒用于次級(jí)芯片。IHB就緒信 號(hào)可以指示用于次級(jí)芯片中的每個(gè)次級(jí)芯片和/或次級(jí)芯片的模塊中的每個(gè)模塊的啟動(dòng)代 碼位于何處。IHB信號(hào)從基礎(chǔ)芯片經(jīng)由芯片間HB被傳輸給次級(jí)芯片。如果多于一個(gè)次級(jí)芯片 正在接收IHB就緒信號(hào)，則IHB就緒信號(hào)可以從第一次級(jí)芯片被轉(zhuǎn)發(fā)給第二次級(jí)芯片，或者 可以直接從基礎(chǔ)芯片被轉(zhuǎn)發(fā)給次級(jí)芯片中的每個(gè)次級(jí)芯片。
[0065]任務(wù)310-314與第一次級(jí)芯片相關(guān)聯(lián)。在310處，第一次級(jí)芯片在第一次級(jí)芯片的 芯片間HB適配器模塊處接收IHB信號(hào)。在312處，第一次級(jí)芯片的芯片間HB適配器模塊確定 是否將IHB信號(hào)轉(zhuǎn)發(fā)給第二次級(jí)HB芯片。如果IHB信號(hào)將不被轉(zhuǎn)發(fā)，則任務(wù)314被執(zhí)行，否則 任務(wù)316被執(zhí)行。
[0066]在314處，第一次級(jí)芯片基于IHB信號(hào)確定是否啟動(dòng)。這可以包括第一次級(jí)芯片的 控制模塊根據(jù)MB信號(hào)確定是否訪問啟動(dòng)代碼，和/或是否基于第一次級(jí)芯片和/或連接到 第一次級(jí)芯片的存儲(chǔ)器設(shè)備中所存儲(chǔ)的代碼來進(jìn)行啟動(dòng)。第一次級(jí)芯片可以（i)生成訪問 請(qǐng)求信號(hào)以根據(jù)MB信號(hào)加載啟動(dòng)代碼，以及(ii)基于該訪問請(qǐng)求信號(hào)，從基礎(chǔ)SoC和/或在 基礎(chǔ)SoC內(nèi)部和/或連接到基礎(chǔ)SoC的存儲(chǔ)器設(shè)備接收啟動(dòng)代碼。訪問請(qǐng)求信號(hào)可以經(jīng)由芯 片內(nèi)HB適配器、芯片內(nèi)HB、芯片間HB適配器、以及芯片間HB而被發(fā)送回到基礎(chǔ)SoC的控制模 塊和/或發(fā)送給基礎(chǔ)SoC中的或者連接到基礎(chǔ)SoC的存儲(chǔ)器。啟動(dòng)代碼然后可以經(jīng)由芯片內(nèi) HB適配器、芯片內(nèi)HB、芯片間HB適配器、以及芯片間HB而被發(fā)送給第一次級(jí)SoC的控制模塊。 [0067] 在316處，第二次級(jí)SoC可以根據(jù)IHB信號(hào)進(jìn)行啟動(dòng)。在任務(wù)314、316之后，該方法可 以在318處結(jié)束。
[0068]本公開中所描述的無線通信能夠完全地或者部分地符合于IEEE標(biāo)準(zhǔn)802.11-2012、IEEE標(biāo)準(zhǔn)802.16-2009、IEEE標(biāo)準(zhǔn)802.20-2008、和/或藍(lán)牙核心規(guī)范v4.0來進(jìn)行。在各 種實(shí)施方式中，藍(lán)牙核心規(guī)范v4.0可以通過藍(lán)牙核心規(guī)范附錄2、3或4中的一個(gè)或多個(gè)而被 修改。在各種實(shí)施方式中，IEEE 802.11-2012可以通過草案IEEE標(biāo)準(zhǔn)802.1 lac、草案IEEE標(biāo) 準(zhǔn)802.1 lad、和/或草案IEEE標(biāo)準(zhǔn)802.1 lah進(jìn)行補(bǔ)充。
[0069] 前述描述在性質(zhì)上僅是說明性的，并且決不意圖為限制本公開、它的應(yīng)用、或使 用。本公開的寬泛教導(dǎo)能夠以各種形式來實(shí)施。因此，雖然這一公開包括特定的示例，但是 本公開的真實(shí)范圍不應(yīng)當(dāng)如此被限制，因?yàn)橐唤?jīng)研究附圖、說明書和以下的權(quán)利要求，其他 的修改將變得明顯。如本文所使用的，短語"A、B和C中的至少一個(gè)"應(yīng)當(dāng)被解釋為意指使用 非排他的邏輯"或"的邏輯(A或B或C)，并且不應(yīng)當(dāng)解釋為意指"至少一個(gè)A、至少一個(gè)B、以及 至少一個(gè)C"。應(yīng)當(dāng)理解，不變更本公開的原理，方法內(nèi)的一個(gè)或多個(gè)步驟可以按照不同的順 序(或者并發(fā)地)被執(zhí)行。
[0070] 在本申請(qǐng)中（包括下面的定義），術(shù)語"模塊"或術(shù)語"控制器"可以被替換為術(shù)語 "電路"。術(shù)語"模塊"可以指代以下各項(xiàng)、是以下各項(xiàng)的一部分、或者包括以下各項(xiàng)：專用集 成電路(ASIC);數(shù)字、模擬、或混合式模擬/數(shù)字分立電路;數(shù)字、模擬、或混合式模擬/數(shù)字 集成電路;組合邏輯電路;現(xiàn)場(chǎng)可編程門陣列(FPGA);執(zhí)行代碼的處理器電路(共享的、專屬 的、或群組）；存儲(chǔ)由處理器電路執(zhí)行的代碼的存儲(chǔ)器電路(共享的、專屬的、或群組）；提供 所描述的功能的其他適合的硬件組件;或者上面中的一些或全部的組合，諸如在片上系統(tǒng) 中。
[0071] 模塊可以包括一個(gè)或多個(gè)接口電路。在一些示例中，接口電路可以包括連接到局 域網(wǎng)（LAN)、互聯(lián)網(wǎng)、廣域網(wǎng)(WAN)、或它們的組合的有線接口或無線接口。本公開的任何給 定模塊的功能可以被分布在經(jīng)由接口電路連接的多個(gè)模塊之間。例如，多個(gè)模塊可以允許 負(fù)載平衡。在進(jìn)一步的示例中，服務(wù)器(也被稱作遠(yuǎn)程、或云)模塊可以代表客戶端模塊完成 一些功能。
[0072] 如上文所使用的術(shù)語"代碼"可以包括軟件、固件、和/或微代碼，并且可以指代程 序、例程、函數(shù)、類、數(shù)據(jù)結(jié)構(gòu)、和/或?qū)ο?。術(shù)語"共享的處理器電路"涵蓋執(zhí)行來自多個(gè)模塊 的一些代碼或全部代碼的單個(gè)處理器電路。術(shù)語"群組處理器電路"涵蓋與另外的處理器電 路相組合來執(zhí)行來自一個(gè)或多個(gè)模塊的一些代碼或全部代碼的處理器電路。對(duì)多個(gè)處理器 電路的參考涵蓋分立裸片上的多個(gè)處理器電路、單個(gè)裸片上的多個(gè)處理器電路、單個(gè)處理 器電路的多個(gè)核心、單個(gè)處理器電路的多個(gè)線程、或者上面的組合。術(shù)語"共享的存儲(chǔ)器電 路"涵蓋存儲(chǔ)來自多個(gè)模塊的一些代碼或全部代碼的單個(gè)存儲(chǔ)器電路。術(shù)語"群組存儲(chǔ)器電 路"涵蓋與另外的存儲(chǔ)器相組合來存儲(chǔ)來自一個(gè)或多個(gè)模塊的一些代碼或全部代碼的存儲(chǔ) 器電路。
[0073] 術(shù)語"存儲(chǔ)器電路"是術(shù)語"計(jì)算機(jī)可讀介質(zhì)"的子集。如本文所使用的術(shù)語"計(jì)算 機(jī)可讀介質(zhì)"沒有涵蓋通過介質(zhì)（諸如，在載波上)傳播的瞬態(tài)電信號(hào)或電磁信號(hào)；術(shù)語"計(jì) 算機(jī)可讀介質(zhì)"因此可以被考慮為是有形且非瞬態(tài)的。非瞬態(tài)有形計(jì)算機(jī)可讀介質(zhì)的非限 制性示例包括非易失性存儲(chǔ)器電路(諸如，閃速存儲(chǔ)器電路或掩模只讀存儲(chǔ)器電路）、易失 性存儲(chǔ)器電路(諸如，靜態(tài)隨機(jī)訪問存儲(chǔ)器電路和動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器電路）、以及次級(jí)存 貯器，諸如磁存貯器(諸如，磁帶或硬盤驅(qū)動(dòng)器)和光存貯器。
[0074] 本申請(qǐng)中所描述的裝置和方法可以部分地或者完全地由專用計(jì)算機(jī)來實(shí)施，專用 計(jì)算機(jī)通過將通用計(jì)算機(jī)配置為執(zhí)行計(jì)算機(jī)程序中具體化的一個(gè)或多個(gè)特定功能來創(chuàng)建。 計(jì)算機(jī)程序包括至少一個(gè)非瞬態(tài)有形計(jì)算機(jī)可讀介質(zhì)上所存儲(chǔ)的處理器可執(zhí)行指令。計(jì)算 機(jī)程序還可以包括或依賴于所存儲(chǔ)的數(shù)據(jù)。計(jì)算機(jī)程序可以包括與專用計(jì)算機(jī)的硬件進(jìn)行 交互的基本輸入/輸出系統(tǒng)(BIOS)、與專用計(jì)算機(jī)的特定設(shè)備進(jìn)行交互的設(shè)備驅(qū)動(dòng)器、一個(gè) 或多個(gè)操作系統(tǒng)、用戶應(yīng)用、背景服務(wù)和應(yīng)用，等等。
[0075] 計(jì)算機(jī)程序可以包括：（i)匯編代碼；（ii)由編譯器從源代碼生成的對(duì)象代碼； (iii)用于由解釋器執(zhí)行的源代碼；（iv)用于由即時(shí)編譯器編譯和執(zhí)行的源代碼；（v)用于 解析的描述性文本，諸如HTML(超文本標(biāo)記語言）或XML(可擴(kuò)展標(biāo)記語言），等等。僅是作為 不例，可以用 C、C++、C#、Ob jective-C、Haskell、Go、SQL、Lisp、Java_?.、ASP、Per 1、 V i sua 1B as ic?、Lua、或 Python? 來編寫源代碼。
[0076]權(quán)利要求中所記載的元素都不意圖為是35U.S.C§112(f)的含義之內(nèi)的"裝置加功 能"元素，除非使用短語"用于……的裝置"來明確地記載元素，或者是在方法權(quán)利要求使用 短語"用于……的操作"或"用于……的步驟"的情況下。
【主權(quán)項(xiàng)】
1. 一種第一片上系統(tǒng)，包括： 包括第一非跳躍總線接口和第二非跳躍總線接口的多個(gè)非跳躍總線接口，其中所述第 一非跳躍總線接口被配置為基于第一協(xié)議來接收信息；以及 包括多個(gè)芯片內(nèi)適配器的跳躍總線， 其中 所述多個(gè)芯片內(nèi)適配器串聯(lián)連接并且分別連接到所述多個(gè)非跳躍總線接口， 所述多個(gè)芯片內(nèi)適配器被配置為（i)根據(jù)第二協(xié)議，將所述信息轉(zhuǎn)換為第一格式以用 于通過所述跳躍總線的傳輸，以及（ii)通過所述跳躍總線并且在所述多個(gè)芯片內(nèi)適配器之 間傳送所述第一格式的所述信息， 所述第二協(xié)議不同于所述第一協(xié)議，并且 所述第二非跳躍總線接口被配置為基于通過所述跳躍總線的所述信息的所述傳輸從 所述跳躍總線接收所述信息。2. 根據(jù)權(quán)利要求1所述的第一片上系統(tǒng)，其中： 所述多個(gè)芯片內(nèi)適配器包括第一芯片內(nèi)適配器和第二芯片內(nèi)適配器； 所述第一芯片內(nèi)適配器包括第三非跳躍總線接口和跳躍總線接口； 所述第三非跳躍總線接口連接到所述第一非跳躍總線接口，并且被配置為從所述第一 非跳躍總線接口根據(jù)所述第一協(xié)議接收所述信息； 所述第一芯片內(nèi)適配器被配置為，根據(jù)所述第二協(xié)議，將所述信息轉(zhuǎn)換為所述第一格 式以用于通過所述跳躍總線的傳輸，包括將所述信息分組化以生成一個(gè)或多個(gè)分組;并且 所述第一跳躍總線接口被配置為將所述第一格式的所述一個(gè)或多個(gè)分組轉(zhuǎn)發(fā)給所述 第二芯片內(nèi)適配器。3. 根據(jù)權(quán)利要求2所述的第一片上系統(tǒng)，其中： 所述第二芯片內(nèi)適配器被配置為（i)根據(jù)第三協(xié)議將所述第一格式的所述一個(gè)或多個(gè) 分組轉(zhuǎn)換為第二格式，以及（ii)將所述第二格式的所述信息轉(zhuǎn)發(fā)給所述第二非跳躍總線接 口；并且 所述第三協(xié)議不同于所述第二協(xié)議。4. 根據(jù)權(quán)利要求3所述的第一片上系統(tǒng)，其中所述第三協(xié)議不同于所述第一協(xié)議。5. 根據(jù)權(quán)利要求2所述的第一片上系統(tǒng)，其中： 所述第一芯片內(nèi)適配器被配置為將所述一個(gè)或多個(gè)分組的比特散布在所述第一芯片 內(nèi)適配器與所述第二芯片內(nèi)適配器之間的多個(gè)通道或多個(gè)導(dǎo)電元件上;并且 所述第二芯片內(nèi)適配器被配置為（i)經(jīng)由所述多個(gè)通道或所述多個(gè)導(dǎo)電元件來接收所 述一個(gè)或多個(gè)分組的所述比特，以及（ii)基于所述跳躍總線的時(shí)鐘信號(hào)，對(duì)所述一個(gè)或多 個(gè)分組的所述比特進(jìn)行采樣以對(duì)所述一個(gè)或多個(gè)分組的所述比特在所述第二芯片內(nèi)適配 器處的接收進(jìn)行偏斜控制。6. 根據(jù)權(quán)利要求1所述的第一片上系統(tǒng)，其中所述第一協(xié)議是高級(jí)微控制器總線架構(gòu)。7. 根據(jù)權(quán)利要求1所述的第一片上系統(tǒng)，其中所述多個(gè)非跳躍總線接口中的每個(gè)非跳 躍總線接口被配置為連接到所述第一片上系統(tǒng)之內(nèi)的模塊或者外圍設(shè)備。8. 根據(jù)權(quán)利要求1所述的第一片上系統(tǒng)，其中： 所述第一非跳躍總線接口包括第一主控端口和第一從屬端口； 所述跳躍總線接口包括第二主控端口和第二從屬端口； 所述第一主控端口連接到所述第二主控端口； 所述第一從屬端口連接到所述第二從屬端口；并且 所述信息（i)在所述第一主控端口與所述第二主控端口之間、或者（ii)在所述第一從 屬端口與所述第二從屬端口之間被傳送。9. 根據(jù)權(quán)利要求1所述的第一片上系統(tǒng)，進(jìn)一步包括芯片間適配器，所述芯片間適配器 被配置為在第一芯片內(nèi)適配器與芯片間總線之間傳送所述信息，其中： 所述多個(gè)芯片內(nèi)適配器包括所述第一芯片內(nèi)適配器； 所述第一芯片內(nèi)適配器被配置為將所述信息分組化以生成具有頭部的分組； 所述頭部包括本地地址;并且 所述芯片間適配器被配置為（i)確定用于所述第一片上系統(tǒng)的唯一標(biāo)識(shí)符，（ii)基于 所述唯一標(biāo)識(shí)符，將所述本地地址變換為全局地址，以及（i i i)將具有所述全局地址的所述 一個(gè)或多個(gè)分組轉(zhuǎn)發(fā)給第二片上系統(tǒng)。10. 根據(jù)權(quán)利要求9所述的第一片上系統(tǒng)，其中所述芯片間適配器被配置為在將所述一 個(gè)或多個(gè)分組轉(zhuǎn)發(fā)給所述第二片上系統(tǒng)之前將所述一個(gè)或多個(gè)分組串行化。11. 根據(jù)權(quán)利要求1所述的第一片上系統(tǒng)，進(jìn)一步包括： 控制模塊，被配置為（i)加載用于所述第一片上系統(tǒng)和第二片上系統(tǒng)的啟動(dòng)代碼，以及 (ii)向第一芯片內(nèi)適配器傳輸就緒信號(hào)，其中所述就緒信號(hào)指示用于所述第二片上系統(tǒng)的 啟動(dòng)代碼就緒，并且其中所述多個(gè)芯片內(nèi)適配器包括所述第一芯片內(nèi)適配器；以及 芯片間適配器，被配置為（i)將所述就緒信號(hào)從所述第一芯片內(nèi)適配器經(jīng)由芯片間總 線傳送給所述第二片上系統(tǒng)，以及（ii)基于所述就緒信號(hào)，從所述第二片上系統(tǒng)接收訪問 信號(hào)，以及(iii)基于所述訪問信號(hào)，將用于所述第二片上系統(tǒng)的啟動(dòng)代碼傳送給所述第二 片上系統(tǒng)，其中所述芯片間總線在所述第一片上系統(tǒng)與所述第二片上系統(tǒng)之間延伸。12. 根據(jù)權(quán)利要求1所述的第一片上系統(tǒng)，進(jìn)一步包括： 經(jīng)由芯片間總線連接到第一芯片內(nèi)適配器的芯片間適配器，其中所述芯片間適配器被 配置為（i)從第二片上系統(tǒng)接收就緒信號(hào)，以及（ii)將所述就緒信號(hào)轉(zhuǎn)發(fā)給所述第一芯片 內(nèi)適配器，其中所述多個(gè)芯片內(nèi)適配器包括所述第一芯片內(nèi)適配器；以及 控制模塊，被配置為（i)從所述第一芯片內(nèi)適配器接收所述就緒信號(hào)，（ii)基于所述就 緒信號(hào)，確定是否基于（i)經(jīng)由所述芯片間總線被訪問并且被存儲(chǔ)在所述第二片上系統(tǒng)中 的或者連接到所述第二片上系統(tǒng)的存儲(chǔ)器中的啟動(dòng)代碼，或者（ii)被存儲(chǔ)在所述第一片上 系統(tǒng)中的或者連接到所述第一片上系統(tǒng)的存儲(chǔ)器中的啟動(dòng)代碼，來啟動(dòng)所述第一片上系 統(tǒng)。13. 根據(jù)權(quán)利要求12所述的第一片上系統(tǒng)，其中所述控制模塊被配置為（i)基于所述就 緒信號(hào)生成訪問信號(hào)，（ii)經(jīng)由所述芯片間總線將所述就緒信號(hào)傳輸給所述第二片上系 統(tǒng)，以及（iii)接收所述啟動(dòng)代碼并且存儲(chǔ)在所述第二片上系統(tǒng)中的或者連接到所述第二 片上系統(tǒng)的存儲(chǔ)器中。14. 一種跳躍總線系統(tǒng)，包括： 根據(jù)權(quán)利要求1所述的第一片上系統(tǒng)，其中所述第一片上系統(tǒng)包括連接到第一芯片內(nèi) 適配器的第一芯片間適配器，其中所述多個(gè)芯片內(nèi)適配器包括所述第一芯片內(nèi)適配器； 包括第二跳躍總線和第二芯片間適配器的第二片上系統(tǒng)；以及 將所述第一芯片間適配器連接到所述第二芯片間適配器的芯片間總線。15. 根據(jù)權(quán)利要求14所述的跳躍總線系統(tǒng)，其中： 所述第一片上系統(tǒng)包括控制模塊； 所述控制模塊被配置為（i)生成請(qǐng)求信號(hào)，以及(ii)基于所述第一協(xié)議，將所述請(qǐng)求信 號(hào)傳輸給所述第一芯片內(nèi)適配器； 所述第一芯片內(nèi)適配器被配置為（i)根據(jù)所述第二協(xié)議將所述請(qǐng)求信號(hào)分組化以生成 分組，以及（i i)將所述分組轉(zhuǎn)發(fā)給所述第一芯片間適配器； 所述第一芯片間適配器被配置為（i)向所述分組添加唯一標(biāo)識(shí)符，（ii)將所述分組串 行化，以及（iii)將經(jīng)串行化的所述分組轉(zhuǎn)發(fā)給所述芯片間總線； 所述第二芯片間適配器被配置為（i)將所述分組解串行化，以及（ii)將所述分組轉(zhuǎn)發(fā) 給第三芯片內(nèi)適配器；以及 所述第三芯片內(nèi)適配器被配置為（i)基于所述分組來訪問存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)，以及 (ii)經(jīng)由所述第二芯片間適配器、所述芯片間總線、所述第一芯片間適配器、以及所述第一 芯片內(nèi)適配器，將所述數(shù)據(jù)轉(zhuǎn)發(fā)給所述控制模塊。16. -種在第一片上系統(tǒng)中轉(zhuǎn)發(fā)信息的方法，所述第一片上系統(tǒng)包括多個(gè)非跳躍總線 接口和跳躍總線，其中所述多個(gè)非跳躍總線接口包括第一非跳躍總線接口和第二非跳躍總 線接口，其中所述跳躍總線包括多個(gè)芯片內(nèi)適配器，并且其中所述多個(gè)芯片內(nèi)適配器串聯(lián) 連接并且分別連接到所述多個(gè)非跳躍總線接口，所述方法包括： 在第一片上系統(tǒng)的所述第一非跳躍總線接口處，基于第一協(xié)議來接收信息； 根據(jù)第二協(xié)議，經(jīng)由所述多個(gè)芯片內(nèi)適配器將所述信息轉(zhuǎn)換為第一格式以用于通過所 述跳躍總線的傳輸，其中所述第二協(xié)議不同于所述第一協(xié)議； 通過所述跳躍總線并且在所述多個(gè)芯片內(nèi)適配器之間傳送所述第一格式的所述信息； 以及 基于通過所述跳躍總線的所述信息的所述傳輸，在所述第二非跳躍總線接口處從所述 跳躍總線接收所述信息。17. 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括： 在第一芯片內(nèi)適配器的第三非跳躍總線接口處，從所述第一非跳躍總線接口，根據(jù)所 述第一協(xié)議接收所述信息，其中所述多個(gè)芯片內(nèi)適配器包括所述第一芯片內(nèi)適配器和第二 芯片內(nèi)適配器，并且其中所述第一芯片內(nèi)適配器包括所述第三非跳躍總線接口和跳躍總線 接口； 根據(jù)所述第二協(xié)議，經(jīng)由所述第一芯片內(nèi)適配器，將所述信息轉(zhuǎn)換為所述第一格式以 用于通過所述跳躍總線的傳輸，其中所述信息的所述轉(zhuǎn)換包括將所述信息分組化以生成一 個(gè)或多個(gè)分組；以及 經(jīng)由所述第一跳躍總線接口，將所述第一格式的所述一個(gè)或多個(gè)分組轉(zhuǎn)發(fā)給所述第二 芯片內(nèi)適配器。18. 根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括： 經(jīng)由所述第二芯片內(nèi)適配器，根據(jù)第三協(xié)議將所述第一格式的所述一個(gè)或多個(gè)分組轉(zhuǎn) 換為第二格式，其中所述第三協(xié)議不同于所述第二協(xié)議;以及 將所述第二格式的所述信息轉(zhuǎn)發(fā)給所述第二非跳躍總線接口。19. 根據(jù)權(quán)利要求18所述的方法，其中所述第三協(xié)議不同于所述第一協(xié)議。20. 根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括： 經(jīng)由所述第一芯片內(nèi)適配器，將所述一個(gè)或多個(gè)分組的比特散布在所述第一芯片內(nèi)適 配器與所述第二芯片內(nèi)適配器之間的多個(gè)通道或多個(gè)導(dǎo)電元件上； 經(jīng)由所述多個(gè)通道或所述多個(gè)導(dǎo)電元件，在所述第二芯片內(nèi)適配器處接收所述一個(gè)或 多個(gè)分組的所述比特；以及 基于所述跳躍總線的時(shí)鐘信號(hào)，對(duì)所述一個(gè)或多個(gè)分組的所述比特進(jìn)行采樣，以對(duì)所 述一個(gè)或多個(gè)分組的所述比特在所述第二芯片內(nèi)適配器處的接收進(jìn)行偏斜控制。
【文檔編號(hào)】H04L12/781GK105900080SQ201480067472
【公開日】2016年8月24日
【申請(qǐng)日】2014年12月9日
【發(fā)明人】H·鄭
【申請(qǐng)人】馬維爾國(guó)際貿(mào)易有限公司