一種信號切換電路的制作方法
【專利摘要】本實用新型涉及一種信號切換電路，包括一個信號輸入鏈路，兩個信號輸出鏈路、一個總線驅動芯片、兩個上拉電阻與一個跳線帽，所述跳線帽一端設有兩個分別與所述兩個上拉電阻相連接的觸點，且另一端設有一個觸點并接地，所述兩個上拉電阻與所述跳線帽連接的一端分別與所述總線驅動芯片兩個使能端連接，所述兩個上拉電阻的另一端與外部直流電源連接。本實用新型使用純硬件電路搭建，不占用處理器和軟件的資源，能夠用最少的步驟和最簡單的操作來實現多路信號或者多種模式的同時切換，且不容易出錯。
【專利說明】一種信號切換電路

【技術領域】
[0001]本實用新型涉及一種電路，特別涉及一種信號切換電路。

【背景技術】
[0002]在現今的電路設計中，經常會預留下一些可拓展的功能，或者提供多種可供選擇。在大多數情況下我們會用跳線帽來進行這些不同的電路之間的切換。當我們需要同時切換多個并行信號時，就需要同時移動多個跳線帽，如圖3所示，信號組A可以選擇接通到B鏈路或者C鏈路。當選擇B鏈路時，J1、J2、J3和J4這4個跳線帽都要跳到1、2腳上；當選擇C鏈路時，Jl、J2、J3和J4這4個跳線帽都要跳到2、3腳上。這樣操作比較繁瑣，若是漏了1個跳線帽沒有移動，還會出錯，帶來很多不方便。
實用新型內容
[0003]為了克服上述技術問題，本實用新型提供一種信號切換電路，該信號切換電路可以用簡單地操作來實現多路信號或者多種模式的同時切換，且不容易出錯。
[0004]本實用新型所采用的技術方案是:
[0005]一種信號切換電路，包括一個信號輸入鏈路，兩個信號輸出鏈路、一個總線驅動芯片、兩個上拉電阻與一個跳線帽，所述跳線帽一端設有兩個分別與所述兩個上拉電阻相連接的觸點，且另一端設有一個觸點并接地，所述兩個上拉電阻與所述跳線帽連接的一端分別與所述總線驅動芯片兩個使能端連接，所述兩個上拉電阻的另一端與外部直流電源連接。
[0006]優(yōu)選地，所述總線驅動芯片包括8對對應的信號輸入引腳和輸出引腳，所述8對信號輸入引腳和信號輸出引腳分成兩組信號通路，并分別與所述兩個使能端對應，每組信號通路包括4對對應的信號輸入引腳和輸出引腳。
[0007]優(yōu)選地，所述一組信號通路的4個信號輸入引腳與所述信號輸入鏈路連接，且該組信號通路的4個信號輸出引腳與一個信號輸出鏈路連接，另一組信號通路的4個信號輸入引腳與所述信號輸入鏈路連接，且該組信號通路的4個信號輸出引腳與另一信號輸出鏈路連接。
[0008]優(yōu)選地，所述總線驅動芯片正負極兩端連接有一個濾波電容。
[0009]優(yōu)選地，所述濾波電容的電容值為0.luF。
[0010]優(yōu)選地，所述兩個上拉電阻的阻值為1K 一 1M。
[0011]優(yōu)選地，如果所述電路的輸出端信號是3.3V信號，那么所述總線驅動芯片為SN74LV244。
[0012]優(yōu)選地，如果所述電路的輸出端信號是5V信號，那么所述總線驅動芯片為SN74AHCT244。
[0013]優(yōu)選地，所述兩個上拉電阻不與所述跳線帽連接一端連接電源正極。
[0014]本實用新型的有益效果是:
[0015]本實用新型使用純硬件電路搭建，不占用處理器和軟件的資源，能夠用最少的步驟和最簡單的操作來實現多路信號或者多種模式的同時切換，且不容易出錯。

【專利附圖】

【附圖說明】
[0016]下面結合附圖和實施方式對本實用新型進一步說明。
[0017]圖1是本實用新型的一個實施例的整體結構示意圖；
[0018]圖2是本實用新型的另一個實施例的整體結構示意圖；
[0019]圖3是現有技術的一個使用多個跳線帽的電路圖。

【具體實施方式】
[0020]如圖3所示，信號組A可以選擇接通到B鏈路或者C鏈路。當選擇B鏈路時，JUJ2、J3和J4這4個跳線帽都要跳到1、2腳上；當選擇C鏈路時，JU J2、J3和J4這4個跳線帽都要跳到2、3腳上。這樣操作比較繁瑣，若是漏了 I個跳線帽沒有移動，還會出錯，帶來很多不方便。本實用新型為了解決上述技術問題，給出了如下技術方案:
[0021]實施例1
[0022]如圖1所不,本實施例的一種信號切換電路,包括一個一個信號輸入鏈路Al、A2、A3、A4，兩個信號輸出鏈路B1、B2、B3、B4和Cl、C2、C3、C4，總線驅動芯片U1、兩個上拉電阻Rl與R2，和一個跳線帽J1，所述跳線帽Jl 一端設有兩個分別與所述兩個上拉電阻Rl與R2相連接的觸點，且另一端設有一個觸點并接地。兩個上拉電阻R1、R2與跳線帽Jl連接的一端分別與總線驅動芯片Ul兩個使能端OEA、OEB連接，兩個上拉電阻Rl、R2的另一端與外部3.3V直流電源連接，總線驅動芯片Ul包括8對一一對應的信號輸入引腳和個輸出引腳，8對信號輸入引腳和信號輸出引腳分成兩組信號通路并分別與兩個使能端OEA、OEB對應，每組信號通路包括4對一一對應的信號輸入引腳和輸出引腳。
[0023]其中一組信號通路的4個信號輸入引腳與信號輸入鏈路Al、A2、A3、A4連接，且該組信號通路的4個信號輸出引腳與一個信號輸出鏈路(B1、B2、B3、B4)連接；另一組信號通路的4個信號輸入引腳與信號輸入鏈路Al、A2、A3、A4連接，且該組信號通路的4個信號輸出引腳與另一信號輸出鏈路C1、C2、C3、C4連接。另外，該跳線帽Jl優(yōu)選為單刀裝置開關。兩個上拉電阻Rl與R2的阻值范圍為IK一 1M，本實施例優(yōu)選為4.7K，所述兩個上拉電阻Rl與R2與所述跳線帽Jl連接一端分別與所述總線驅動芯片Ul兩頭連接，不與所述跳線帽Jl連接一端連接電源正極。所述總線驅動芯片Ul設有兩路信號開關OEA和OEB。OEA是信號A到B鏈路的開關，OEB是信號A到C鏈路的開關，OEA和OEB均是在低電平狀態(tài)下打開，高電平關斷。移動跳線帽Jl可以將OEA和OEB之一變?yōu)榈碗娖?，它們當中的另一個就會被上拉電阻Rl或者R2變?yōu)楦唠娖健?br> [0024]本電路工作時，移動跳線帽Jl的位置可以選擇接通跳線帽Jl的1、2腳來使能0ΕΑ，此時信號A的4路信號可以接通到B鏈路上；或者接通Jl的2、3腳來使能0ΕΒ，此時信號A的4路信號可以接通到C鏈路上。僅僅通過移動I個跳線帽Jl即可達到4路信號的切換。
[0025]作為本實施例的一個優(yōu)選方案，所述總線驅動芯片Ul的正負極兩端連接有一個濾波電容Cl，其電容值為0.1uF0優(yōu)選地，所述電路的輸出端信號是5V信號，所述總線驅動芯片 U1 為 SN74AHCT244。
[0026]實施例2
[0027]如圖2所示，本實施例與實施例1基本相同，不同之處在于，兩個上拉電阻R1與R2的阻值優(yōu)選為6K，所述電路的輸出端信號是3.3V信號，總線驅動芯片U1為SN74LV244。
[0028]以上是對本實用新型的較佳實施進行了具體說明，但本實用新型并不限于所述實施例，熟悉本領域的技術人員在不違背本實用新型精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請權利要求所限定的范圍內。
【權利要求】
1.一種信號切換電路，其特征在于，包括一個信號輸入鏈路，兩個信號輸出鏈路、一個總線驅動芯片、兩個上拉電阻與一個跳線帽，所述跳線帽一端設有兩個分別與所述兩個上拉電阻相連接的觸點，且另一端設有一個觸點并接地，所述兩個上拉電阻與所述跳線帽連接的一端分別與所述總線驅動芯片兩個使能端連接，所述兩個上拉電阻的另一端與外部直流電源連接。
2.根據權利要求1所述的信號切換電路，其特征在于，所述總線驅動芯片包括8對一一對應的信號輸入引腳和輸出引腳，所述8對信號輸入引腳和信號輸出引腳分成兩組信號通路，并分別與所述兩個使能端對應，每組信號通路包括4對一一對應的信號輸入引腳和輸出引腳。
3.根據權利要求2所述的信號切換電路，其特征在于，所述一組信號通路的4個信號輸入引腳與所述信號輸入鏈路連接，且該組信號通路的4個信號輸出引腳與一個信號輸出鏈路連接，另一組信號通路的4個信號輸入引腳與所述信號輸入鏈路連接，且該組信號通路的4個信號輸出引腳與另一信號輸出鏈路連接。
4.根據權利要求1所述的信號切換電路，其特征在于，所述總線驅動芯片正負極兩端連接有一個濾波電容。
5.根據權利要求4所述的信號切換電路，其特征在于，所述濾波電容的電容值為0.111？。
6.根據權利要求1所述的信號切換電路，其特征在于，所述兩個上拉電阻的阻值為11(-11。
7.根據權利要求1所述的信號切換電路，其特征在于，如果所述電路的輸出端信號是3.3乂信號，那么所述總線驅動芯片為％741^244。
8.根據權利要求1所述的信號切換電路，其特征在于，如果所述電路的輸出端信號是 信號，那么所述總線驅動芯片為％74八訊:1244。
9.根據權利要求1所述的信號切換電路，其特征在于，所述兩個上拉電阻不與所述跳線帽連接一端連接電源正極。
【文檔編號】H03K17/94GK204131488SQ201420617437
【公開日】2015年1月28日 申請日期:2014年10月23日 優(yōu)先權日:2014年10月23日
【發(fā)明者】賴偉 申請人:深圳怡化電腦股份有限公司, 深圳市怡化時代科技有限公司, 深圳市怡化金融智能研究院