(映射效率)等。
[0069]以下以AES算法和SM4算法的密碼本模式進(jìn)行令牌流映射詳細(xì)說明。
[0070]將AES算法完全展開，無數(shù)據(jù)相關(guān)的采用順序執(zhí)行令牌流水，1行RCT只實(shí)現(xiàn)1個(gè)分組，AES算法令牌流如圖11所示。第一個(gè)周期FIFO將數(shù)據(jù)輸入第一行RCT后，同時(shí)將4個(gè)RCT令牌下發(fā)(圖中彩色箭頭為令牌)。第二個(gè)周期，第一行RCT處理完成后，將數(shù)據(jù)和令牌送入第二行RCT，同時(shí)FIFO將新的分組和令牌輸入第一行RCT，以此類推處理。
[0071]SM4 算法:
[0072]SM4算法1行RCT可以實(shí)現(xiàn)多個(gè)分組，SM4算法令牌流如圖12所示。第一個(gè)周期FIFO將數(shù)據(jù)輸入第一行的第0_0和號(hào)RCT后，同時(shí)輸入2個(gè)RCT令牌。第二個(gè)周期，第一行的第0_0和0_1號(hào)RCT處理完成后，將數(shù)據(jù)和令牌輸入第二行的第1_0和11號(hào)RCT，同時(shí)FIFO將新的分組和令牌輸入第一行的第0_0和0_1號(hào)RCT。
[0073]第28個(gè)周期后，第一個(gè)分組令牌來到最后一行(第28行)，RCT(編號(hào)27_0和27_1)處理完成后，將數(shù)據(jù)送入陣列運(yùn)算緩存，實(shí)現(xiàn)和下一令牌接收RCT的數(shù)據(jù)交互。
[0074]下一令牌接收RCT(編號(hào)為0_2和0_3)接收到令牌后，由于需要從陣列運(yùn)算緩存取數(shù)，因此該令牌在此RCT中停留2個(gè)周期。發(fā)出讀陣列運(yùn)算緩存請(qǐng)求，接收到陣列運(yùn)算緩存數(shù)據(jù)以后，進(jìn)行運(yùn)算，同時(shí)接收到了下一個(gè)分組的令牌(T0K_2)，發(fā)出讀陣列運(yùn)算緩存請(qǐng)求。數(shù)據(jù)處理完成以后，將數(shù)據(jù)和令牌(Τ0Κ_1)送出。
[0075]根據(jù)本發(fā)明實(shí)施例提出的可重構(gòu)密碼處理器，首先根據(jù)分配的配置參數(shù)得到令牌使能，其次通過令牌驅(qū)動(dòng)使能端獲取令牌使能，以得到運(yùn)算的數(shù)據(jù)跳轉(zhuǎn)運(yùn)輸方式完成可重構(gòu)陣列的驅(qū)動(dòng)，進(jìn)而控制可重構(gòu)密碼處理器進(jìn)入相應(yīng)工作模式，通過令牌使能驅(qū)動(dòng)可重構(gòu)密碼處理器的執(zhí)行過程，不但提高了靈活性和執(zhí)行性能，而且降低可重構(gòu)密碼處理器的功耗，以及保證能量效率，更好地保證安全性和可靠性。本發(fā)明實(shí)施例可在一塊硬件上通過配置的切換來支持多種分組算法(如AES，SM3，ZUC，SHA256等)，進(jìn)而對(duì)可重構(gòu)陣列Τ0Κ驅(qū)動(dòng)使能網(wǎng)絡(luò)進(jìn)行管理，從而實(shí)現(xiàn)提高其性能和靈活性，降低其功耗的目的，其中，每個(gè)RC增加一個(gè)令牌驅(qū)動(dòng)使能端，即RCT，并且使能端可以單獨(dú)控制，基本的控制方式是從上到下傳遞，RCT只有在需要計(jì)算的時(shí)候才獲得TOK使能，相應(yīng)的單元才工作，從而達(dá)到低功耗，高靈活性的目的。
[0076]流程圖中或在此以其他方式描述的任何過程或方法描述可以被理解為，表示包括一個(gè)或更多個(gè)用于實(shí)現(xiàn)特定邏輯功能或過程的步驟的可執(zhí)行指令的代碼的模塊、片段或部分，并且本發(fā)明的優(yōu)選實(shí)施方式的范圍包括另外的實(shí)現(xiàn)，其中可以不按所示出或討論的順序，包括根據(jù)所涉及的功能按基本同時(shí)的方式或按相反的順序，來執(zhí)行功能，這應(yīng)被本發(fā)明的實(shí)施例所屬技術(shù)領(lǐng)域的技術(shù)人員所理解。
[0077]在流程圖中表示或在此以其他方式描述的邏輯和/或步驟，例如，可以被認(rèn)為是用于實(shí)現(xiàn)邏輯功能的可執(zhí)行指令的定序列表，可以具體實(shí)現(xiàn)在任何計(jì)算機(jī)可讀介質(zhì)中，以供指令執(zhí)行系統(tǒng)、裝置或設(shè)備(如基于計(jì)算機(jī)的系統(tǒng)、包括處理器的系統(tǒng)或其他可以從指令執(zhí)行系統(tǒng)、裝置或設(shè)備取指令并執(zhí)行指令的系統(tǒng))使用，或結(jié)合這些指令執(zhí)行系統(tǒng)、裝置或設(shè)備而使用。就本說明書而言，〃計(jì)算機(jī)可讀介質(zhì)〃可以是任何可以包含、存儲(chǔ)、通信、傳播或傳輸程序以供指令執(zhí)行系統(tǒng)、裝置或設(shè)備或結(jié)合這些指令執(zhí)行系統(tǒng)、裝置或設(shè)備而使用的裝置。計(jì)算機(jī)可讀介質(zhì)的更具體的示例(非窮盡性列表)包括以下:具有一個(gè)或多個(gè)布線的電連接部(電子裝置)，便攜式計(jì)算機(jī)盤盒(磁裝置)，隨機(jī)存取存儲(chǔ)器(RAM)，只讀存儲(chǔ)器(ROM)，可擦除可編輯只讀存儲(chǔ)器(EPR0M或閃速存儲(chǔ)器)，光纖裝置，以及便攜式光盤只讀存儲(chǔ)器(CDR0M)。另外，計(jì)算機(jī)可讀介質(zhì)甚至可以是可在其上打印所述程序的紙或其他合適的介質(zhì)，因?yàn)榭梢岳缤ㄟ^對(duì)紙或其他介質(zhì)進(jìn)行光學(xué)掃描，接著進(jìn)行編輯、解譯或必要時(shí)以其他合適方式進(jìn)行處理來以電子方式獲得所述程序，然后將其存儲(chǔ)在計(jì)算機(jī)存儲(chǔ)器中。
[0078]應(yīng)當(dāng)理解，本發(fā)明的各部分可以用硬件、軟件、固件或它們的組合來實(shí)現(xiàn)。在上述實(shí)施方式中，多個(gè)步驟或方法可以用存儲(chǔ)在存儲(chǔ)器中且由合適的指令執(zhí)行系統(tǒng)執(zhí)行的軟件或固件來實(shí)現(xiàn)。例如，如果用硬件來實(shí)現(xiàn)，和在另一實(shí)施方式中一樣，可用本領(lǐng)域公知的下列技術(shù)中的任一項(xiàng)或他們的組合來實(shí)現(xiàn):具有用于對(duì)數(shù)據(jù)信號(hào)實(shí)現(xiàn)邏輯功能的邏輯門電路的離散邏輯電路，具有合適的組合邏輯門電路的專用集成電路，可編程門陣列(PGA)，現(xiàn)場(chǎng)可編程門陣列(FPGA)等。
[0079]本技術(shù)領(lǐng)域的普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法攜帶的全部或部分步驟是可以通過程序來指令相關(guān)的硬件完成，所述的程序可以存儲(chǔ)于一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，包括方法實(shí)施例的步驟之一或其組合。
[0080]此外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理模塊中，也可以是各個(gè)單元單獨(dú)物理存在，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)模塊中。上述集成的模塊既可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能模塊的形式實(shí)現(xiàn)。所述集成的模塊如果以軟件功能模塊的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用時(shí)，也可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。
[0081]上述提到的存儲(chǔ)介質(zhì)可以是只讀存儲(chǔ)器，磁盤或光盤等。
[0082]在本說明書的描述中，參考術(shù)語(yǔ)“一個(gè)實(shí)施例”、“一些實(shí)施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實(shí)施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)包含于本發(fā)明的至少一個(gè)實(shí)施例或示例中。在本說明書中，對(duì)上述術(shù)語(yǔ)的示意性表述不一定指的是相同的實(shí)施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)可以在任何的一個(gè)或多個(gè)實(shí)施例或示例中以合適的方式結(jié)合。
[0083]盡管上面已經(jīng)示出和描述了本發(fā)明的實(shí)施例，可以理解的是，上述實(shí)施例是示例性的，不能理解為對(duì)本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在不脫離本發(fā)明的原理和宗旨的情況下在本發(fā)明的范圍內(nèi)可以對(duì)上述實(shí)施例進(jìn)行變化、修改、替換和變型。
【主權(quán)項(xiàng)】
1.一種可重構(gòu)密碼處理器，其特征在于，包括: 配置模塊，用于獲取配置參數(shù)并進(jìn)行分配； 傳輸模塊，用于獲取待處理數(shù)據(jù)并根據(jù)分配的配置參數(shù)發(fā)送所述待處理數(shù)據(jù)； 處理模塊，用于根據(jù)分配的配置參數(shù)對(duì)獲取的待處理數(shù)據(jù)進(jìn)行處理以得到處理數(shù)據(jù)，并將所述處理數(shù)據(jù)發(fā)送至所述傳輸模塊進(jìn)行輸出，其中，所述處理模塊包括: 陣列運(yùn)算緩存，用于存放運(yùn)算過程中生成的中間數(shù)據(jù)與交互數(shù)據(jù);可重構(gòu)陣列，用于實(shí)現(xiàn)所述待處理數(shù)據(jù)的運(yùn)算，并且生成所述中間數(shù)據(jù)與交互數(shù)據(jù)，所述可重構(gòu)單元陣列具有多個(gè)可重構(gòu)單元，并且每個(gè)可重構(gòu)單元具有令牌驅(qū)動(dòng)使能端，以通過所述令牌驅(qū)動(dòng)使能端獲取令牌使能；以及 異步驅(qū)動(dòng)使能網(wǎng)絡(luò)，用于根據(jù)所述分配的配置參數(shù)得到所述令牌使能網(wǎng)絡(luò)，從而提供運(yùn)算的數(shù)據(jù)跳轉(zhuǎn)運(yùn)輸方式完成所述可重構(gòu)陣列的驅(qū)動(dòng)，以控制可重構(gòu)密碼處理器進(jìn)入相應(yīng)工作模式。2.根據(jù)權(quán)利要求1所述的可重構(gòu)密碼處理器，其特征在于，所述令牌使能包括固定令牌使能與通用令牌使能。3.根據(jù)權(quán)利要求2所述的可重構(gòu)密碼處理器，其特征在于，所述陣列運(yùn)算緩存具有通用令牌使能陣列。4.根據(jù)權(quán)利要求3所述的可重構(gòu)密碼處理器，其特征在于，所述異步驅(qū)動(dòng)使能網(wǎng)絡(luò)包括: 通用令牌通道，用于從所述通用令牌使能陣列得到所述通用令牌使能； 固定令牌驅(qū)動(dòng)網(wǎng)絡(luò)，所述固定令牌驅(qū)動(dòng)網(wǎng)絡(luò)具有固定令牌使能陣列，用于從所述固定令牌使能陣列得到所述固定令牌使能； 令牌使能選擇網(wǎng)絡(luò)，用于根據(jù)所述分配的配置參數(shù)選擇所述通用令牌使能和/或固定令牌使能；以及循環(huán)控制單元，用于實(shí)現(xiàn)運(yùn)算過程中的循環(huán)控制。5.根據(jù)權(quán)利要求4所述的可重構(gòu)密碼處理器，其特征在于，所述通用令牌通道具有X層，每層Y個(gè)通道。6.根據(jù)權(quán)利要求1所述的可重構(gòu)密碼處理器，其特征在于，所述工作模式包括順序執(zhí)行工作模式、分支執(zhí)行工作模式與循環(huán)執(zhí)行工作模式中的一種或多種結(jié)合。
【專利摘要】本發(fā)明公開了一種可重構(gòu)密碼處理器，其特征在于，包括：配置模塊，用于獲取配置參數(shù)并進(jìn)行分配；傳輸模塊，用于根據(jù)分配的配置參數(shù)發(fā)送待處理數(shù)據(jù)；處理模塊，用于得到處理數(shù)據(jù)，并至傳輸模塊進(jìn)行輸出，處理模塊包括：陣列運(yùn)算緩存，用于存放中間數(shù)據(jù)與交互數(shù)據(jù)；可重構(gòu)陣列，用于實(shí)現(xiàn)運(yùn)算，每個(gè)可重構(gòu)單元具有令牌驅(qū)動(dòng)使能端，以獲取令牌使能；異步驅(qū)動(dòng)使能網(wǎng)絡(luò)，用于根據(jù)分配的配置參數(shù)得到令牌使能網(wǎng)絡(luò)，從而提供運(yùn)算的數(shù)據(jù)跳轉(zhuǎn)運(yùn)輸方式完成所述可重構(gòu)陣列的驅(qū)動(dòng)，以控制可重構(gòu)密碼處理器進(jìn)入相應(yīng)工作模式。本發(fā)明實(shí)施例的可重構(gòu)密碼處理器，通過令牌使能驅(qū)動(dòng)執(zhí)行過程，從而提高了靈活性和執(zhí)行性能，降低了功耗，更好地保證安全性和可靠性。
【IPC分類】G06F21/72
【公開號(hào)】CN105447414
【申請(qǐng)?zhí)枴緾N201510690005
【發(fā)明人】劉雷波, 黃海, 朱敏, 吳有余, 尹首一, 魏少軍
【申請(qǐng)人】清華大學(xué)無錫應(yīng)用技術(shù)研究院
【公開日】2016年3月30日
【申請(qǐng)日】2015年10月21日