控制器模塊通知組峽和數(shù)據(jù)輸出模塊從孤R的對應(yīng)位 置取出最后的標(biāo)記值，然后根據(jù)輸出峽的格式生成輸出的最終數(shù)據(jù)，最后輸出時序控制模 塊產(chǎn)生合適的時序把結(jié)果發(fā)送出去。
[0014] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果包括： 1.處理速度快，使用XILINX公司型號為X巧VX95TI的FPGA，處理時鐘lOOMHz的條件 下最大能夠處理的速度達(dá)到400M像素每砂，完全能夠?qū)崟r處理合成孔徑雷達(dá)中二值圖像 連通域的標(biāo)記； 2. 此種實現(xiàn)結(jié)構(gòu)與動目標(biāo)的形狀和數(shù)量無關(guān)，不同的形狀和數(shù)量不會降低處理速度； 3. 參數(shù)化的實現(xiàn)結(jié)構(gòu)，當(dāng)圖像分辨率和峽率更大的時候只需要修改對應(yīng)的緩沖器空間 大小，而不用修改實現(xiàn)邏輯； 4. 恒定的處理延時，方便使用在各種不同的系統(tǒng)中。
[0015]
【附圖說明】
[0016] 圖1為本發(fā)明硬件架構(gòu)示意圖 圖2為本發(fā)明系統(tǒng)中處理節(jié)點實現(xiàn)架構(gòu)示意圖 圖3為待處理點位置設(shè)計圖 圖4a為第一次掃描單元流水線實現(xiàn)時序圖 圖4b為待處理的點、對應(yīng)的標(biāo)記值W及相關(guān)性表中的值的表示方法示意圖 圖5為第一次掃描單元中不同類型的待處理點的示意圖 圖6為普通掃描單元流水線實現(xiàn)時序圖 圖中標(biāo)號說明： 10(T103處理節(jié)點、20(T203處理節(jié)點外部存儲單元、1第一次掃描單元、2主控制器 模塊、3相關(guān)性表存儲器組、4普通掃描單元、5孤R訪問仲裁模塊、6孤R控制器、7組峽和 數(shù)據(jù)輸出模塊、11串并轉(zhuǎn)換模塊、12原始數(shù)據(jù)兵兵緩沖、13第一次掃描單元處理控制模 塊、14標(biāo)記值兵兵緩沖、15孤R寫緩沖、21主控制狀態(tài)機、31訪問切換模塊、32緩沖器A、 33緩沖器B、41讀緩沖器組、42普通掃描單元處理控制模塊、43孤R寫緩沖、44標(biāo)記值兵 兵緩沖、51端口選擇狀態(tài)機、52端口和狀態(tài)寄存器組、53讀數(shù)據(jù)緩沖、54讀寫控制狀態(tài) 機、61初始化模塊、62控制狀態(tài)機、63數(shù)據(jù)通道、64相位校準(zhǔn)模塊、71讀狀態(tài)機、72讀 數(shù)據(jù)緩沖、73組峽控制邏輯、74輸出時序控制模塊。
【具體實施方式】
[0017] 本發(fā)明詳細(xì)結(jié)構(gòu)、應(yīng)用原理、作用與功效，參照附圖1-6,通過如下實施方式予W說 明。
[0018] 本發(fā)明硬件平臺架構(gòu)如圖1所示，使用四個對稱處理節(jié)點組成，采用VK(架構(gòu)，互 聯(lián)采用高速串行接口。本發(fā)明中處理節(jié)點實現(xiàn)架構(gòu)如圖2所示，主要包括走個主要的功能 模塊。該兩部分已經(jīng)在
【發(fā)明內(nèi)容】
中詳細(xì)描述了。
[0019] 下面分別描述系統(tǒng)和處理節(jié)點中各模塊的功能和具體設(shè)計方法，進(jìn)一步對本發(fā)明 進(jìn)行解釋，其側(cè)重點在于說明超標(biāo)量流水線技術(shù)是如何在設(shè)計中體現(xiàn)的，W及如何提高系 統(tǒng)處理性能的。另外對一些關(guān)鍵的實現(xiàn)細(xì)節(jié)也進(jìn)行了闡述： 一、 整個系統(tǒng)在硬件構(gòu)成上使用四個相同的FPGA，每個FPGA作為一個處理節(jié)點，完成 一峽圖像的連通域標(biāo)記操作。處理節(jié)點10(T103采用順序流水的方式工作。前端進(jìn)入的圖 像數(shù)據(jù)按照4峽為一個處理周期，第i~i+3峽圖像分別分派到FPGA_A~FPGA_D中，該四 個處理節(jié)點完成掃描后，再匯總到FPGA_D。從總體實現(xiàn)上實現(xiàn)了第一級的流水操作； 二、 在處理節(jié)點的實現(xiàn)上采用兩級流水線處理的方式，共有兩個處理模塊，包括第一次 掃描單元1和普通掃描單元4, 一峽圖像進(jìn)入處理節(jié)點之后首先在第一次掃描單元內(nèi)做處 理，處理完成之后交給普通掃描單元做后續(xù)處理，此時第一次掃描單元開始處理下一峽的 圖像。該是第二級的流水操作； H、第一次掃描單元1，按照從左到右、從上到下的順序方式完成二值圖像的初始標(biāo)記， 并且把標(biāo)記值之間的相關(guān)性信息寫入到相關(guān)性表存儲器組中。
[0020] 在做初始掃描標(biāo)記時處理如圖3所示的（m，n)位置上的點的時候需要完成幾個操 作： 1) 讀出（m，n)、（m，n-l)、（m-l，n)H個點的二值數(shù)據(jù)，判斷是否為背景點、新的目標(biāo)點 或者是有相鄰的目標(biāo)點； 2) 讀出（m,n-1)和（m-l,n)的標(biāo)記值，表示為g(m,n-1)和g(m-l,n); 3) W標(biāo)記值g(m，n-l)和g(m-l，n)作為地址在相關(guān)性表里面讀出對應(yīng)的標(biāo)記值，表示 為T(g(m,n-1))和T(g(m-1,n)); 4) 比較T(g(m，n-1))和T(g(m-l，n))的大小，求出其最小值，表示為TO; 5) 把（m，n)的標(biāo)記值賦為TO; 6) 更新T(g(m，n))=T0,T(g(m，n-1))=T0,T(g(m，n-1))=T0 到相關(guān)性表中，相關(guān)性表存 放于相關(guān)性表存儲器組中。
[0021] 根據(jù)FPGA的結(jié)構(gòu)，上面描述的六個操作每個至少需要一個時鐘周期來處理，如果 操作都使用順序的方式那么就會極大的降低處理速度。在設(shè)計中使用如圖4a所示的流水 線方式處理，W8個點作為處理顆粒，每次同時讀取8個點來處理。圖4a中的a^f表示上 面所述的六個操作，帶上標(biāo)的表示上一次或者下一次處理的對應(yīng)操作；圖4b說明了需要處 理的點、對應(yīng)的標(biāo)記值W及相關(guān)性表中的值的表示方法，T表示目標(biāo)點，B表示背景點。其執(zhí) 行流程如下： 1) 在d'，e'，f'H個時鐘周期從原始數(shù)據(jù)兵兵緩沖12中讀出需要處理的8個原 始數(shù)據(jù)d(m，nrd(m，n巧）W及從標(biāo)記值兵兵緩沖14中讀出對應(yīng)的上一行8個點的標(biāo)記值 g(m-l，n)~g(m-l，n+7)。每處理8個像素點只需要讀1次。因為有；個時鐘周期，F(xiàn)PGA內(nèi) 部的塊存儲器的讀延遲可W設(shè)置為2個時鐘周期，該樣做可W減少設(shè)計中關(guān)鍵路徑優(yōu)化處 理時序。在時鐘周期6'的時候該些數(shù)據(jù)就被讀出來了； 2) 在a的時候Wg(m-l，n)為地址在相關(guān)性表存儲器組3中讀出g(m-l，n)對應(yīng)的標(biāo) 記值T(g(m-1，n))，同樣的讀相關(guān)性表存儲器組3的延遲可W設(shè)置為2個時鐘周期； 3) 在C的時候處理點上邊的點的T(g(m-l，n))的值被讀出來了，而左邊點的 T(g(m，n-1))是上一次處理的結(jié)果可W直接得到，該樣就可W比較該兩個值，把小的值標(biāo)記 為TO; 4) 在d，e，fH個時鐘周期把C得到的點（m，n)的標(biāo)記值寫入到標(biāo)記值兵兵緩沖14和 孤R寫緩沖15中，并且更新相關(guān)性表存儲器組3中地址g(m，n-1)和g(m-1，n)的值為TO; 5) 在d，e，fH個時鐘周期更新相關(guān)性表存儲器組3時，下一點處理的a又在讀相關(guān)性 表，加入比較機制避免地址沖突。
[0022] 該是設(shè)計中第H級的流水操作。
[0023] 第一次掃描單元其設(shè)計的重點在處理控制模塊，根據(jù)上述的算法說明，其處理的 像素點可分為3種情況，1)背景點；2)新目標(biāo)點；3)非新的目標(biāo)點。如圖5所示，其中1為 背景點；2為新的目標(biāo)點，3、4、5為非新的目標(biāo)點。然后根據(jù)是否需要讀上面相鄰點的相關(guān) 性表的值，又要分為下表所示幾種情況：
根據(jù)前面描述的H種情況和是否要讀從相關(guān)性表存儲器組3中讀取處理點上邊臨近 點的值，處理的情況總共分為4種情況。包括1、2、3和5a、4和化。所W處理控制模塊13 中處理狀態(tài)機使用4種不同的處理狀態(tài)來處理所有的情況。根據(jù)圖4a所示的流水線設(shè)計 方式，每個處理狀態(tài)持續(xù)3個時鐘周期，該樣能夠保證有恒定的處理延遲。
[0024] 四、普通掃描單元4會按照逆序、順序、逆序的順序?qū)D像進(jìn)行H次掃描，完成 標(biāo)記值的融合，同時把標(biāo)記值之間的相關(guān)性信息寫入到相關(guān)性表存儲器組中。
[0025]用圖3所示的（m，n)位置上的點為例，其實現(xiàn)需要完成如下操作： 1) 讀出（m,n)、（m,n-1)、（m-1,n)H個點的標(biāo)記值g(m,n)、g(m,n-1)、g(m-l,n)，判斷 是否為背景點或目標(biāo)點； 2) W標(biāo)記值g(m,n)、g(m,n-1)和g(m-l,n)作為地址在相關(guān)性表里面讀出對應(yīng)的標(biāo)記 值，表示為T(g(m,n))、T(g(m,n-1))和T(g(m-1,n)); 3) 比較1'(3〇11，11))、1'(3(111，11-1))和1'(3(111-1，11))的大小，求出其最小值，表示為?; 4) 把（m，n)的標(biāo)記值賦為TO; 5) 更新T(g(m,n))=T0,T(g(m,n-l))=T0,T(g(m,n-l))=T0 到相關(guān)性表中。
[0026] 普通掃描單元的操作只有5個步驟，但是其設(shè)計上難度更大。因為上述的第2步 中需要從相關(guān)性表存儲器組中讀出3個標(biāo)記值對應(yīng)的值，第4步中需要寫3個值到相關(guān)性 表存儲器中。根據(jù)FPGA內(nèi)部存儲器的功能，一個時鐘周期只能同時進(jìn)行一次讀寫操作，女口 果不進(jìn)行處理就算2和4并行操作也至少需要3個時鐘周期，數(shù)據(jù)比較需要1個時鐘周期， 讀取數(shù)據(jù)和寫入結(jié)果并行操作也需要1個時鐘周期，該就至少需要5個時鐘周期。并且普 通掃描需要執(zhí)行3次，如果按照第一次掃描單元中的固定延遲的流水線設(shè)計，那么處理速 度會非常慢。
[0027] 本發(fā)明中使用動態(tài)延遲的流水線技術(shù)來提高處理速度。
[0028] 普通掃描單元中的流水線設(shè)計如圖6所示。其中A表示從讀緩沖器組41中讀出 待處理的標(biāo)記值，從相關(guān)性表存儲器組3中讀取待比較的相關(guān)性表的值；B表示比較比較相 關(guān)性表的值得到當(dāng)前處理點的標(biāo)記值；C表示把當(dāng)前處理點的標(biāo)記值寫入到孤R寫緩沖和 標(biāo)記值兵兵緩沖中，更新相關(guān)性表的內(nèi)容。
[0029] 從圖6中可知流水線的延遲等于A+B的延遲或者C的延遲中延遲量大的一個。分 為下表中的四種情況：
從上表中可W看出，只有當(dāng)處理兩個相鄰的目標(biāo)點并且處理時需要從相關(guān)性表存儲器 組中讀相關(guān)性表的值時其