一種基于fpga的實時二值圖像連通域標(biāo)記實現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種二值圖像連通域標(biāo)記實現(xiàn)方法，尤其是一種基于現(xiàn)場可編程口陣 列器件通過硬件方式，使用超標(biāo)量流水線技術(shù)實現(xiàn)對大規(guī)模運動目標(biāo)實時進(jìn)行連通域標(biāo)記 的方法。屬于大規(guī)模集成電路設(shè)計W及目標(biāo)識別和視覺測量技術(shù)領(lǐng)域。
[0002]
【背景技術(shù)】
[0003] 二值圖像連通域標(biāo)記在雷達(dá)系統(tǒng)中為動目標(biāo)的多普勒頻率位置、距離向位置、相 位、幅度、角度和速度等參數(shù)的解算提供了重要依據(jù)，另外該技術(shù)還廣泛應(yīng)用于目標(biāo)識別、 目標(biāo)探測、制導(dǎo)、導(dǎo)航W及醫(yī)學(xué)應(yīng)用領(lǐng)域。
[0004] 二值圖像連通域標(biāo)記是從僅由"0"(表示背景點）和"1"(表示目標(biāo)點）組成的點 陣圖像中，將相鄰的目標(biāo)提取出來。其目的是尋找圖像中所有的目標(biāo)對象，并且將屬于同一 目標(biāo)對象的所有像素用唯一的標(biāo)記值進(jìn)行標(biāo)記。在算法仿真階段，往往在MTLAB中使用 bwlable函數(shù)來實現(xiàn)該功能。在實現(xiàn)階段，通常有軟件和硬件實現(xiàn)兩種方式。
[0005] 軟件實現(xiàn)的方式是使用高性能的PC機(jī)或者工作站，用基于軟件方法來實現(xiàn)。但是 由于CPU執(zhí)行指令的串行化特點，當(dāng)圖像分辨率、峽率提高或動目標(biāo)數(shù)量變多時，處理一峽 圖像所耗費的時間會線性增長。當(dāng)處理時間大于峽間隔時間時，會導(dǎo)致丟峽。為了降低處 理延時，一般的方式是對算法進(jìn)行改進(jìn)，提出了區(qū)域增長法、深度或者廣度優(yōu)先搜索法、線 標(biāo)記法等各種優(yōu)化算法。文獻(xiàn)"一種二值圖像連通區(qū)域標(biāo)記的新方法"（計算機(jī)工程與應(yīng) 用，2006 ;42 (25) ;50-51)中使用區(qū)域增長法，只需要對圖像進(jìn)行一次掃描，提高了運算速 度。"一種二值圖像連通區(qū)域標(biāo)記的新方法"（計算機(jī)應(yīng)用，2007 ;27 (11) =2776-2777)中 使用線標(biāo)記法和區(qū)域增長法相結(jié)合的方法，其把連通體作為檢測的基本單元，大大減少了 需要檢測的個數(shù)。但是該算法需要反復(fù)搜索每個連通體的領(lǐng)域，并且當(dāng)圖像中含有很多點 狀和豎線裝連通區(qū)域時該算法執(zhí)行效率會顯著退化。通過分析軟件實現(xiàn)方式得到的測試結(jié) 果，完成分辨率為1024巧68的圖像連通域標(biāo)記一般處理時間在百毫砂量級，遠(yuǎn)遠(yuǎn)達(dá)不到雷 達(dá)系統(tǒng)中實時處理的要求。
[0006] 硬件實現(xiàn)方式基于ASIC或者FPGA器件，利用其并行化特點來降低處理延遲。文獻(xiàn) "FPGAbasedconnectedcomponentlabeling'，（InternationalConferenceonControl, AutomationandSystems.Seoul,Korea, 2007 ;2313-2317)中描述了一種基于硬件方式 的實現(xiàn)架構(gòu)，可W每砂處理200峽圖像，但是最大僅支持255個運動目標(biāo)，在動輒需要同時 處理數(shù)千個運動目標(biāo)的合成孔徑雷達(dá)系統(tǒng)中沒有實際用處。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明旨在解決圖像分辨率最高達(dá)18432x4096，并且需要同時處理數(shù)千個上萬個 運動目標(biāo)的合成孔徑雷達(dá)中現(xiàn)有技術(shù)無法實現(xiàn)的實時二值圖像連通域標(biāo)記的技術(shù)難題。本 發(fā)明基于現(xiàn)場可編程口陣列器件通過硬件方式，使用超標(biāo)量流水線技術(shù)實現(xiàn)了實時標(biāo)記大 規(guī)模運動目標(biāo)，并且本方案能自適應(yīng)各種分辨率，在動目標(biāo)形狀和數(shù)量改變時不會影響其 性能，魯棒性強(qiáng)，其運算結(jié)果和MTLAB的bwl油el函數(shù)完全一致。
[0008] 本發(fā)明的目的是通過W下技術(shù)方案實現(xiàn)的。
[0009] 本發(fā)明的一種基于FPGA的實時二值圖像連通域標(biāo)記實現(xiàn)方法，其實現(xiàn)算法使用 四鄰域標(biāo)記算法，具體來講就是對某一點的處理只與其左邊和上邊的點的狀態(tài)相關(guān)。處理 過程使用四次掃描的方式，第一次使用順序方式，從左到右、從上到下對圖像進(jìn)行處理；第 二次則反之使用逆序方式，從右向左、從上到下進(jìn)行處理；第H次又使用順序方式處理；最 后一次使用逆序方式掃描處理圖像。此種處理算法是比較普通的算法，其計算量相對較大， 但是能夠保證在任何形狀和任何數(shù)量動目標(biāo)的情況下得到和bwlabel函數(shù)一致的結(jié)果。本 發(fā)明的著眼點是使用獨創(chuàng)性的實現(xiàn)架構(gòu)和實現(xiàn)思想提高處理性能，達(dá)到對高分辨率和高峽 率圖像實時處理的有益效果。
[0010] 本發(fā)明的一種基于FPGA的實時二值圖像連通域標(biāo)記實現(xiàn)方法其硬件平臺使用四 個對稱處理節(jié)點組成，采用VK(架構(gòu)(高速串行交換架構(gòu))，互聯(lián)采用高速串行接口。其中四 個處理節(jié)點100~103使用XILINX公司的XC5VX95TI-2高端FPGA;存儲單元200~203采用 Micron公司型號為MT47肥56M8-3E的2G比特孤R2顆粒，每個存儲單元使用16片孤R2顆 粒，使得每個處理單元的存儲容量為16G比特。處理單元之間的互聯(lián)采用16對2. 5GHz的 Rocket10(XILINX定義的高速串行通信標(biāo)準(zhǔn))，其總帶寬大于lOOOMB/s，能夠滿足合成孔 徑雷達(dá)中高分辨率帶來的高數(shù)據(jù)吞吐量的要求，另外處理單元之間還有4對差分控制線， 可用于處理單元之間的控制和狀態(tài)信號的通信。
[0011] 本發(fā)明的一種基于FPGA的實時二值圖像連通域標(biāo)記實現(xiàn)方法，其中所述的處理 節(jié)點由第一次掃描單元1、主控制器模塊2、相關(guān)性表存儲器組3、普通掃描單元4、孤R訪問 仲裁模塊5、DDR控制器6和組峽和數(shù)據(jù)輸出模塊7構(gòu)成。主控制器模塊2分別與第一次掃 描單元1、相關(guān)性表存儲器組3、普通掃描單元4和組峽和數(shù)據(jù)輸出模塊7相連，交互控制和 狀態(tài)信息；第一次掃描單元1和普通掃描單元4通過標(biāo)準(zhǔn)的RAM訪問接口與相關(guān)性表存儲 器組3相連，寫端口用于更新相關(guān)性表的內(nèi)容，讀端口用于讀出相關(guān)性表的值；第一次掃描 單元1、普通掃描單元4和組峽和數(shù)據(jù)輸出模塊7都需要與孤R進(jìn)行數(shù)據(jù)交互，所W該H個 模塊都通過自定義的高速訪問接口與孤R訪問仲裁模塊5相連；孤R訪問仲裁模塊5根據(jù) 輪詢和自定義優(yōu)先級相結(jié)合的仲裁方式把多個并行的對DDR的訪問請求映射和復(fù)用為串 行的孤R的訪問請求與孤R控制器6相連；孤R控制器6根據(jù)訪問請求產(chǎn)生孤R的訪問時 序直接訪問外部的DDR芯片；組峽和數(shù)據(jù)輸出模塊7根據(jù)峽結(jié)構(gòu)把標(biāo)記值結(jié)果嵌入峽內(nèi)輸 出。
[0012] 本發(fā)明的一種基于FPGA的實時二值圖像連通域標(biāo)記實現(xiàn)方法，其中所述的第一 次掃描單元1由串并轉(zhuǎn)換模塊11、原始數(shù)據(jù)兵兵緩沖12、第一次掃描單元處理控制模塊13、 標(biāo)記值兵兵緩沖14和孤R寫緩沖15構(gòu)成；主控制器模塊2由主控制狀態(tài)機(jī)21和一些輔助 邏輯構(gòu)成；相關(guān)性表存儲器組3由訪問切換模塊31、緩沖器A32和緩沖器B33構(gòu)成；普通 掃描單元4由讀緩沖器組41、普通掃描單元處理控制模塊42、孤R寫緩沖43和標(biāo)記值兵兵 緩沖44構(gòu)成；DDR訪問仲裁模塊5由端口選擇狀態(tài)機(jī)51、端口和狀態(tài)寄存器組52、讀數(shù)據(jù) 緩沖53和讀寫控制狀態(tài)機(jī)54構(gòu)成；DDR控制器6由初始化模塊61、控制狀態(tài)機(jī)62、數(shù)據(jù)通 道63和相位校準(zhǔn)模塊64構(gòu)成；組峽和數(shù)據(jù)輸出模塊7由讀狀態(tài)機(jī)71、讀數(shù)據(jù)緩沖72、組峽 控制邏輯73和輸出時序控制模塊74構(gòu)成。
[0013] 本發(fā)明的一種基于FPGA的實時二值圖像連通域標(biāo)記實現(xiàn)方法，其實現(xiàn)包括如下 步驟： 1. 在第一次掃描單元中按照從左到右、從上到下的順序方式完成二值圖像的初始標(biāo) 記，并且把標(biāo)記值之間的相關(guān)性信息寫入到相關(guān)性表存儲器組中： A. 對輸入的二值圖像數(shù)據(jù)做串并轉(zhuǎn)換，變?yōu)?比特寬度的數(shù)據(jù)，存入原始數(shù)據(jù)兵兵緩 沖里。該樣每次讀取8個圖像點的數(shù)據(jù)來處理，可W減少讀取次數(shù)； B. 判斷是否為目標(biāo)點，然后做相應(yīng)的處理。有H種情況，如果不為目標(biāo)點，那么把當(dāng)前 位置點的標(biāo)記值賦值為0 ;如果為新的目標(biāo)點，也就是其左邊和上邊的點都不是目標(biāo)點，那 么把當(dāng)前位置點的標(biāo)記值賦值為已使用的最大的標(biāo)記值加1，并且要修改相關(guān)性表；如果 不為新的目標(biāo)點，需要讀出相鄰像素的標(biāo)記值，然后W該些標(biāo)記值為地址從相關(guān)性表存儲 器組中讀出相關(guān)的標(biāo)記值，把該點的標(biāo)記值賦值為讀出的標(biāo)記值的最小值，最后修改相關(guān) 性表； C. 算出的標(biāo)記值需要存入標(biāo)記值兵兵緩沖，因為計算下一行的時候需要用到上一行的 標(biāo)記值，把上一行的標(biāo)記值存入內(nèi)部存儲器中主要是為了提高處理速度。同時也要存入DDR 寫緩沖FIFO中，第一次掃描單元中的讀寫控制邏輯根據(jù)FIFO中的數(shù)據(jù)量啟動孤R寫操作 把標(biāo)記值存入孤R中； 2. 第一次掃描單元處理完成之后對圖像完成了初始標(biāo)記并且相關(guān)性表存儲器組里面 存入了標(biāo)記值的相關(guān)性數(shù)據(jù)。此時主控制器模塊通知普通掃描單元開始下一次的掃描操 作，并且通知相關(guān)性表存儲器組里的訪問切換模塊做訪問切換，之后的讀寫操作是普通掃 描單元發(fā)起的； 3. 普通掃描單元第一次掃描時候按照從右到左、從下到上的逆序方式完成標(biāo)記的融 合，并且更新相關(guān)性表的信息： A. 從DDR中讀出標(biāo)記值存入讀緩沖器組中； B. 判斷標(biāo)記值，如果不為0表示該點為目標(biāo)點。其處理方式和第一次掃描單元處理完 全不同，首先是從讀緩沖器組中讀出當(dāng)前處理點W及左邊和右邊點的標(biāo)記值，然后用該些 標(biāo)記值作為地址從相關(guān)性表存儲器組中讀出相關(guān)的標(biāo)記值，然后比較讀出的3個點的標(biāo)記 值的最小值，用該個最小值作為當(dāng)前點的標(biāo)記值并且更新相關(guān)性表存儲器組中的值； C. 算出的標(biāo)記值寫入孤R寫緩沖FIFO中，然后存入到孤R中； 4. 普通掃描單元完成掃描之后通知主控制器模塊，主控制器模塊更新普通掃描單元的 參數(shù)值開啟下一次的掃描操作； 5. 重復(fù)3, 4步操作兩次完成對圖像的四次掃描； 6. 所有的掃描操作完成之后主