智能卡測(cè)試裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及智能卡領(lǐng)域，特別是涉及一種基于FPGA的智能卡測(cè)試裝置。
【背景技術(shù)】
[0002]常用的智能卡測(cè)試設(shè)備有兩種，一種是讀卡器，價(jià)格低廉但是功能有限，無(wú)法調(diào)節(jié)7816接口時(shí)鐘的頻率，也無(wú)法查看7816接口波形；另一種是專(zhuān)業(yè)的測(cè)試設(shè)備，例如Micropross公司生產(chǎn)的MP300系列測(cè)試設(shè)備,具有上述功能但是價(jià)格昂貴。目前在智能卡測(cè)試領(lǐng)域存在以下的問(wèn)題:
[0003]智能卡專(zhuān)業(yè)測(cè)試設(shè)備數(shù)量有限，在項(xiàng)目資源緊張時(shí)無(wú)法完全滿足測(cè)試人員的需求。
[0004]普通的讀卡器無(wú)法調(diào)節(jié)7816接口時(shí)鐘頻率，無(wú)法測(cè)試智能卡在不同時(shí)鐘頻率下的工作情況。
[0005]如果智能卡的行為不滿足7816協(xié)議，讀卡器只報(bào)錯(cuò)但是無(wú)法查看時(shí)序波形。例如7816協(xié)議要求智能卡返回復(fù)位應(yīng)答(Answer To Reset, ATR)的時(shí)間不超過(guò)40000個(gè)7816時(shí)鐘，如果智能卡返回ATR超時(shí)，讀卡器會(huì)報(bào)錯(cuò)；但是無(wú)法判斷出是沒(méi)有返回ATR、還是返回ATR超時(shí)，需要另外借助示波器判斷，非常不方便。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種智能卡測(cè)試裝置，能夠調(diào)節(jié)7816接口的時(shí)鐘頻率。
[0007]為解決上述技術(shù)問(wèn)題，本發(fā)明的智能卡測(cè)試裝置，包括:一臺(tái)PC (個(gè)人電腦)機(jī)，一片C8051芯片，一片F(xiàn)PGA (Field Programmable Gate Array,現(xiàn)場(chǎng)可編程邏輯門(mén)陣列)；
[0008]所述PC機(jī)，采用圖形化界面方式運(yùn)行上位機(jī)軟件；
[0009]所述C8051芯片，接受所述上位機(jī)軟件的指令并與FPGA通信；
[0010]所述FPGA，直接受C8051芯片控制，用于調(diào)節(jié)7816接口的時(shí)鐘頻率和占空比，通過(guò)7816接口對(duì)智能卡進(jìn)行測(cè)試。
[0011]本發(fā)明有效解決了現(xiàn)有讀卡器無(wú)法調(diào)節(jié)7816時(shí)鐘頻率、無(wú)法記錄7816接口波形的問(wèn)題，并且硬件實(shí)現(xiàn)方式簡(jiǎn)單，成本低廉。
【附圖說(shuō)明】
[0012]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0013]圖1是FPGA生成的3.57MHz，占空比30%時(shí)鐘波形圖；
[0014]圖2是所述智能卡測(cè)試裝置一實(shí)施例原理框圖。
【具體實(shí)施方式】
[0015]圖1所示的是FPGA生成7816接口時(shí)鐘頻率3.57MHz,占空比30%的時(shí)序。上位機(jī)軟件指定7816接口時(shí)鐘頻率是系統(tǒng)時(shí)鐘周期5ns的個(gè)數(shù)N、以及高電平持續(xù)時(shí)間的個(gè)數(shù)M0此時(shí)N=56，M=17。圖1中Sys_clk為系統(tǒng)時(shí)鐘，7816_clk為7816接口時(shí)鐘。
[0016]結(jié)合圖2所示，所述智能卡測(cè)試裝置在該圖所示的實(shí)施例中，包括:一臺(tái)PC機(jī)，其采用圖形化界面方式運(yùn)行上位機(jī)軟件；還包括一片C8051芯片，一片F(xiàn)PGA。被測(cè)試的智能卡與所述FPGA相連接，電源芯片為被測(cè)試的智能卡提供電源電壓VCC。
[0017]所述C8051芯片，接受所述上位機(jī)軟件的指令并與FPGA通信。
[0018]所述FPGA，直接受C8051芯片控制，用于調(diào)節(jié)7816接口的時(shí)鐘頻率和占空比，通過(guò)7816接口對(duì)智能卡進(jìn)行測(cè)試。所述時(shí)鐘頻率由時(shí)鐘周期指定，最小調(diào)節(jié)精度是5ns ;時(shí)鐘占空比由高電平所持續(xù)的時(shí)間決定，最小調(diào)節(jié)精度是5ns。
[0019]所述FPGA具有記錄7816接口波形的功能，并上傳給所述上位機(jī)軟件供使用者查看。
[0020]所述智能卡測(cè)試裝置改變7816接口時(shí)鐘的方式。FPGA的輸入時(shí)鐘頻率是40MHz，F(xiàn)PGA倍頻到200MHz，周期5ns。上位機(jī)軟件指定7816接口時(shí)鐘頻率是5ns的個(gè)數(shù)N、以及高電平持續(xù)時(shí)間的個(gè)數(shù)M，改變7816時(shí)鐘的頻率和占空比。
[0021]所述智能卡測(cè)試裝置采用FPGA內(nèi)部BlockRam (塊RAM)存儲(chǔ)7816接口的波形。當(dāng)上位機(jī)軟件下達(dá)開(kāi)始存儲(chǔ)波形指令后，F(xiàn)PGA啟動(dòng)計(jì)時(shí)器，并開(kāi)始監(jiān)測(cè)7816接口信號(hào)的狀態(tài)。7816接口每發(fā)送或接收一個(gè)字節(jié)后，F(xiàn)PGA記錄下此字節(jié)的發(fā)生時(shí)刻、狀態(tài)(發(fā)送還是接收，奇偶檢驗(yàn)正確還是失敗)、數(shù)據(jù)內(nèi)容。上位機(jī)軟件下達(dá)停止存儲(chǔ)波形指令后，F(xiàn)PGA將存儲(chǔ)的波形信息從BlockRam中讀出，上傳給上位機(jī)軟件顯示。
[0022]圖2中，CLK為時(shí)鐘，RST為復(fù)位信號(hào)，I/O為輸入/輸出接口。TXD為發(fā)送數(shù)據(jù)，RXD為接受數(shù)據(jù)。
[0023]普通的接觸式讀卡器無(wú)法改變7816接口時(shí)鐘速率，并且無(wú)法記錄7816通信波形；而具有上述功能的專(zhuān)業(yè)的智能卡測(cè)試設(shè)備價(jià)格非常昂貴。本發(fā)明的測(cè)試裝置結(jié)構(gòu)簡(jiǎn)單、成本低，并具有如下功能:
[0024]I，靈活配置7816接口的時(shí)鐘周期及占空比。
[0025]2，記錄7816接口的時(shí)序波形，并在上位機(jī)軟件中以圖形化方式顯示。
[0026]3，上位機(jī)軟件自動(dòng)執(zhí)行測(cè)試腳本。
[0027]以上通過(guò)【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種智能卡測(cè)試裝置，其特征在于，包括:一臺(tái)PC機(jī)，一片C8051芯片，一片F(xiàn)PGA ； 所述PC機(jī)，采用圖形化界面方式運(yùn)行上位機(jī)軟件； 所述C8051芯片，接受所述上位機(jī)軟件的指令并與FPGA通信； 所述FPGA，直接受C8051芯片控制，用于調(diào)節(jié)7816接口的時(shí)鐘頻率和占空比，通過(guò)7816接口對(duì)智能卡進(jìn)行測(cè)試。
2.如權(quán)利要求1所述的裝置，其特征還在于:所述時(shí)鐘頻率由時(shí)鐘周期指定，最小調(diào)節(jié)精度是5ns ;時(shí)鐘占空比由高電平所持續(xù)的時(shí)間決定，最小調(diào)節(jié)精度是5ns。
3.如權(quán)利要求1所述的裝置，其特征還在于:所述FPGA具有記錄7816接口波形的功能，并上傳給所述上位機(jī)軟件供使用者查看。
4.如權(quán)利要求1至3任一所述的裝置，其特征還在于:所述FPGA采用其內(nèi)部塊RAM存儲(chǔ)7816接口的波形；當(dāng)所述上位機(jī)軟件下達(dá)開(kāi)始存儲(chǔ)波形指令后，所述FPGA啟動(dòng)計(jì)時(shí)器，并開(kāi)始監(jiān)測(cè)7816接口信號(hào)的狀態(tài)；7816接口每發(fā)送或接收一個(gè)字節(jié)后，所述FPGA記錄下該字節(jié)的發(fā)生時(shí)刻、狀態(tài)和數(shù)據(jù)內(nèi)容；所述上位機(jī)軟件下達(dá)停止存儲(chǔ)波形指令后，所述FPGA將存儲(chǔ)的波形信息從所述塊RAM中讀出，上傳給上位機(jī)軟件顯示。
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種智能卡測(cè)試裝置，包括：一臺(tái)PC(個(gè)人電腦)機(jī)，一片C8051芯片，一片F(xiàn)PGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程邏輯門(mén)陣列）；所述PC機(jī)，采用圖形化界面方式運(yùn)行上位機(jī)軟件；所述C8051芯片，接受所述上位機(jī)軟件的指令并與FPGA通信；所述FPGA，直接受C8051芯片控制，用于調(diào)節(jié)7816接口的時(shí)鐘頻率和占空比，通過(guò)7816接口對(duì)智能卡進(jìn)行測(cè)試。本發(fā)明能夠調(diào)節(jié)7816接口的時(shí)鐘頻率。
【IPC分類(lèi)】G06F11-36
【公開(kāi)號(hào)】CN104765677
【申請(qǐng)?zhí)枴緾N201410004744
【發(fā)明人】安晨, 王征
【申請(qǐng)人】上海華虹集成電路有限責(zé)任公司
【公開(kāi)日】2015年7月8日
【申請(qǐng)日】2014年1月6日