中，應(yīng)用處理器通 過其系統(tǒng)總線訪問應(yīng)用處理器的增強型雙端口隨機存儲器電路的步驟包括：
[0037] 所述應(yīng)用處理器通過其系統(tǒng)總線發(fā)起讀寫操作訪問所述增強型雙端口隨機存儲 器電路的靜態(tài)存儲器訪問端口；
[0038] 所述靜態(tài)存儲器訪問端口將所述系統(tǒng)總線發(fā)起的讀寫操作轉(zhuǎn)換為靜態(tài)存儲器的 讀寫操作，訪問所述增強型雙端口隨機存儲器電路的靜態(tài)存儲器第二端口或第一端口。
[0039] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，所述應(yīng)用處理 器通過其系統(tǒng)總線發(fā)起讀寫操作訪問所述增強型雙端口隨機存儲器電路的靜態(tài)存儲器訪 問端口的步驟中通過所述靜態(tài)存儲器訪問端口的系統(tǒng)總線接口接收所述系統(tǒng)總線發(fā)起的 讀寫操作；所述靜態(tài)存儲器訪問端口訪問所述增強型雙端口隨機存儲器電路的靜態(tài)存儲器 第二端口或第一端口的步驟中通過所述靜態(tài)存儲器訪問端口的二轉(zhuǎn)換邏輯單元，將所述系 統(tǒng)總線發(fā)起的讀寫操作轉(zhuǎn)換為靜態(tài)存儲器的讀寫操作。
[0040] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，所述系統(tǒng)總線 接口接收的信號包括 HSEL、HTRANS、HBURST、HWE、HWDATA [0 :31 ]、HADD [0 :31 ]、HCLK、HSIZE、 HRDATA[0 :31]和 HREADY。
[0041] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，所述第二轉(zhuǎn)換 邏輯單元轉(zhuǎn)換后的信號包括 CS、WE、[15 :0]DATA、[20 :0]ADD、CLK、0E、ADV。
[0042] 本發(fā)明提供的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和系統(tǒng)，具有以下有 益效果：本發(fā)明通過在應(yīng)用處理器內(nèi)部設(shè)置一增強型雙端口隨機存儲器電路（Enhanced DPRAM)，其具備雙端口訪問功能，即基帶處理器和應(yīng)用處理器都可以訪問增強型雙端口隨 機存儲器電路，從而實現(xiàn)基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互。
【附圖說明】
[0043] 圖1是現(xiàn)有的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互示意圖；
[0044] 圖2是本發(fā)明實施例的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和系統(tǒng)示意 圖；
[0045] 圖3是本發(fā)明實施例的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互電路示意圖；
[0046] 圖4是本發(fā)明實施例的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和系統(tǒng)的動 態(tài)存儲器訪問端口示意圖；
[0047] 圖5是本發(fā)明實施例的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和系統(tǒng)的靜 態(tài)存儲器訪問端口示意圖。
【具體實施方式】
[0048] 以下結(jié)合附圖和具體實施例對本發(fā)明提出的基帶處理器和應(yīng)用處理器間的數(shù)據(jù) 交互方法和系統(tǒng)作進一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將 更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明 晰地輔助說明本發(fā)明實施例的目的。
[0049] 請參考圖2,其是本發(fā)明實施例的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和 系統(tǒng)示意圖。如圖2所示，本發(fā)明提供基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和系統(tǒng)， 用于改進基帶（MODEM)處理器21和應(yīng)用處理器22間的數(shù)據(jù)交互方式，提高交互的速度。
[0050] 所述基帶處理器21具有一 SDC接口（SDRAMController接口，動態(tài)存儲器控制 接口）；所述應(yīng)用處理器22具有一增強型雙端口隨機存儲器電路（Enhanced DPRAM)，所述 Enhanced DPRAM位于所述應(yīng)用處理器22內(nèi)部。所述基帶處理器21通過所述SDC接口訪問 所述增強型雙端口隨機存儲器電路，所述應(yīng)用處理器22通過其內(nèi)部的系統(tǒng)總線訪問所述 增強型雙端口隨機存儲器電路?；耍鶐幚砥?1和應(yīng)用處理器22可以同時訪問增強 型雙端口隨機存儲器電路，從而實現(xiàn)基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互的目的。在一 優(yōu)選的實施例中，所述基帶處理器21和應(yīng)用處理器22內(nèi)部均包含一個通用異步接收/發(fā) 送裝置（UART)，其是一個并行輸入成為串行輸出的芯片。
[0051 ] 請參考圖3，其是本發(fā)明實施例的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互電路示 意圖。如圖3所示，所述Enhanced DPRAM具備兩種訪問端口，即動態(tài)存儲器訪問端口（SDC SLAVE CONTROLLER)和靜態(tài)存儲器訪問端口（SRAM SLAVE CONTROLLER);所述 Enhanced DPRAM的內(nèi)部存儲單元為靜態(tài)存儲器。
[0052] MODEM處理器先通過其SDC接口發(fā)起讀寫操作訪問所述動態(tài)存儲器訪問端口，所 述動態(tài)存儲器訪問端口再將所述SDC接口的讀寫操作轉(zhuǎn)換為靜態(tài)存儲器的讀寫操作，最后 訪問所述靜態(tài)存儲器，該靜態(tài)存儲器具有兩個端口，第一端口和第二端口，即Port A和Port B。MODEM處理器可以訪問所述靜態(tài)存儲器的任一一個端口。同時，應(yīng)用處理器先通過其系統(tǒng) 總線（SYSTEM BUS)發(fā)起讀寫操作訪問所述靜態(tài)存儲器訪問端口，所述靜態(tài)存儲器訪問端口 將系統(tǒng)總線發(fā)起讀寫操作轉(zhuǎn)換成靜態(tài)存儲器的讀寫操作，再訪問所述靜態(tài)存儲器的任一一 個端口。基此，MODEM處理器和應(yīng)用處理器可以同時訪問所述靜態(tài)存儲器，從而實現(xiàn)基帶處 理器和應(yīng)用處理器間的數(shù)據(jù)交互的目的。
[0053] 請參考圖4,其是本發(fā)明實施例的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和 系統(tǒng)的動態(tài)存儲器訪問端口（SDC SLAVE CONTROLLER)示意圖。所述動態(tài)存儲器訪問端口 是一個將SDC接口信號轉(zhuǎn)換為靜態(tài)（SRAM)接口信號的電路。
[0054] 如圖4所示，所述動態(tài)存儲器訪問端口包含兩個部分，動態(tài)存儲器接口（SDRAM INTERFACE)和第一轉(zhuǎn)換邏輯單元（CONVERTLOGIC);所述動態(tài)存儲器接口接收所述SDC接 口發(fā)起的讀寫操作，所述SDC接口支持第一代低功耗內(nèi)存技術(shù)接口（LPDDR1)、第二代低功 耗內(nèi)存技術(shù)接口（LPDDR2)或第三代低功耗內(nèi)存技術(shù)接口（LPDDR3)等接口，接收的信號包 括〇5、狀5、045、肫、0414[0:15]、400[0:13]、0^、0^、84疆0和84疆1。接收上述信號后， 由所述第一轉(zhuǎn)換邏輯單元將所述SDC接口的讀寫操作轉(zhuǎn)換為靜態(tài)存儲器的讀寫操作，轉(zhuǎn)換 后的信號包括 CS、WE、[15 :0]DATA、[20 :0]ADD、CLK、0E、ADV。
[0055] 進一步的，所述SDC接口發(fā)出的是行列地址；所述動態(tài)存儲器接口的尋址過程是 按照行地址、列地址的方式進行的；而靜態(tài)存儲器是按照線性尋址方式進行的。因此所述第 一轉(zhuǎn)換邏輯單元需要完成地址轉(zhuǎn)換，其地址轉(zhuǎn)換過程原理描述如下，所述第一轉(zhuǎn)換邏輯單 元按照SDC接口發(fā)出的BANK信號尋址對應(yīng)的存儲區(qū)域，然后按照行地址尋址在該BANK區(qū) 域內(nèi)的行，最后按照列地址尋址對應(yīng)的列存儲單元。
[0056]SRAM_add_y=(SDC_rowadd_x<<collumn_max+SDC_collumnadd_x)
[0057] *BANK_num*2C0llumn-max+row-max
[0058] 其中，
[0059]SRAM_add_y表示SRAM接口對應(yīng)的地址；
[0060]SDC_rowadd_x表示SDC接口對應(yīng)的行地址；
[0061]SDC_collumnadd_x表示SDC接口對應(yīng)的列地址；
[0062]collumn_max表示SDC接口的列的最大寬度；
[0063]row_max表不SDC接口的最大行寬度；
[0064]BANK_num表示SDC接口的分區(qū)數(shù)；
[0065] 經(jīng)過上面的轉(zhuǎn)換后，MODEM處理器通過SDC接口發(fā)出的行列地址可以通過第一轉(zhuǎn) 換邏輯單元轉(zhuǎn)換成線性的尋址方式訪問位于Enhanced-DPRAM內(nèi)部的靜態(tài)存儲器的任-- 個端口。
[0066] 進一步的，MODEM處理器通過SDC接口在訪問Enhanced-DPRAM時，發(fā)出的讀寫操 作會包括讀、寫、預(yù)充電、自動刷新、自刷新等命令，而Enhanced-DPRAM內(nèi)部的SRAM是靜態(tài) 存儲器，不會執(zhí)行動態(tài)指令，即不需