一種基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及通訊技術(shù)領(lǐng)域，特別涉及一種基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互 方法和系統(tǒng)。
【背景技術(shù)】
[0002] 移動(dòng)通信終端系統(tǒng)上，基帶（MODEM)處理器需要與應(yīng)用處理器之間交互數(shù)據(jù)。隨 著基帶芯片支持的無(wú)線通信模式越來(lái)越多，其芯片結(jié)構(gòu)復(fù)雜程度增加，和應(yīng)用處理器之間 交互數(shù)據(jù)的速度也要求不斷提高。
[0003] 在移動(dòng)通信終端架構(gòu)中，MODEM處理器配合應(yīng)用處理器電路的架構(gòu)已經(jīng)得到廣泛 應(yīng)用。MODEM處理器主要完成基帶信號(hào)的調(diào)制、解調(diào)，射頻收發(fā)信機(jī)的時(shí)序控制等工作；應(yīng) 用處理器主要完成顯示屏、攝像頭等視頻外設(shè)的控制，麥克風(fēng)、耳機(jī)、揚(yáng)聲器等音頻外設(shè)的 控制，藍(lán)牙連接性電路的控制，以及電源管理電路的控制等工作。
[0004] 請(qǐng)參考圖1，所述MODEM處理器和應(yīng)用處理器通常采用如下數(shù)據(jù)交互方式：異步串 行接口（UART)、高速串行接口（USB)、異步并行接口（DPRAM)和半雙工接口（SDI0)，如圖1 中的①②③④所示。但在目前的MODEM處理器和應(yīng)用處理器數(shù)據(jù)交互方式中，均存在不足。 所述UART是一種異步串行接口，其最高速率通常僅小于4Mbit/s。所述USB是一種高速串 行接口，USB2. 0高速模式理論速率480Mbit/s，但在實(shí)際應(yīng)用中由于數(shù)據(jù)包協(xié)議解析等開(kāi) 銷，有效速率通常僅小于60Mbit/s。所述常用的DPRAM雙端口存儲(chǔ)器為異步并行接口，數(shù)據(jù) 讀寫周期通常在50ns左右，即20Mhz頻率，以16bit數(shù)據(jù)位寬為例，其讀寫速率為40MByte/ s，但是采用DPRAM雙端口存儲(chǔ)器需要增加器件成本和印制電路板（PCB)的面積。所述SDI0 接口是半雙工接口，其時(shí)鐘速率最高52Mhz，數(shù)據(jù)線位寬4bit，數(shù)據(jù)采樣使用雙邊沿方式， 其讀寫最高速率為52MByte/s。但是采用SDI0接口，主設(shè)備和從設(shè)備需要分時(shí)使用，不利于 MODEM處理器和應(yīng)用處理器之間頻繁交互數(shù)據(jù)。
[0005] 目前移動(dòng)通信終端的MODEM處理器向單芯片多模式方向發(fā)展，全模MODEM需要支 持包括GSM、TD-SCDMA、TDD-LTE、FDD-LTE、WCDMA等多種通信模式，MODEM處理器對(duì)數(shù)據(jù)處 理的速度的要求進(jìn)一步提高，因此有必要對(duì)現(xiàn)有的MODEM處理器和應(yīng)用處理器之間的數(shù)據(jù) 交互方式進(jìn)行改進(jìn)。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的在于提供一種基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法和系統(tǒng)， 以解決現(xiàn)有的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互速度不夠或數(shù)據(jù)交互方式復(fù)雜的問(wèn) 題。
[0007] 為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種數(shù)據(jù)交互系統(tǒng)，包括：基帶處理器和應(yīng)用處 理器，所述應(yīng)用處理器具有一增強(qiáng)型雙端口隨機(jī)存儲(chǔ)器電路；
[0008] 所述基帶處理器和應(yīng)用處理器通過(guò)所述增強(qiáng)型雙端口隨機(jī)存儲(chǔ)器電路交互數(shù)據(jù)。
[0009] 優(yōu)選的，在所述的數(shù)據(jù)交互系統(tǒng)中，所述基帶處理器具有一 SDC接口，所述增強(qiáng)型 雙端口隨機(jī)存儲(chǔ)器電路包括動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口、靜態(tài)存儲(chǔ)器和靜態(tài)存儲(chǔ)器訪問(wèn)端口；所 述靜態(tài)存儲(chǔ)器包括第一端口和第二端口；
[0010] 所述基帶處理器通過(guò)所述SDC接口發(fā)起讀寫操作訪問(wèn)所述動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口， 所述動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口將所述SDC接口的讀寫操作轉(zhuǎn)換為靜態(tài)存儲(chǔ)器的讀寫操作，訪問(wèn) 所述靜態(tài)存儲(chǔ)器的第一端口或第二端口；
[0011] 所述應(yīng)用處理器通過(guò)一系統(tǒng)總線發(fā)起讀寫操作訪問(wèn)所述靜態(tài)存儲(chǔ)器訪問(wèn)端口，所 述靜態(tài)存儲(chǔ)器訪問(wèn)端口將所述系統(tǒng)總線發(fā)起的讀寫操作轉(zhuǎn)換為靜態(tài)存儲(chǔ)器的讀寫操作，訪 問(wèn)所述靜態(tài)存儲(chǔ)器第二端口或第一端口。
[0012] 優(yōu)選的，在所述的數(shù)據(jù)交互系統(tǒng)中，所述動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口包括：
[0013] 動(dòng)態(tài)存儲(chǔ)器接口，用于接收所述SDC接口發(fā)起的讀寫操作；
[0014] 第一轉(zhuǎn)換邏輯單元，用于將所述SDC接口的讀寫操作轉(zhuǎn)換為靜態(tài)存儲(chǔ)器的讀寫操 作。
[0015] 優(yōu)選的，在所述的數(shù)據(jù)交互系統(tǒng)中，所述動(dòng)態(tài)存儲(chǔ)器接口支持第一代低功耗內(nèi)存 技術(shù)接口。
[0016] 優(yōu)選的，在所述的數(shù)據(jù)交互系統(tǒng)中，所述動(dòng)態(tài)存儲(chǔ)器接口接收的信號(hào)包括CS、RAS、 CAS、WE、DATA [0 :15]、ADD [0 :13]、CLK、CKE、BANK0 和 BANK1。
[0017] 優(yōu)選的，在所述的數(shù)據(jù)交互系統(tǒng)中，所述第一轉(zhuǎn)換邏輯單元轉(zhuǎn)換后的信號(hào)包括CS、 WE、[15 :0]DATA、[20 :0]ADD、CLK、0E、ADV。
[0018] 優(yōu)選的，在所述的數(shù)據(jù)交互系統(tǒng)中，所述靜態(tài)存儲(chǔ)器訪問(wèn)端口包括：
[0019] 系統(tǒng)總線接口，接收所述系統(tǒng)總線發(fā)起的讀寫操作；
[0020] 第二轉(zhuǎn)換邏輯單元，將所述系統(tǒng)總線發(fā)起的讀寫操作轉(zhuǎn)換為靜態(tài)存儲(chǔ)器的讀寫操 作。
[0021] 優(yōu)選的，在所述的數(shù)據(jù)交互系統(tǒng)中，所述系統(tǒng)總線接口接收的信號(hào)包括HSEL、 HTRANS、HBURST、HWE、HWDATA[0 :31]、HADD[0 :31]、HCLK、HSIZE、HRDATA[0 :31]和 HREADY。
[0022] 優(yōu)選的，在所述的數(shù)據(jù)交互系統(tǒng)中，所述第二轉(zhuǎn)換邏輯單元轉(zhuǎn)換后的信號(hào)包括CS、 WE、[15 :0]DATA、[20 :0]ADD、CLK、0E、ADV。
[0023] 相應(yīng)的，本發(fā)明還提供一種基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法，包括：
[0024] 基帶處理器通過(guò)其SDC接口訪問(wèn)應(yīng)用處理器的增強(qiáng)型雙端口隨機(jī)存儲(chǔ)器電路；
[0025] 應(yīng)用處理器通過(guò)其系統(tǒng)總線訪問(wèn)應(yīng)用處理器的增強(qiáng)型雙端口隨機(jī)存儲(chǔ)器電路；
[0026] 所述基帶處理器和應(yīng)用處理器通過(guò)所述增強(qiáng)型雙端口隨機(jī)存儲(chǔ)器電路交互數(shù)據(jù)。
[0027] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，基帶處理器通 過(guò)其SDC接口訪問(wèn)應(yīng)用處理器的增強(qiáng)型雙端口隨機(jī)存儲(chǔ)器電路的步驟包括：
[0028] 基帶處理器通過(guò)其SDC接口發(fā)起讀寫操作訪問(wèn)應(yīng)用處理器的增強(qiáng)型雙端口隨機(jī) 存儲(chǔ)器電路的動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口；
[0029] 所述動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口將所述SDC接口的讀寫操作轉(zhuǎn)換為靜態(tài)存儲(chǔ)器的讀寫 操作，訪問(wèn)所述增強(qiáng)型雙端口隨機(jī)存儲(chǔ)器電路的靜態(tài)存儲(chǔ)器的第一端口或第二端口。
[0030] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，基帶處理器通 過(guò)其SDC接口發(fā)起讀寫操作訪問(wèn)應(yīng)用處理器的增強(qiáng)型雙端口隨機(jī)存儲(chǔ)器電路的動(dòng)態(tài)存儲(chǔ) 器訪問(wèn)端口的步驟中通過(guò)所述動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口的動(dòng)態(tài)存儲(chǔ)器接口接收所述SDC接口 發(fā)起讀寫操作；所述動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口將所述SDC接口的讀寫操作轉(zhuǎn)換為靜態(tài)存儲(chǔ)器的 讀寫操作的步驟中通過(guò)所述動(dòng)態(tài)存儲(chǔ)器訪問(wèn)端口的第一轉(zhuǎn)換邏輯單元將所述SDC接口的 讀寫操作轉(zhuǎn)換為靜態(tài)存儲(chǔ)器的讀寫操作。
[0031] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，所述動(dòng)態(tài)存儲(chǔ) 器接口接收的信號(hào)包括 CS、RAS、CAS、WE、DATA[0 :15]、ADD [0 :13]、CLK、CKE、BANK0 和 BANK1。
[0032] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，所述第一轉(zhuǎn)換 邏輯單元轉(zhuǎn)換后的信號(hào)包括 CS、WE、[15 :0]DATA、[20 :0]ADD、CLK、0E、ADV。
[0033] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，所述第一轉(zhuǎn)換 邏輯單元將所述SDC接口發(fā)出的行列地址轉(zhuǎn)換為線性尋址方式，以訪問(wèn)所述靜態(tài)存儲(chǔ)器的 第一端口或第二端口。
[0034] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，當(dāng)接收的SDC 接口發(fā)起的讀寫操作為動(dòng)態(tài)指令時(shí)，所述第一轉(zhuǎn)換邏輯單元進(jìn)行轉(zhuǎn)換過(guò)濾為空命令。
[0035] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法中，所述動(dòng)態(tài)指令 是預(yù)充電、自動(dòng)刷新和自刷新中的一種或多種。
[0036] 優(yōu)選的，在所述的基帶處理器和應(yīng)用處理器間的數(shù)據(jù)交互方法