1.一種信息處理方法,應(yīng)用于一電子設(shè)備中,所述方法包括: 當(dāng)所述電子設(shè)備從第一狀態(tài)切換到第二狀態(tài)時(shí)，將第一存儲(chǔ)單元中存儲(chǔ)的所述電子設(shè)備處于所述第一狀態(tài)的第一數(shù)據(jù)保存到非易失存儲(chǔ)單元中，所述第一存儲(chǔ)單元以及所述非易失性存儲(chǔ)單元均是所述電子設(shè)備的內(nèi)存儲(chǔ)器； 控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于斷電狀態(tài)，以使所述電子設(shè)備處于所述第二狀態(tài)。
2.如權(quán)利要求1所述的方法，其特征在于，當(dāng)所述電子設(shè)備從第一狀態(tài)切換到第二狀態(tài)時(shí)，將所述第一存儲(chǔ)單元中存儲(chǔ)的第一數(shù)據(jù)保存到所述非易失性存儲(chǔ)單元中之前，所述方法還包括: 在保持待機(jī)進(jìn)程運(yùn)行的同時(shí)，控制除所述待機(jī)進(jìn)程之外的進(jìn)程處于暫停狀態(tài)； 控制所述電子設(shè)備的至少一個(gè)耗電元件處于斷電狀態(tài)。
3.如權(quán)利要求2所述的方法，其特征在于，在所述電子設(shè)備的所述處理器為所述一個(gè)處理器時(shí)，在所述控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于斷電狀態(tài)，以使所述電子設(shè)備處于所述第二狀態(tài)的同時(shí)，所述方法還包括: 控制所述一個(gè)處理器處于非使能狀態(tài)。
4.如權(quán)利要求1所述的方法，其特征在于，在所述電子設(shè)備的處理器包括主處理器和至少一個(gè)從處理器時(shí)，在所述當(dāng)所述電子設(shè)備從第一狀態(tài)切換到第二狀態(tài)時(shí)，將所述第一存儲(chǔ)單元中存儲(chǔ)的第一數(shù)據(jù)保存到所述非易失性存儲(chǔ)單元中之前，所述方法還包括: 在保持待機(jī)進(jìn)程運(yùn)行的同時(shí)，控制除所述待機(jī)進(jìn)程之外的進(jìn)程處于暫停狀態(tài)； 控制所述電子設(shè)備的至少一個(gè)耗電元件處于所述斷電狀態(tài)； 控制所述至少一個(gè)從處理器處于非使能狀態(tài)。
5.如權(quán)利要求4所述的方法，其特征在于，在所述電子設(shè)備的所述處理器包括所述主處理器和所述至少一個(gè)從處理器時(shí)，在所述控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于斷電狀態(tài)，以使所述電子設(shè)備處于所述第二狀態(tài)的同時(shí)，所述方法還包括: 控制所述主處理器處于非使能狀態(tài)。
6.如權(quán)利要求1-5中任一權(quán)項(xiàng)所述的方法，其特征在于，所述當(dāng)所述電子設(shè)備從第一狀態(tài)切換到第二狀態(tài)時(shí)，將所述第一存儲(chǔ)單元中存儲(chǔ)的第一數(shù)據(jù)保存到所述非易失性存儲(chǔ)單元中，具體包括: 將所述第一數(shù)據(jù)封裝成第一數(shù)據(jù)包； 將所述第一數(shù)據(jù)包保存到所述非易失性存儲(chǔ)單元中。
7.如權(quán)利要求6所述的方法，其特征在于，所述非易失性存儲(chǔ)單元的第二讀寫速度大于或等于所述第一存儲(chǔ)單元的第一讀寫速度。
8.如權(quán)利要求1-5中任一權(quán)項(xiàng)所述的方法，其特征在于，在所述控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于斷電狀態(tài)，以使所述電子設(shè)備處于所述第二狀態(tài)之后，所述方法還包括: 檢測(cè)獲得用于使所述電子設(shè)備處于所述第一狀態(tài)的第一操作； 響應(yīng)所述第一操作，控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于上電狀態(tài)； 將所述非易失性存儲(chǔ)單元中的所述第一數(shù)據(jù)包保存到所述第一存儲(chǔ)單元中； 將所述第一數(shù)據(jù)包解封裝，獲得所述第一數(shù)據(jù)，進(jìn)而使所述電子設(shè)備處于所述第一狀態(tài)。
9.如權(quán)利要求8所述的方法，其特征在于，在所述電子設(shè)備的處理器為一個(gè)處理器時(shí)，在所述響應(yīng)所述第一操作，控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于上電狀態(tài)的同時(shí)，所述方法還包括: 控制所述一個(gè)處理器處于使能狀態(tài)。
10.如權(quán)利要求9所述的方法，其特征在于，在所述電子設(shè)備的處理器為所述一個(gè)處理器時(shí)，在所述將所述非易失性存儲(chǔ)單元中的所述第一數(shù)據(jù)包保存到所述第一存儲(chǔ)單元中之后，所述方法還包括: 控制所述電子設(shè)備的所述至少一個(gè)耗電元件處于所述上電狀態(tài)； 控制所述電子設(shè)備的全部進(jìn)程處于運(yùn)行狀態(tài)。
11.如權(quán)利要求8所述的方法，其特征在于，在所述電子設(shè)備的處理器包括主處理器和至少一個(gè)從處理器時(shí)，在所述響應(yīng)所述第一操作，控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于上電狀態(tài)的同時(shí)，所述方法還包括: 控制所述主處理器處于使能狀態(tài)。
12.如權(quán)利要求11所述的方法，其特征在于，在所述電子設(shè)備的所述處理器包括所述主處理器和所述至少一個(gè)從處理器時(shí)，在所述將所述非易失性存儲(chǔ)單元中的所述第一數(shù)據(jù)包保存到所述第一存儲(chǔ)單元中之后，所述方法還包括: 控制所述從處理器處于所述使能狀態(tài)； 控制所述電子設(shè)備的所述至少一個(gè)耗電元件處于所述上電狀態(tài)； 控制所述電子設(shè)備的全部進(jìn)程處于運(yùn)行狀態(tài)。
13.—種電子設(shè)備,包括: 第一保存模塊，用于當(dāng)所述電子設(shè)備從第一狀態(tài)切換到第二狀態(tài)時(shí)，將所述第一存儲(chǔ)單元中存儲(chǔ)的第一數(shù)據(jù)保存到所述非易失性存儲(chǔ)單元中，所述第一存儲(chǔ)單元以及所述非易失性存儲(chǔ)單元均是所述電子設(shè)備的內(nèi)存儲(chǔ)器；； 第一控制模塊，用于控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于斷電狀態(tài)，以使所述電子設(shè)備處于所述第二狀態(tài)。
14.如權(quán)利要求13所述的電子設(shè)備，其特征在于，所述電子設(shè)備還包括: 第二控制模塊，用于在保持待機(jī)進(jìn)程運(yùn)行的同時(shí)，控制除所述待機(jī)進(jìn)程之外的進(jìn)程處于暫停狀態(tài)； 第三控制模塊，用于控制所述電子設(shè)備的至少一個(gè)耗電元件處于斷電狀態(tài)。
15.如權(quán)利要求14所述的電子設(shè)備，其特征在于，在所述電子設(shè)備的所述處理器為所述一個(gè)處理器時(shí)，所述電子設(shè)備還包括: 第一控制子模塊，用于控制所述一個(gè)處理器處于非使能狀態(tài)。
16.如權(quán)利要求13所述的電子設(shè)備，其特征在于，在所述電子設(shè)備的處理器包括主處理器和至少一個(gè)從處理器時(shí)，所述電子設(shè)備還包括: 第二控制子模塊，用于在保持待機(jī)進(jìn)程運(yùn)行的同時(shí)，控制除所述待機(jī)進(jìn)程之外的進(jìn)程處于暫停狀態(tài)； 第三控制子模塊，用于控制所述電子設(shè)備的至少一個(gè)耗電元件處于所述斷電狀態(tài)； 第四控制子模塊，用于控制所述至少一個(gè)從處理器處于非使能狀態(tài)。
17.如權(quán)利要求16所述的電子設(shè)備，其特征在于，在所述電子設(shè)備的所述處理器包括所述主處理器和所述至少一個(gè)從處理器時(shí)，所述電子設(shè)備還包括: 第五控制子模塊，用于控制所述主處理器處于非使能狀態(tài)。
18.如權(quán)利要求13-17中任一權(quán)項(xiàng)所述的電子設(shè)備，其特征在于，所述第一保存模塊具體包括: 第一封裝模塊，用于將所述第一數(shù)據(jù)封裝成第一數(shù)據(jù)包； 第一保存子模塊，用于將所述第一數(shù)據(jù)包保存到所述非易失性存儲(chǔ)單元中。
19.如權(quán)利要求18所述的電子設(shè)備，其特征在于，所述非易失性存儲(chǔ)單元的第二讀寫速度大于或等于所述第一存儲(chǔ)單元的第一讀寫速度。
20.如權(quán)利要求13-17中任一權(quán)項(xiàng)所述的電子設(shè)備，其特征在于，所述電子設(shè)備還包括: 第一檢測(cè)模塊，用于檢測(cè)獲得用于使所述電子設(shè)備處于所述第一狀態(tài)的第一操作；第一響應(yīng)模塊，用于響應(yīng)所述第一操作，控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于上電狀態(tài)； 第二保存模塊，用于將所述非易失性存儲(chǔ)單元中的所述第一數(shù)據(jù)包保存到所述第一存儲(chǔ)單元中； 第一解封裝模塊，用于將所述第一數(shù)據(jù)包解封裝，獲得所述第一數(shù)據(jù)，進(jìn)而使所述電子設(shè)備處于所述第一狀態(tài)。
21.如權(quán)利要求20所述的電子設(shè)備，其特征在于，在所述電子設(shè)備的處理器為一個(gè)處理器時(shí)，所述電子設(shè)備還包括: 第六控制子模塊，用于控制所述一個(gè)處理器處于使能狀態(tài)。
22.如權(quán)利要求21所述的電子設(shè)備，其特征在于，在所述電子設(shè)備的處理器為所述一個(gè)處理器時(shí)，所述電子設(shè)備還包括: 第七控制子模塊，用于控制所述電子設(shè)備的所述至少一個(gè)耗電元件處于所述上電狀態(tài)； 第八控制子模塊，用于控制所述電子設(shè)備的全部進(jìn)程處于運(yùn)行狀態(tài)。
23.如權(quán)利要求20所述的電子設(shè)備，其特征在于，在所述電子設(shè)備的處理器包括主處理器和至少一個(gè)從處理器時(shí)，所述電子設(shè)備還包括: 第九控制子模塊，用于控制所述主處理器處于使能狀態(tài)。
24.如權(quán)利要求23所述的電子設(shè)備，其特征在于，在所述電子設(shè)備的所述處理器包括所述主處理器和所述至少一個(gè)從處理器時(shí)，所述電子設(shè)備還包括: 第十控制子模塊，用于控制所述從處理器處于所述使能狀態(tài)； 第十一控制子模塊，用于控制所述電子設(shè)備的所述至少一個(gè)耗電元件處于所述上電狀態(tài)； 第十二控制子模塊，用于控制所述電子設(shè)備的全部進(jìn)程處于運(yùn)行狀態(tài)。
【專利摘要】本發(fā)明公開了一種信息處理方法及電子設(shè)備，應(yīng)用于一電子設(shè)備中，所述電子設(shè)備包括第一存儲(chǔ)單元以及非易失性存儲(chǔ)單元，所述方法包括：當(dāng)所述電子設(shè)備從第一狀態(tài)切換到第二狀態(tài)時(shí)，將所述第一存儲(chǔ)單元中存儲(chǔ)的第一數(shù)據(jù)保存到所述非易失性存儲(chǔ)單元中；其中，所述第一數(shù)據(jù)為所述電子設(shè)備處于所述第一狀態(tài)的數(shù)據(jù)，且所述第一存儲(chǔ)單元以及所述非易失性存儲(chǔ)單元均設(shè)置在所述電子設(shè)備的內(nèi)存儲(chǔ)器的內(nèi)部；控制所述第一存儲(chǔ)單元和所述非易失性存儲(chǔ)單元均處于斷電狀態(tài)，以使所述電子設(shè)備處于所述第二狀態(tài)。
【IPC分類】G06F1-32, G06F12-02
【公開號(hào)】CN104656870
【申請(qǐng)?zhí)枴緾N201310589871
【發(fā)明人】金正操, 馬克·C·戴維斯, 蔣曉華
【申請(qǐng)人】聯(lián)想(北京)有限公司
【公開日】2015年5月27日
【申請(qǐng)日】2013年11月20日