專利名稱：微型計算機的制作方法
技術領域：
本發(fā)明涉及從內(nèi)藏模數(shù)(以下簡稱之為AD)轉(zhuǎn)換器讀入AD變換結(jié)果的微型計算機。
圖29是現(xiàn)有的微型計算機的方框圖，在圖中，1是AD轉(zhuǎn)換器的AD寄存器。用于把作為后邊要講的AD轉(zhuǎn)換器(參看圖30)的AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)作為多位數(shù)據(jù)D0～D4存放起來；2是CPU，在對經(jīng)AD轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)字數(shù)據(jù)的值進行識別之際，在輸出低位4位讀出指令C并讀入了低位4位的數(shù)據(jù)(位數(shù)據(jù)D0～D3)之后，輸出高1位讀出指令信號ax以讀入高1位的數(shù)據(jù)(位數(shù)據(jù)D4)，對數(shù)字數(shù)據(jù)進行識別；3是選通電路，當從CPU 2輸出低位4位讀出指令信號C后，介以微型計算機的數(shù)據(jù)總線4把已存放于AD寄存器1中的位數(shù)據(jù)D0～D3輸出至CPU 2；5也是選通電路，用于在從CPU 2輸出高位1位讀出指令信號ax后，介以數(shù)據(jù)總線4把已存于AD寄存器1中的位數(shù)據(jù)D4輸出至CPU 2。
圖30是AD轉(zhuǎn)換器的構(gòu)成圖，圖中，6是輸入基準電壓ao的基準電壓輸入端子；7是輸入接地電壓ap的接地電壓輸入端子；8是根據(jù)基準電壓ao和已存于逐次比較寄存器12中的寄存器值輸出比較電壓ar的AD梯形電阻；9是輸入要進行AD轉(zhuǎn)換的模擬數(shù)據(jù)aq的模擬輸入端子；10是使模擬數(shù)據(jù)aq與比較電壓ar進行比較并輸出其比較結(jié)果at的比較電路；11是根據(jù)比較電路10的比較結(jié)果at輸出比較結(jié)果信號au以變更逐次比較寄存器12的寄存器值的AD轉(zhuǎn)換控制電路，這樣一來，已存于逐次比較寄存器12中的值就可用于設定比較電壓ar。
在開始AD轉(zhuǎn)換的初始階段，把逐次比較寄存器12的初始值設定為“10000B”。這時的位數(shù)據(jù)是D0～D3是“0”，D4為“ 1”。接著，給其準電壓輸入端子6輸入3.2V的基準電壓ao，給接地電壓輸入端子7輸入OV的接地電壓ap。
倘在這種條件下進行初始設定后，則AD梯形電阻8把基準電壓a0和逐次比較寄存器12的寄存器值代入下述計算公式計算比較電壓ar并把該比較電壓輸出至比較電路20。
比較電壓ar＝(基準電壓a0/32)×逐次比較寄存器12的寄存器值-(基準電壓a0/64)…(1)。另外，在這種初始條件下，比較電壓ar的值將是1.55V。
這樣一來，雖然從AD梯形電阻8輸出比較電壓ar后，比較電路10就使模擬數(shù)據(jù)aq與比較電壓ar進行比較，但由于比如說在模擬電壓aq為1.0V的時候，模擬電壓aq比比較電壓ar(1.55V)小，故把反映這一情況的比較結(jié)果at輸出至AD轉(zhuǎn)換控制電路11。因此，AD轉(zhuǎn)換控制電路11依據(jù)該比較結(jié)果at把反映應減小比較電壓ar的信息的比較結(jié)果信號au輸出至逐次比較寄存器12。
這樣一來，當逐次比較寄存器12接收到這樣的比較結(jié)果信號au后，就把寄存器值變更為“01000B”。即通過使位數(shù)據(jù)D4變更為“0”并使位數(shù)據(jù)DB變更為1使寄存器值除2。
這樣地變更了逐次比較寄存器12的寄存器值之后，AD梯形電阻8就和AD轉(zhuǎn)換開始時一樣，把基準電壓ao和逐次比較寄存器12的寄存器值(變更后的寄存器值)代入式(1)計算比較電壓ar并把該比較電壓ar輸出至比較電路10。在這種條件下，比較電壓ar的值將變?yōu)?.75V。
在從梯形電阻8輸出比較電壓ar后，比較電路10使模擬電壓數(shù)據(jù)aq與比較電壓ar進行比較，但由于在模擬數(shù)據(jù)aq為1.0V的情況下，模擬數(shù)據(jù)aq比比較電壓ar(0.75V)大，故把反映該情況的比較結(jié)果at輸出至AD轉(zhuǎn)換控制電路11。在接受到該比較結(jié)果at后。AD轉(zhuǎn)換控制電路11就依據(jù)該比較結(jié)果at，把反映應增大比較電壓ar的信息的比較結(jié)果信號au輸出至逐次比較寄存器12。
接著，當逐次比較寄存器12接受到這一比較結(jié)果信號au后，就把寄存器值變更為“01100B”。即位數(shù)據(jù)D4和D3用現(xiàn)在的值確定、把位數(shù)據(jù)D2變更為“1”。
以下，直到確定位數(shù)據(jù)D4～D0的值為止，重復以上的動作(由于逐次比較寄存器12的位數(shù)為5，故只要將以上的動作重復5次，就可確定位數(shù)據(jù)D4～D0的值)，確定位數(shù)據(jù)D4～D0的值后，AD轉(zhuǎn)換控制電路11就把逐次比較寄存器12的寄存器值作為AD轉(zhuǎn)換結(jié)果轉(zhuǎn)送至AD寄存器1，結(jié)束AD轉(zhuǎn)換。這時，把表示AD轉(zhuǎn)換已經(jīng)結(jié)束的信息的AD轉(zhuǎn)換結(jié)束信號ac從AD轉(zhuǎn)換控制電路11輸出至CPU 2。
圖31的流程圖示出了現(xiàn)有的微型計算機的操作情況。下面將說明微型計算機的動作。首先，CPU 2在從AD轉(zhuǎn)換控制電路11輸出AD轉(zhuǎn)換結(jié)束信號ac后，把低位4位讀出指令信號C輸出至選通電路3(步驟ST1)。這樣一來，由于出于選通電路3從非導通狀態(tài)轉(zhuǎn)變?yōu)閷顟B(tài)的關系(步驟ST2)，已存放于AD寄存器1中的低位4位數(shù)據(jù)(位數(shù)據(jù)D0～D3)被輸出至數(shù)據(jù)總線4上，故CPU 2從數(shù)據(jù)總線4上讀入位數(shù)據(jù)D0～D3(步驟ST3)。
當讀入位數(shù)據(jù)D0～D3后，CPU 2就向選通電路5輸出高位1位讀出指令ax(步驟ST4)。這樣一來，由于出于選通電路5從非導通狀態(tài)轉(zhuǎn)變?yōu)閷顟B(tài)的關系(步驟ST5)，已存于AD寄存器1中的高位1位的數(shù)據(jù)(位數(shù)據(jù)D4)被輸出至數(shù)據(jù)總線4上，故CPU 2將從數(shù)據(jù)總線4上讀入位數(shù)據(jù)D4的值(步驟ST6)。
接著，當讀入位數(shù)據(jù)D0～D4的值后。CPU 2就用這種位數(shù)據(jù)D0～D4的值識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值(步驟ST7)，結(jié)束一連串的處理。
由于現(xiàn)有的微型計算機如上述那樣地構(gòu)成，故在被存于AD寄存器1內(nèi)的位數(shù)據(jù)D0～D4的位數(shù)超過了CPU 2一次所能讀出的位數(shù)的時候(在圖29的現(xiàn)有例中是4位)，就不能一次讀出已存放于AD寄存器1中的位數(shù)據(jù)D0～D4的值，必須分成2次以上讀出，故存在著不能迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的問題。
本發(fā)明就是為解決上述這樣的問題而發(fā)明出來的，目的是得到一種即便是被存放于AD寄存器中的位數(shù)據(jù)的數(shù)目超過了CPU一次所能讀出的數(shù)目的情況下，也可迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的微型計算機。
本發(fā)明的第1方面所述的微型計算機包括AD轉(zhuǎn)換裝置。用于使模擬數(shù)據(jù)轉(zhuǎn)換為數(shù)字數(shù)據(jù)的同時把構(gòu)成該數(shù)字數(shù)據(jù)的多位的位數(shù)據(jù)存放起來；讀出信號輸出裝置，用于在識別已存放于AD轉(zhuǎn)換裝置中的數(shù)字數(shù)據(jù)時輸出讀出信號；選通裝置，用于響應來自讀出信號輸出裝置的讀出信號，從已存放于AD轉(zhuǎn)換裝置中的全部的位數(shù)據(jù)中，由AD轉(zhuǎn)換裝置取出高位或低位幾位的位數(shù)據(jù)并輸出；控制信號輸出裝置，用于對來自讀出信號輸出裝置的讀出信號作出響應，從已存放于AD轉(zhuǎn)換裝置中的全部的位數(shù)據(jù)中取得除去選通裝置取得的位數(shù)據(jù)之外的全部剩下的位數(shù)據(jù)，并且輸出具有與該位數(shù)據(jù)的值相對應的值的控制信號；數(shù)據(jù)識別裝置，用于根據(jù)選通裝置所輸出的位數(shù)據(jù)與控制信號輸出裝置所輸出的控制信號對數(shù)字數(shù)據(jù)的值進行識別。
本發(fā)明的第2方面所述的微型計算機包括AD轉(zhuǎn)換裝置，用于把模擬數(shù)據(jù)轉(zhuǎn)換成數(shù)據(jù)，同時存放構(gòu)成該數(shù)字數(shù)據(jù)的多位的位數(shù)據(jù)；讀出信號輸出裝置，用于在對已存于AD轉(zhuǎn)換裝置中的數(shù)字數(shù)據(jù)的值進行識別時輸出讀出信號；指令信號輸出裝置，用于在該微型計算機執(zhí)行與數(shù)字數(shù)據(jù)有關的指令時輸出指令信號；選通裝置，用于對來自讀出信號輸出裝置的讀出信號作出響應從已存于AD轉(zhuǎn)換裝置中的全部的位數(shù)據(jù)中，從AD轉(zhuǎn)換裝置中取得并輸出高位或低位幾位的位數(shù)據(jù)；控制信號輸出裝置，用于對來自指令信號輸出裝置的指令信號作出響應，并從已存于AD轉(zhuǎn)換裝置中的全部的位數(shù)據(jù)中取得除去選通裝置所取得的位數(shù)據(jù)以外的所有的剩下的位數(shù)據(jù)，輸出具有與該位數(shù)據(jù)的值相應的值的控制信號；數(shù)據(jù)識別裝置，用于根據(jù)選通裝置輸出的位數(shù)據(jù)和控制信號輸出裝置輸出的控制信號對數(shù)字數(shù)據(jù)進行識別。
本發(fā)明的第3方面所述微型計算機的規(guī)定的指令是跳過下一條應執(zhí)行的指令的跳越(skip)指令。
本發(fā)明的第4方面所述的微型計算機的規(guī)定的指令是對數(shù)字數(shù)據(jù)的剩下的數(shù)字數(shù)據(jù)的值進行增1的增1指令。
本發(fā)明的第5方面所述的微型計算機的規(guī)定的指令是對數(shù)字數(shù)據(jù)的剩下的數(shù)字數(shù)據(jù)的值加上某一恒定值的加法指令。
本發(fā)明的第6方面所述的微型計算機包括AD轉(zhuǎn)換裝置，用于把模擬數(shù)據(jù)轉(zhuǎn)換成數(shù)字數(shù)據(jù)，同時存放構(gòu)成該數(shù)字數(shù)據(jù)的多位的位數(shù)據(jù)并輸出AD轉(zhuǎn)換結(jié)束信號；讀出信號輸出裝置，用于在對已存于AD轉(zhuǎn)換裝置中的數(shù)字數(shù)據(jù)的值進行識別時輸出讀出信號；選通裝置，用于對來自讀出信號輸出裝置的讀出信號作出響應并從已存于AD轉(zhuǎn)換裝置中的全部的位數(shù)據(jù)中，從AD轉(zhuǎn)換裝置中取得并輸出高位或低位幾位的位數(shù)據(jù)；控制信號輸出裝置，用于對來自AD轉(zhuǎn)換裝置的AD轉(zhuǎn)換結(jié)束信號作出響應并從已存于AD轉(zhuǎn)換裝置中的所有的位數(shù)據(jù)中取得除去選通裝置所取得的位數(shù)據(jù)以外的所有的剩下的位數(shù)據(jù)，輸出具有與該位數(shù)據(jù)的值相對應的值的控制信號；數(shù)據(jù)識別裝置，用于根據(jù)選通裝置輸出的位數(shù)據(jù)和控制信號輸出裝置輸出的控制信號識別數(shù)字數(shù)據(jù)。
本發(fā)明的第7方面所述的微型計算機是這樣的微型計算機從讀出信號輸出裝置輸出的讀出信號具有相應于該微型計算機是對高位或低位的任一方的多位的位數(shù)據(jù)進行識別而不同的值，而且，選通裝置在讀出信號表示微型計算機要對數(shù)字數(shù)據(jù)的高位幾位的位數(shù)據(jù)進行識別的信息時就取得已存在于AD轉(zhuǎn)換裝置中的高位幾位的位數(shù)據(jù)，而在讀出信號表示微型計算機要對數(shù)字數(shù)據(jù)的低位幾位的位數(shù)據(jù)進行識別的信息時則取得已存于AD轉(zhuǎn)換裝置中的低位幾位的位數(shù)據(jù)。
本發(fā)明的第8方面所述的微型計算機的控制信號輸出裝置對已從AD轉(zhuǎn)換裝置取得的剩下的位數(shù)據(jù)的值是否與規(guī)定值一致進行判斷，并根據(jù)判斷結(jié)果設定控制信號的值。
本發(fā)明的第9方面所述的微型計算機的控制信號輸出裝置具有保存已從AD轉(zhuǎn)換裝置取得的剩下的位數(shù)據(jù)的退避寄存器。
本發(fā)明的第10方面所述的微型計算機的數(shù)據(jù)識別裝置在程序執(zhí)行中當該微型計算機執(zhí)行指示使其強制性地無視剩下的位數(shù)據(jù)時，僅僅根據(jù)選通裝置輸出的位數(shù)據(jù)來識別數(shù)字數(shù)據(jù)的值。
本發(fā)明的第11方面所述的微型計算機的數(shù)據(jù)識別裝置依據(jù)由控制信號輸出裝置輸出的控制信號的值來判斷是否跳越過程序的指令。
本發(fā)明的第12方面所述的微型計算機的由控制信號輸出裝置輸出的控制信號給出了中斷地址，并執(zhí)行由該中斷地址指定的中斷程序。
下面說明附圖。


圖1的方框圖示出了本發(fā)明的實施例1的微型計算機的構(gòu)成。
圖2的流程圖示出了實施例1的微型計算機的動作。
圖3的方框圖示了本發(fā)明的實施例2的微型計算機的構(gòu)成。
圖4的流程圖示出了實施例2的微型計算機的動作。
圖5的方框圖示出了本發(fā)明的實施例3的微型計算機的構(gòu)成。
圖6的方框圖示出了本發(fā)明的實施例4的微型計算機的構(gòu)成。
圖7的表格示出了實施例4的微型計算機的譯碼電路的輸入輸出關系。
圖8的表格示出了實施例4的微型計算機的譯碼電路的另一種輸入輸出關系。
圖9的表格示出的是實施例4的微型計算機的譯碼電路的另一種輸入輸出關系。
圖10的表格示出的是實施例4的微型計算機的譯碼電路的另一種輸入輸出關系。
圖11的方框圖示出了本發(fā)明的實施例5的微型計算機的構(gòu)成。
圖12的方框圖示出了本發(fā)明的實施例6的微型計算機的構(gòu)成。
圖13的方框圖示出了本發(fā)明的實施例7的微型計算機的構(gòu)成。
圖14的方框圖示出了本發(fā)明的實施例8的微型計算機的構(gòu)成。
圖15的方框圖示出了本發(fā)明的實施例9的微型計算機的構(gòu)成。
圖16的方框圖示出了本發(fā)明的實施例10的微型計算機的構(gòu)成。
圖17的方框圖示出了本發(fā)明的實施例11的微型計算機的構(gòu)成。
圖18的方框圖示出了本發(fā)明的實施例12的微型計算機的構(gòu)成。
圖19的方框圖示出了本發(fā)明的實施例13的微型計算機的構(gòu)成。
圖20的方框圖示出了本發(fā)明的實施例14的微型計算機的構(gòu)成。
圖21的方框圖示出了本發(fā)明的實施例15的微型計算機的構(gòu)成。
圖22的方框圖示出了本發(fā)明的實施例16的微型計算機的構(gòu)成。
圖23的方框圖示出了本發(fā)明的實施例17的微型計算機的構(gòu)成。
圖24的方框圖示出了本發(fā)明的實施例18的微型計算機的構(gòu)成。
圖25的方框圖示出了本發(fā)明的實施例19的微型計算機的構(gòu)成。
圖26的方框圖示出了本發(fā)明的實施例20的微型計算機的構(gòu)成。
圖27的方框圖示出了本發(fā)明的實施例21的微型計算機的構(gòu)成。
圖28的方框圖示出了本發(fā)明的實施例22的微型計算機的構(gòu)成。
圖29的方框圖示出的是現(xiàn)有微型計算的構(gòu)成。
圖30是示出AD轉(zhuǎn)換器的構(gòu)成的方框圖。
圖31是示出了圖29所示的現(xiàn)有的微型計算機的動作的流程圖。
以下說明本發(fā)明的實施例。
實施例1圖1的方框圖示出了本發(fā)明的實施例1的微型計算機的構(gòu)成。圖中，1是把作為AD轉(zhuǎn)換器(參看圖30)的AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)作為多位的位數(shù)據(jù)D0～D4存起來的AD轉(zhuǎn)換器的AD寄存器；4是微型計算機的數(shù)據(jù)總線；21是具有讀出信號輸出部分22和數(shù)據(jù)識別部分23的CPU；22是在識別被AD轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)字數(shù)據(jù)的值時，輸出低位4位讀出指令信號C的讀出信號輸出部分；23是根據(jù)選通電路24輸出的位數(shù)據(jù)D0～D3和跳越電路25輸出的跳越信號e對數(shù)字數(shù)據(jù)進行識別的數(shù)據(jù)識別部分。
選通電路24被構(gòu)成為使得在從讀出信號輸出部分22輸出低位4位讀出指令信號C后，從AD寄存器1中取出已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)低位4位的位數(shù)據(jù)D0～D3并輸出至數(shù)據(jù)總線4上。另外，跳越電路25是一種當從讀出信號輸出部分22輸出低位4位讀出指令信號C時，從AD寄存器1中取出已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)除選通電路24取得的位數(shù)據(jù)D0～D3以外的位數(shù)據(jù)D4并輸出具有與該位數(shù)據(jù)D4的值相應的值的跳越信號e的跳越電路。
圖2是微型計算機的動作的流程圖。如圖30所示，當AD轉(zhuǎn)換器結(jié)束了AD轉(zhuǎn)換時，和現(xiàn)有的微型計算機一樣，把逐次比較寄存器12的寄存器值作為AD轉(zhuǎn)換結(jié)果轉(zhuǎn)送至AD寄存器中1去的同時，向CPU 21輸出表示AD轉(zhuǎn)換已結(jié)束了的AD轉(zhuǎn)換結(jié)束信號ac。
這樣一來，CPU 21的讀出信號輸出部分22就向選通電路24和跳越電路25輸出低位4位讀出指令信號C(步驟ST11)。之后，由于當把低位4位讀出指令信號C輸出至選通電路24后，選通電路24將從非導通狀態(tài)轉(zhuǎn)變?yōu)閷顟B(tài)(步驟ST12)，所以就把已存于AD寄存器1中的低位4位的數(shù)據(jù)(位數(shù)據(jù)D0～D3)輸出至數(shù)據(jù)總線4上去。因此，CPU 21的數(shù)據(jù)識別部分23就可以從數(shù)據(jù)總線4上讀入位數(shù)據(jù)D0～D3的值(步驟ST13)。
另一方面，當?shù)臀?位讀出指令信號C輸出至跳越電路25上時，跳越電路25就從已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)，取得高位1位的位數(shù)據(jù)，即取得除去選通電路24取得的位數(shù)據(jù)D0～D3之外的位數(shù)據(jù)D4并對其位數(shù)據(jù)D4的值進行識別(步驟ST14)。而且，跳越電路25判定位數(shù)據(jù)D4的值是否為“1”(步驟S15)若位數(shù)據(jù)D4的值為“1”，則輸出表明這一情況的跳越信號e(“H”電平的信號)(步驟ST16)；若位數(shù)據(jù)D4的值為“0”，則輸出表明這一情況的跳越信號e(“L”電平的信號)(步驟ST17)。
接著，當從跳越電路25輸出跳越信號e時，CPU 21的數(shù)據(jù)識別部分23就根據(jù)這一跳越信號e判斷是否應跳越下一條應執(zhí)行的程序指令。即，當數(shù)據(jù)識別部分23接到跳越信號e后，跳越信號e就判斷位數(shù)據(jù)D4的值是否為“1”，即判斷是否為“H”電平(步驟ST18)。若跳越信號e的信號電平為“H”電平，則判定位數(shù)據(jù)D4的值為“1”，跳過下一條應執(zhí)行的指令，其次執(zhí)行對數(shù)字數(shù)據(jù)的低位的4個位數(shù)據(jù)施行規(guī)定的數(shù)據(jù)處理的程序指令(步驟ST19)；若跳越信號e的信號電平為“L”，則判定位數(shù)據(jù)D4的值為“0”，執(zhí)行對低位的4個位數(shù)據(jù)施行規(guī)定的數(shù)據(jù)處理的程序指令(步驟ST20)。說的再稍為具體一點的話，若數(shù)據(jù)識別部分23判定高位1位數(shù)據(jù)D4的值為“1”，CPU則跳過下一條應執(zhí)行的轉(zhuǎn)移指令，執(zhí)行對低位的4個位數(shù)據(jù)D0～D3進行規(guī)定的數(shù)據(jù)處理的指令。另外，也可不這么作而代之以CPU 21執(zhí)行對由所有的位數(shù)據(jù)構(gòu)成的數(shù)字數(shù)據(jù)施行規(guī)定的數(shù)據(jù)處理的指令。另一方面，若高位1位數(shù)據(jù)D4的值為“0”，則CPU執(zhí)行下一條的轉(zhuǎn)移指令，以執(zhí)行由該轉(zhuǎn)移指令指定的指令，對低位的4個位數(shù)據(jù)D0～D3進行另外的規(guī)定的數(shù)據(jù)處理。即，最高位的1位數(shù)據(jù)D4被用來使數(shù)據(jù)識別部分23判定是否轉(zhuǎn)移往接在轉(zhuǎn)移指令后邊的指令位置之外的其他的位置。
就如從上述所明確的那樣，若采用本實施例1，由于被構(gòu)成為當從讀出信號輸出部分22輸出低位4位讀出指令信號C時，就從AD寄存器1中，從已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)取得選通電路24取得的位數(shù)據(jù)D0～D3以外的位數(shù)據(jù)D4并輸出與該位數(shù)據(jù)D4的值相應的跳越信號e，故即使是要存放到AD寄存器1中去的位數(shù)據(jù)的數(shù)目超過了CPU 21一次所能讀出的位數(shù)，也可以收到迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
實施例2圖3的方框圖示出了本發(fā)明的實施例2的微型計算機的構(gòu)成，圖中，與圖1標以相同的標號的表示相同或相當?shù)牟糠?，因而免予說明。
26是當CPU 21執(zhí)行程序中的跳越指令時輸出跳越指令信號0的跳越指令信號輸出部分，27是跳越電路，用于在從跳越指令信號輸出部分26輸出跳越指令信號0時，從AD寄存器1中取出已存在AD寄存器1內(nèi)的位數(shù)據(jù)D0～D4之內(nèi)除選通電路24所取得的位數(shù)據(jù)D0～D3以外的位數(shù)據(jù)D4，并輸出具有與該位數(shù)據(jù)D4的值相對應的值的跳越信號e。
在上述實施例1中，CPU 21的讀出信號輸出部分22被作成為使之向選通電路24和跳越電路25這雙方輸出低位4位讀出指令信號c，但在本實施例2中，則僅僅向選通電路24輸出低位4位讀出指令信號c。這是兩者不同這處。
圖4的流程圖示出了微型計算機的動作，讀出信號輸出部分22，在從AD轉(zhuǎn)換控制電路11輸出AD轉(zhuǎn)換結(jié)束信號ac后，和上述實施形態(tài)1一樣，向選通電路24輸出低位4位讀出指令信號c(步驟ST21)，但卻不向跳越電路27輸出，當CPU 21在程序中已執(zhí)行了表明應輸出跳越指令信號0的跳越指令時(步驟ST24)，則向跳越電路27輸出跳越指令信號0(步驟ST25)。
接著，若跳越電路27接到了跳越指令信號0，則跳越電路27和圖1中的跳越電路25一樣，從AD寄存器1中，從已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)取得高位1位的位數(shù)據(jù)，即取得選通電路24所取得的位數(shù)據(jù)D0～D3以外的位數(shù)據(jù)D4，并識別該位數(shù)據(jù)D4的值(步驟ST26)。接著，跳越電路27判斷位數(shù)據(jù)D4的值是否為“1” (步驟ST27)，若位數(shù)據(jù)D4的值為“1”，則輸出表明該情況的跳越信號e(“H”電平的信號)(步驟ST28)；若位數(shù)據(jù)D4的值為“0”，則輸出表明該情況的跳越信號e(“L”電平的信號)(步驟ST29)。
以下的步驟ST30～ST32，因為與上述實施例1的圖2所示的步驟ST18～ST20的相同故免予贅述。另外，倘采用該實施例2，由于已構(gòu)成為使得當從跳越指令信號輸出部分26輸出跳越指令信號0時，從AD寄存器1取得已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)除選通電路24所取得的位數(shù)據(jù)D0～D3以外的位數(shù)據(jù)D4并輸出具有與該位數(shù)據(jù)D4的值相對應的值的跳越信號e，故和上述實施例1一樣，即便是被存放于AD寄存器1中的位數(shù)據(jù)的數(shù)目超過了CPU 21一次所能讀出的位數(shù)的情況下，也可收到迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
在CPU 21已執(zhí)行了跳越指令的情況下，由于從跳越電路27輸出跳越信號e，故只要在程序中需要AD轉(zhuǎn)換結(jié)果的情況下，也將收到可以識別數(shù)字數(shù)據(jù)的值的效果。
實施例3圖5的方框圖示出了本發(fā)明的實施例3的微型計算機的構(gòu)成，與圖3的標號相同的，表示相同或相當?shù)牟糠?。故不予贅述?br> 28是把作為AD變換器的AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)作為多位的位數(shù)據(jù)D0～D5存放起來的AD轉(zhuǎn)換器的AD寄存器；29是當CPU 21執(zhí)行程序中的跳越指令時，輸出跳越指令信號01，02的跳越指令信號輸出部分；30是跳越電路，用于當從跳越指令信號輸出部分29輸出跳越指令信號01，02時，從AD寄存器28取得已存于AD寄存器28中的位數(shù)據(jù)D0～D5之內(nèi)，除選通電路24取得的位數(shù)據(jù)D0～D3之外的位數(shù)據(jù)D4，D5并輸出具有與該位數(shù)據(jù)D4，D5的值相對應的值的跳越信號e；31是數(shù)據(jù)識別部分，用根據(jù)選通電路24輸出的位數(shù)據(jù)D0～D3和跳越電路30輸出的跳越信號e識別數(shù)字數(shù)據(jù)的值。
在上述實施例2中，雖被構(gòu)成為使得在CPU 21的跳越信號輸出部分26已輸出了表明CPU 21已執(zhí)行了跳越指令的跳越指令信號0的情況下，跳越電路27就判斷高位1位的數(shù)據(jù)，即位數(shù)據(jù)D4的值是“1”還是“ 0”，但若采用本實施例，則跳越電路30被構(gòu)成為使得從跳越信號輸出部分29接受到2個跳越指令信號01，02后判定6位的AD寄存器28中所存放的2位數(shù)據(jù)D4和D5的值。
當CPU 21執(zhí)行跳越指令時，CPU 21的跳越指令信號輸出部發(fā)首先向跳越電路30輸出跳越指令信號01。當跳越電路30接受到跳越指令信號01后，判定高位1位的位數(shù)據(jù)即位數(shù)據(jù)D5的值是“1”還是“ 0”，并把表示其判定結(jié)果的跳越信號e向CPU 21的數(shù)據(jù)識別部分31輸出。當數(shù)據(jù)識別部分31接受到跳越信號e后，CPU 21的跳越指令信號輸出部分29就向跳越電路30輸出跳越指令信號02。接著，當跳越電路30接受到跳越指令信號02后，就判定從高位開始第2位的位數(shù)據(jù)即位數(shù)據(jù)D4的值是“1”還是“0”，并把表示其判定結(jié)果的跳越信號e輸出至CPU 21的數(shù)據(jù)識別部分31。
接著，由于數(shù)據(jù)識別部分31在從跳越電路30接受到2個跳越信號e后，就可以對已存在AD寄存器28中的數(shù)字數(shù)據(jù)的上高位1，2位的位數(shù)據(jù)，即對數(shù)據(jù)位D5，D4的值進行識別，故可以依據(jù)兩個跳越信號e判定CPU是否應跳越下一條應執(zhí)行的程序指令，CPU根據(jù)跳越信號的值對數(shù)字數(shù)據(jù)施行規(guī)定的數(shù)據(jù)處理。
如從上述所明確的那樣，即便是在AD寄存器28的位數(shù)為6的情況下，也可以和上述實施例2相同，具有可以迅速地對已存在AD寄存器28中的作為AD變換結(jié)果的數(shù)字數(shù)據(jù)的值進行識別的效果。
實施例4圖6的方框圖示出了本發(fā)明的實施例4的微型計算機的構(gòu)成，圖4與圖5的標號相同的，表示相同或相當?shù)牟糠止什挥枵f明。
32是當CPU 21執(zhí)行程序中的跳越指令時，相應于該跳越指令的種類和內(nèi)容輸出跳越指令信號000，001，010，011中的一條的跳越指令信號輸出部分；33是根據(jù)數(shù)據(jù)位D5，D4的值使信號p00，p01，p10，p11中的一個激活并輸出的譯碼電路；34是在位數(shù)D5，D4的值為“ 00”時輸出“H”電平的信號p00的AND電路；35是在位數(shù)據(jù)D5，D4的值為“01”的時候輸出“H”電平的信號p01的AND電路；36是在位數(shù)據(jù)D5，D4的值為“10”的時候輸出“H”電平信號p10的AND電路；37是在位數(shù)據(jù)D5，D4的值為“11”的時候輸出“H”電平的信號p11的AND電路；38是跳越電路，用于當從跳越指令信號輸出部分32接受到跳越指令信號o00～011中的某一個時。根據(jù)用譯碼電路33把信號p00～p11中的某個已被激活而輸出具有不同的值的跳越信號e；39是根據(jù)選通電路24輸出的位數(shù)據(jù)D0～D3和跳越電路38輸出的跳越信號e識別數(shù)字數(shù)據(jù)的值的數(shù)據(jù)識別部分。
在上述的實施例3中，跳越電路30被構(gòu)成為使之輸出具有分別與2個跳越指令信號01，02相對應的值2個跳越信號e，但若采用本實施例，則跳越電路38被構(gòu)成為輸出與4個跳越指令信號o00，o01，o10，o11相對應的跳越信號e。
首先，譯碼電路33，如圖7～圖10所示，向跳越電路38輸出與位數(shù)據(jù)D5，D4的值相對應的信號p00～p11。比如說，在D4為“0”且D5為“0”時，譯碼電路33輸出“H”電平的信號p00，除此之外的時候則輸出“L”電平的信號p00。
接著，跳越指令信號輸出部分32，在CPU執(zhí)行跳越指令時，如下述那樣，輸出與該跳越指令的種類或內(nèi)容相對應的跳越指令信號。
(1)在CPU已執(zhí)行了表明應輸出o00的跳越指令信號的跳越指令的情況下，跳越指令信號輸出部分32輸出跳越指令信號o00。
(2)在CPU已執(zhí)行了表明應輸出o01的跳越指令信號的跳越指令的情況下，跳越指令信號輸出部分32輸出跳越指令信號o01。
(3)在CPU已執(zhí)行了表明應輸出o10的跳越指令信號的跳越指令的情況下，跳越指令信號輸出部分32輸出跳越指令信號o10。
(4)在CPU已執(zhí)行了表明應輸出o11的跳越指令信號的跳越指令的情況下，跳越指令信號輸出部分32輸出跳越指令信號o11。
這樣一來，當跳越電路38接受到跳越指令信號o00～o11中的某一個時，就對與該已執(zhí)行過的跳越指令相對應的信號p00～p11中的一個信號電平進行識別并輸出具有與該信號電平相應的值的跳越信號e。比如說，在信號p00為“ H”電平時，當跳越電路38從跳越指令信號輸出部分32接受到跳越指令信號o00時，輸出表明信號p00為“H”電平的跳越信號e。由于即使接受到其他的跳越信號o01，o10，o11也不輸出表明信號p00為“H”電平的跳越信號e，故輸出表明信號p01，p10，p11為“L”電平的跳越信號e，所以，數(shù)據(jù)識別部分39可以識別位數(shù)據(jù)D5，D4的值是“oo”。
就如從以上所明確的那樣，即使AD寄存器28的位數(shù)為6的情況下，也和上述實施例3一樣，具有可以迅速地識別作為AD變換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
實施例5圖11的方框圖示出了本發(fā)明的實施例5的微型計算機的構(gòu)成。圖中凡與圖1的標號相同的部分表示相同或相當?shù)牟糠止什挥柚厥觥?br> 40是當CPU 21執(zhí)行程序中的增1指令時輸出增1指令信號V的增1指令信號輸出部分；41是當從增1指令信號輸出部分40輸出增1指令信號V時。就從AD寄存器1中取得已存于AD寄存器1中的多位的位數(shù)據(jù)D0～D4之內(nèi)除選通電路24取得的位數(shù)據(jù)D0～D3以外的位數(shù)據(jù)D4并使之增1，輸出表示有無產(chǎn)生進位的進位信號u的增1器(incrementer)；42是輸出具有與進位信號u的值相應的值的跳越信號e的跳越電路。
在上述實施例1中，跳越電路25被構(gòu)成為當接受到低位4位讀出指令信號c時，輸出具有與位數(shù)據(jù)D4的值相對應的跳越信號e，但是本實施例的跳越電路42卻被構(gòu)成為當已從增1器41接受到進位信號u時，輸出具有與該進位信號u的值對應的跳越信號e。
當CPU 21在程序執(zhí)行中執(zhí)行增1指令時，CPU 21的增1指令信號輸出部分40就輸出增1指令信號V。這樣一來，在接受到增1指令信號v后，增1器41就使高位1位的數(shù)據(jù)即使位數(shù)據(jù)D4增加“1”。具體地說，若位數(shù)據(jù)D4的值為“0”，則使之變成“01B”(這時不產(chǎn)生進位)，而若位數(shù)據(jù)D4的值為“1”，則變成為“10B”(這時將產(chǎn)生進位)。
若增1后的結(jié)果產(chǎn)生了進位，則增1器41輸出表明這一情況的進位信號u；若不產(chǎn)生進位，則輸出表明這一情況的進位信號u。這樣一來，當從增1器41輸出進位信號u時，跳越電路42將輸出具有與該進位信號u的值相對應的值的跳越信號e。具體地說來，如果是表明產(chǎn)生了進位的進位信號u，則輸出表明位數(shù)據(jù)D4的值為“1”的跳越信號e(信號電平為H的信號)；如果是表明未發(fā)生進位的進位信號u。則輸出表明位數(shù)據(jù)D4的值為“0”的跳越信號e(信號電平為L的信號)。
因此，數(shù)據(jù)識別部分23可以識別位數(shù)據(jù)D4的值，可以收到與上述實施例1相同的效果。
實施例6圖12的方框圖示出了本發(fā)明的實施例6的微型計算機的構(gòu)成，圖中，標號與圖11相同的，表示相同或相當?shù)牟糠郑事匀フf明。
43是當CPU 21執(zhí)行程序中的加法指令時輸出加法指令信號x的加法指令信號部分；44是加法電路，用于在從加法指令信號輸出部分43輸出加法指令信號x后，從AD寄存器28中取得已存于AD寄存器28中的多位的位數(shù)據(jù)D0～D5之內(nèi)除選通電路24取得的位數(shù)據(jù)D0～D3以外的位數(shù)據(jù)D5，D4的同時，對由該位數(shù)據(jù)D5，D4構(gòu)成的2位的2值數(shù)據(jù)加上規(guī)定值，輸出表明有無產(chǎn)生進位的進位信號w；45是輸出具有與進位信號w的值相對應的值的跳越信號e的跳越電路。
倘采用本實施例，則被構(gòu)成為應用加法電路44和跳越電路45同時識別已存放于AD寄存器28中的6位數(shù)據(jù)的高位2位的數(shù)據(jù)和低位4位的數(shù)據(jù)。當CPU 21在程序的執(zhí)行中執(zhí)行加法指令時，CPU 21的加法指令輸出部分43就向加法電路44輸出加法指令信號x。當接受到加法指令信號x后，加法電路44就對由高位1，2位的位數(shù)據(jù)即由位數(shù)據(jù)D5，D4構(gòu)成的2位的2值數(shù)據(jù)加上規(guī)定值。另外，規(guī)定值作為加法指令信號x的一部分從加法信號輸出部分43向加法電路44輸出。
倘說明得更具體一點，若最初作為規(guī)定值執(zhí)行加上“01B”的指令，則對由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)加上“01B”。這時，在該2位2值數(shù)據(jù)為“11B”的情況下，雖然要產(chǎn)生進位，但在除此之外的情況下，不產(chǎn)生進位。這樣一來，當加法電路44輸出了表明有無產(chǎn)生進位的進位信號w時，跳越電路45將輸出具有與進位信號w的值相對應的值的跳越信號e。若是表明產(chǎn)生進位的進位信號w，則跳越電路45輸出表明由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值是“11B”的跳越信號e(信號電平為H的信號)；如果是表明不產(chǎn)生進位的進位信號w，則輸出表明由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值不是“11B”的跳越信號e(信號電平為L的信號)。
其次，當以“10B”作為規(guī)定值執(zhí)行加法指令時，加法電路44就給由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值加上“10B”。這時，在由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值為“10B”的情況下。將產(chǎn)生進位，而在此外的值的情況下則不產(chǎn)生進位。
如果是表明產(chǎn)生進位的進位信號w，則跳越電路45輸出表明由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值為“10B”的跳越信號e(信號電平為H的信號)；如果是表明不產(chǎn)生進位的進位信號w，則輸出表明由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值為“10B”以外的值的跳越信號e(信號電平為L的信號)。
其次，當以“11B”為規(guī)定值執(zhí)行加法指令時，加法電路44就給由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值加上“11B”。這時，在由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值為“01B”的情況下，將產(chǎn)生進位，但在除此之外的值的情況下，不產(chǎn)生進位。
如果是表明產(chǎn)生進位的進位信號w，則跳越電路45輸出表明由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值為“01B”的跳越信號e(信號電平為H的信號)；如果是表明不產(chǎn)生進位的進位信號w，則輸出表明由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)的值為“00”的跳越信號e(信號電平為L的信號)。
因此，數(shù)據(jù)識別部分23由于可以識別位數(shù)據(jù)D5，D4的值，故即便是AD寄存器28為6位的情況下。也可以收到與上述實施例5同樣的效果。
實施例7圖13的方框圖示出了本發(fā)明的實施例7的微型計算機的構(gòu)成，圖中，與圖12的標號相同的部分表示相同或相當部分，故免予說明。
46是加法指令信號輸出部分，用于在輸出加法指令信號y時，輸出用于把要加到由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)上的規(guī)定值z予先設定到加法寄存器47中去的加法寄存器設定信號aa，并在CPU 21實行程序中的加法指令時輸出加法指令信號y；48是加法電路，用于當從加法指令信號輸出部分46輸出了加法指令信號y時，從AD寄存器28中取得已存于AD寄存器28中好多位的位數(shù)據(jù)D0～D5之內(nèi)，除選通電路24取得的位數(shù)據(jù)D0～D3以外的位數(shù)據(jù)D5，D4的同時，給由該位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)加上規(guī)定值z并輸出表明有無產(chǎn)生進位的進位信號w。
在上實施例6中，雖然示出的是加法指令信號輸出部分43給加法指令信號x附加上規(guī)定值后進行輸出。但如圖13所示，也可以采用使加法指令輸出部分46在輸出加法指令信號y之前先輸出加法寄存器設定指令信號aa的辦法，把規(guī)定值z設定于加法寄存器47中，并在加法指令信號輸出部分46已把加法指令信號y輸出到加法電路48中去時，使加法電路48讀入已保存于加法寄存器47中的規(guī)定值z并把該規(guī)定值加到由位數(shù)據(jù)D5，D4構(gòu)成的2位2值數(shù)據(jù)上去，收到與上述實施例6同樣的效果。
實施例8圖14的方框圖示出了本發(fā)明的實施例8的微型計算機的構(gòu)成，圖中，凡與圖1的標號相同的，表示相同或相當部分，故略去說明。
11是當AD轉(zhuǎn)換結(jié)束后輸出AD轉(zhuǎn)換結(jié)束信號ac的AD轉(zhuǎn)換器的AD轉(zhuǎn)換控制電路；49是當從AD轉(zhuǎn)換控制電路11輸出AD轉(zhuǎn)換結(jié)束信號后，輸出中斷信號ad的中斷控制電路；50是當從中斷控制電路49輸出中斷信號ad后輸出中斷地址ae的中斷向量電路；51是當從中斷控制電路49輸出中斷信號ad后輸出中斷地址af的中斷向量電路；52是在位數(shù)據(jù)D4的值為“1”時變成導通狀態(tài)的選通電路；53是使位數(shù)據(jù)D4的值反相的反相器；54是在位數(shù)據(jù)D4的值為“0”時變成導通狀態(tài)的選通電路。
在上述實施例1中，被構(gòu)成為使得在讀出信號輸出部分已輸出低位4位讀出指令信號輸出c時，跳越電路25輸出具有與位數(shù)據(jù)D4的值對應的值的跳越信號c，但本實施例的微型計算機卻被構(gòu)成為使得在AD轉(zhuǎn)換控制電路11輸出了AD轉(zhuǎn)換終了信號ac時，中斷向量電路50根據(jù)位數(shù)據(jù)D4的值輸出中斷地址ae。
AD轉(zhuǎn)換結(jié)束后，與上述的實施例1一樣，讀出信號輸出部分22輸出低位4位讀出指令信號c，CPU 21的數(shù)據(jù)識別部分23介以數(shù)據(jù)總線4讀入已存于AD寄存器1中的低位4位的位數(shù)據(jù)，即位數(shù)據(jù)D0～D3的值。
同時，CPU 21的數(shù)據(jù)識別部分23如下述那樣地得到高位1位數(shù)據(jù)D4的值并進行識別。首先，當AD轉(zhuǎn)換結(jié)束后，中斷控制電路49也將接受到已從AD轉(zhuǎn)換控制電路11輸出的AD轉(zhuǎn)換結(jié)束信號ac。結(jié)果是中斷控制電路49分別向CPU 21和中斷向量電路50，51輸出中斷信號ad。這樣一來，CPU 21對AD轉(zhuǎn)換的結(jié)束進行識別的同時，中斷向量控制電路50，51分別輸出CPU 21的數(shù)據(jù)識別部分23應該執(zhí)行的中斷程序的中斷地址ae，af。
但是，由于當從中斷向量電路50，51這雙方向CPU 21輸出中斷地址時，必須判斷應當使用哪一個中斷地址ae，af，故規(guī)定為根據(jù)位數(shù)據(jù)D4的值向CPU 21輸出ae，af中的一個中斷地址。即，在位數(shù)據(jù)D4的值為“1”時，選通電路52將變成導通狀態(tài)，選通電路54變?yōu)榉菍顟B(tài)(因有反相器53的緣故)，故向CPU 21輸入中斷向量電路50輸出的中斷地址ae。另一方面，在位數(shù)據(jù)D4的值為“0”時。選通電路52變成非導通狀態(tài)，而選通電路54變成導通狀態(tài)(因有反相器53)，所以向CPU 21輸入中斷向量電路51輸出的中斷地址af。
接著，若輸出中斷信號ad和中斷地址ae，CPU 21的識別部分23，就認為位數(shù)據(jù)D4的值是“1”，執(zhí)行對數(shù)字數(shù)據(jù)的低位4位數(shù)據(jù)D0～D3施行規(guī)定的數(shù)據(jù)處理的、由中斷地址ae指定的中斷程序；如果輸出中斷信號ad和中斷地址af，則認為位數(shù)據(jù)D4的值是“0”，就執(zhí)行對數(shù)字數(shù)據(jù)的低位4位數(shù)據(jù)D0～D3施行規(guī)定的數(shù)據(jù)處理的、由中斷地址af指定的中斷程序。
如以上闡明的那樣，倘采用本實施例8，則即使在像上述實施例1那樣不設跳越電路25的情況下，只要設有中斷控制電路49等等，也可以收到與上述實施例1一樣的效果。
實施例9圖15的主框圖示出了本發(fā)明的實施例9的微型計算機的機成，圖中，標號與圖14相同的，是與圖14相同或相當?shù)牟糠?，故免予重述?br> 55是在已存于AD寄存器1中的數(shù)字數(shù)據(jù)的位數(shù)據(jù)D4的值為“1”時變成導通狀態(tài)的選通電路；56是使位數(shù)據(jù)D4反相的反相器；57是在位數(shù)據(jù)D4的值為“0”時變成導通狀態(tài)以選通電路；58是當從AD轉(zhuǎn)換控制電路11輸出AD轉(zhuǎn)換結(jié)束信號ac時輸出中斷信號ad的中斷控制電路；59是當從AD轉(zhuǎn)換控制電路11輸出AD轉(zhuǎn)換結(jié)束信號ac時，輸出中斷信號ai的中斷控制電路；60是當從中斷控制電路58輸出中斷信號ah時，輸出中斷地址ae的中斷向量電路；61是當從中斷控制電路59輸出中斷信號ai時輸出中斷地址af的中斷向量電路。
在上述實施例8中示出的是在中斷向量電路50，51的后一級上設置選通電路52，54，并根據(jù)位數(shù)據(jù)D4的值限制中斷地址ae，af的輸出的例子，但如圖15所示。也可采用在中斷控制電路58，59的前一級上設置選通電路55，57的辦法，限制中斷控制電路58和59向CPU 21輸出的中斷信號ah，ai使之限制中斷向量電路60，61向CPU 21輸出的中斷地址ae，af，可以收到與上述實施例8相同的效果。
另外，不言而喻，在本實施例9的情況下，借助于選通電路55和57及反相器56的功能，在位數(shù)據(jù)D4的值為“1”時，把中斷向量電路60輸出的中斷地址ae輸入至CPU 21。在位數(shù)據(jù)D4的值為“0”時，把中斷向量電路61輸出的中斷地址af輸入至CPU 21。
實施例10圖16的方框圖示出了本發(fā)明的實施例10的微型計算機的構(gòu)成，在圖中凡標號與圖1所示相同的是與圖1相同或相當?shù)牟糠郑什挥柚厥觥?br> 62是讀出信號輸出部分，用于輸出把已存于AD寄存器1中的數(shù)字數(shù)據(jù)的高位4位數(shù)據(jù)D1～D4讀到選通電路64中去的高位4位數(shù)據(jù)讀出指令信號g即讀出信號，以識別經(jīng)AD轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)字數(shù)據(jù)的值；63是根據(jù)選通電路64輸出的位數(shù)據(jù)D1～D4和跳越電路65輸出的跳越信號e識別數(shù)字數(shù)據(jù)的值的數(shù)據(jù)識別部分。
選通電路64被構(gòu)成為使得當從讀出信號輸出部分62輸出高位4位讀出指令信號g時。從AD寄存器1中取得已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)高位4位的位數(shù)據(jù)D1～D4并輸出至數(shù)據(jù)總4上去。跳越電路65被構(gòu)成為當從讀出信號輸出部分62輸出高位4位讀出指令信號g時，從AD寄存器1中取得已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)除選通電路64所取得的位數(shù)據(jù)D1～D4之外的位數(shù)據(jù)D0，并輸出具有與該位數(shù)據(jù)D0的值對應的值的跳越信號e。
雖然在上述實施例1中數(shù)據(jù)識別部分23被構(gòu)成為介以數(shù)據(jù)總線4讀入低位4位的位數(shù)據(jù)D0～D3，并根據(jù)跳越電路25輸出的跳越信號e識別高位1位的位數(shù)據(jù)D4，但本實施例的數(shù)據(jù)識別部分63被構(gòu)成為介以數(shù)據(jù)總線4讀入高位4位的位數(shù)據(jù)D1～D4，并根據(jù)跳越電路65輸出的跳越信號e識別低位1位的位數(shù)據(jù)D0。
首先，當AD轉(zhuǎn)換器結(jié)束了AD轉(zhuǎn)換時，和上述實施例1一樣，把示于圖30的逐次比較寄存器12的寄存器值作為AD轉(zhuǎn)換結(jié)果送往AD寄存器1的同時，向CPU 21輸出表明AD轉(zhuǎn)換已結(jié)束了的AD轉(zhuǎn)換結(jié)束信號ac。
這樣一來，CPU 21的讀出信號輸出部分62就把高位4位讀出指令信號g輸出至選通電路64和跳越電路65。之后。當把高位4位讀出指令信號g輸出到選通電路64上時，選通電路64就由非導通狀態(tài)轉(zhuǎn)變?yōu)閷顟B(tài)，并把已存于AD寄存器1中的高位4位的位數(shù)據(jù)D1～D4輸出到數(shù)據(jù)總線4上。于是，CPU 21的數(shù)據(jù)識別部分63就可以從數(shù)據(jù)總線4上讀入位數(shù)據(jù)D1～D4的值。
另一方面，當把低位4位讀出指令信號g輸出到跳越電路65上去時，跳越電路65就從AD寄存器1中取得已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)低位1位的位數(shù)據(jù)，即除選通電路64所取得的位數(shù)據(jù)D1～D4之外的位數(shù)據(jù)D0，并識別該位數(shù)據(jù)D0的值。接著，跳越電路65判斷位數(shù)據(jù)D0的值是否為“1”。若位數(shù)據(jù)D0的值為“1”，則輸出跳越電路65輸出表明這一情況的跳越信號e(“H”電平的信號)；若位數(shù)據(jù)D0的值為“0”，則輸出表明這一情況的跳越信號e(“L”電平的信號)。
之后，當從跳越電路65輸出跳越信號e時，CPU 21的數(shù)據(jù)識別部分63就根據(jù)這一跳越信號e的值分析下一條應執(zhí)行的程序指令并判定是否應跳過的程序指令。即，如果跳越信號e的信號電平為“H”電平，則CPU21判定位數(shù)據(jù)D0的值是“1”，跳過下一條應執(zhí)行的指令并執(zhí)行對高位4位數(shù)據(jù)施行規(guī)定的數(shù)據(jù)處理的程序指令。另外，如果跳越信號e的信號電平為“L”，則CPU 21判定位數(shù)據(jù)D0的值是“0”，并在執(zhí)行了下一條應執(zhí)行的指令之后，執(zhí)行對上位4位數(shù)據(jù)施行規(guī)定的數(shù)據(jù)處理的程序指令。
如從上述所明確的那樣，倘采用本實施例10，則由于已構(gòu)成為當從讀出信號輸出部分62輸出高位4位讀出指令信號g時，從AD寄存器1中取得已存于AD寄存器1中的位數(shù)據(jù)D0～D4之內(nèi)除選通電路64所取得的位數(shù)據(jù)D1～D4之外的位數(shù)據(jù)D0，并輸出具有與該位數(shù)據(jù)D0的值對應的值的跳越信號e，故具有即使被存于AD寄存器1中的位數(shù)據(jù)的數(shù)目超過了CPU 21一次所能讀出的位數(shù)，也可以迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
實施例11圖17的方框圖示出了本發(fā)明的實施例11的微型計算機的構(gòu)成，圖中，標號與圖1和圖16相同的，是與之相同或相當?shù)牟糠?，故不予贅述?br> 66是在對被AD轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)字數(shù)據(jù)的值進行識別時輸出讀出信號f的讀出信號輸出部分；67是根據(jù)選通電路24輸出的位數(shù)據(jù)D0～D3或選通電路64輸出的位數(shù)據(jù)D1～D4，以及跳越電路74輸出的跳越信號e對數(shù)字數(shù)據(jù)的值進行識別的數(shù)據(jù)識別部分。
另外，68是切換寄存器，用于在CPU 21介以數(shù)據(jù)總線4讀入低位4位的位數(shù)據(jù)D0～D3的情況下，被設定“ 0”并輸出“L”電平的信號；在介以數(shù)據(jù)總線4讀入高位4位的位數(shù)據(jù)D1～D4的情況下，設定“1”并輸出“H”電平；69是使切換寄存器68輸出的信號的信號電平反相的反相器；70是AND電路，在反相器69輸出的信號j的信號電平為“H”時，若從讀出信號輸出部分66輸出讀出信號f，則輸出低位4位讀出指令信號c；71是AND電路，在從切換寄存器68輸出的信號i的信號電平為“H”時，若從讀出信號輸出部分66輸出讀出信號f，則輸出高位4位讀出指令信號g。
另外，72是當反相器69輸出的信號j變成“H”電平時變成導通狀態(tài)的選通電路；73是在切換寄存器68輸出的信號i變成“H”電平時變成導通狀態(tài)的選通電路；74是跳越電路，在從讀出信號輸出部分62輸出讀出信號f后，介以選通電路72或73從已存于AD寄存器1中的數(shù)字數(shù)據(jù)D0～D4中取出位數(shù)據(jù)D4或D0，并輸出具有與該位數(shù)據(jù)D4或D0的值對應的值的跳越信號e。
從上述實施例1到實施例10，是固定地介以數(shù)據(jù)總線4讀入高位幾位的位數(shù)據(jù)或低位幾位的位數(shù)據(jù)二者中的某一方，但本實施例11卻是可以用程序等等使之切換。
首先，從介以數(shù)據(jù)總線4讀入低位4位的位數(shù)據(jù)D0～D3的情況開始進行說明。在這種情況，一開始先把o設定于切換寄存器68中。這樣一來，由于切換寄存器68將輸出“L”電平的信號i中，故反相器69輸出的信號j將變成“H”電平。因此，“H”電平的信號j被輸入至AND電路70的一個輸入端上，“L”電平的信號i則輸入至AND電路71的一個輸入端上。
在這種條件下，當從讀出信號輸出部分66輸出“H”電平的讀出信號f，則AND電路70和71的另一輸入端上將接收到這一“H”電平的讀出信號f。由于AND電路70的AND條件成立。故結(jié)果將變成把低位4位讀出指令信號c輸出至選通電路24。另一方面，由于AND電路71的AND條件不成立，故高位4位讀出指令信號g的輸出受到限制。
這樣一來，雖選通電路64為非導通狀態(tài)，但是選通電路24將變成導通狀態(tài)，故低位4位的位數(shù)據(jù)D0～D3介以數(shù)據(jù)總線4輸往CPU 21，數(shù)據(jù)識別部分67輸入低位4位的位數(shù)據(jù)D0～D3。
另外，在這種條件下，由于信號i為“L”電平，信號j為“H”電平，故選通電路72變成導通狀態(tài)，選通電路73變成非導通狀態(tài)。因此，介以選通電路72把高位一位的位數(shù)據(jù)D4讀入跳越電路74中，并和上述實施例1等等一樣，輸出具有與位數(shù)據(jù)D4的值對應的值的跳越信號e。于是，數(shù)據(jù)識別部分67可以根據(jù)低位4位的位數(shù)據(jù)D0～D3和跳越信號e識別數(shù)字數(shù)據(jù)的值。
其次，對介以數(shù)據(jù)總線4讀入高位4位的位數(shù)據(jù)D1～D4的情況進行說明。在這種情況下，讀出信號輸出部分66一開始把“1”設定于切換寄存器68中。這樣一來，由于切換寄存器68將輸出“H”電平的信號i，故反相器69輸出的信號j將變成“L”電平。因此，向AND電中70的一個輸入端輸入“L”電平的信號j，向AND電路71的一個輸入端輸入“H”電平的信號i。
在這種條件下，當從讀出信號輸出部分66輸出“H”電平的讀入信號f時，則AND電路70，71的另一輸入端上都將輸入“H”電平的讀入信號f。由于AND電路71的AND條件成立，故結(jié)果變成為把高位4位讀出指令信號g輸出至選通電路64。另一方面，由于AND電路70的AND條件不成立，故低位4位讀出指令信號c的輸出受到限制。
這樣一來，雖然選通電路24為非導通狀態(tài)。但選通電路64變成導通狀態(tài)，高位4們的位數(shù)據(jù)D1～D4被介以數(shù)據(jù)總線4輸出至CPU 21，數(shù)據(jù)識別部分67輸入高位4位的位數(shù)據(jù)D1～D4。
此外，在這種條件下，由于信號i是“H”電平，信號j為“L”電平，故選通電路73將變成導通狀態(tài)，而選通電路72將變成非導通狀態(tài)。因此，低位1位的位數(shù)據(jù)D0介以選通電路73被主跳越電路74中去。并與上述實施例10一樣，輸出具有與位數(shù)據(jù)D0的值對應的值的跳越信號e。這樣一來，數(shù)據(jù)識別部分67就可以根據(jù)高位4位的位數(shù)據(jù)D1～D4和跳越信號e識別數(shù)字數(shù)據(jù)的值。
如在上述所明確的那樣，倘采用本實施例11，則具有可用合適的程序等等切換介以數(shù)據(jù)總線4讀出的數(shù)據(jù)的效果。
實施例12圖18的方框圖示出了本發(fā)明的實施例12的微型計算機的構(gòu)成，圖中與圖1的標號相同的標號表示相同或相當?shù)牟糠?，故不予說明。
75是比較電路76設定用于和最高位位數(shù)據(jù)D4進行比較的值的比較寄存器；76是比較位數(shù)據(jù)D4的值與已設定于比較寄存器75中的值的比較電路；77是輸出具有與比較電路76的比較結(jié)果相對應的值的跳越信號e的跳越電路。
在上述實施例1中，雖然跳越電路25被構(gòu)成為使之輸出具有與位數(shù)據(jù)D4的值對應的值的跳越信號e，但本實施例的跳越電路77卻被構(gòu)成為使之輸出具有與比較電路76進行的位數(shù)據(jù)D4與已存放于比較寄存器75中的設定值之間的比較結(jié)果對應的值的跳越信號e，且可以收到與上述實施例1一樣的效果。
例如，在CPU 21的讀出信號輸出部分22已把“ 0”設定于比較寄存器75中的情況下，在位數(shù)據(jù)D4的值為“0”的時候，比較電路76輸出“H”電平的比較結(jié)果信號5，在位數(shù)據(jù)D4的值為“1”的時候，輸出“L”電平的比較結(jié)果信號S。這樣一來，若信號S為“H”電平，則跳越電路77輸出表明位數(shù)據(jù)D4為“0”的跳越信號(“H”電平的信號)，若信號S為“L”電平，則輸出表明位數(shù)據(jù)D4為“1”的跳越信號e(“L”電平的信號)。
另一方面，在CPU 21的讀出信號輸出部分22已把“1”設定于比較寄存器75中去的情況下，當位數(shù)據(jù)D4的值為“1”時，比較電路76就輸出“H”電平的信號S；當位數(shù)據(jù)D4的值為“0”時，則輸出“L”電平的信號S。這樣一來，若信號S為“H”電平，則跳越電路77輸出表明位數(shù)據(jù)D4為“1”的跳越信號e(“H”電平的信號)，若信號S為“L”電平，則輸出表明位數(shù)據(jù)D4為“0”的跳越信號e(“L”電平的信號)。
如從上述所明確的那樣，倘采用本實施例12，則在依據(jù)高位1位的值進行跳越動作的情況下，具有可以用程序選擇在“0”的時候跳越和在“1”的時候跳越的效果。
實施例13圖19的方框圖示出了本發(fā)明的實施例13的微型計算機的構(gòu)成，圖中與圖15的構(gòu)成標號相同的是相同或相當部分，故不予說明。
78是設定比較電路79的用于比較的值的比較寄存器、79是使位數(shù)據(jù)D4的值與已設定于比較寄存器78中的值進行比較的比較電路。
在上述的實施例9中示出的是根據(jù)位數(shù)據(jù)D4的值，中斷向量電路60或61輸出中斷地址ae或af的例子，但也可以使得在比較電路79已把位數(shù)據(jù)D4的值與設定值比較之后，根據(jù)其比較結(jié)果，中斷向量電路60或61輸出中斷地址ae或af，可以收到與上述實施例9相同的效果。
例如，在CPU 21的讀出信號輸出部分22已把“1”設定于比較寄存器78中去的情況下，比較電路79在位數(shù)據(jù)D4的值為“1”的時候，輸出“H”電平的信號ak，在位數(shù)據(jù)D4為“0”的時候。輸出“L”電平的信號ak。這樣一來，由于在信號ak的信號電平為“H”電平時，選通電路55將變成導通狀態(tài)，選通電路57將變成非導通狀態(tài)，故中斷控制電路58僅僅向中斷向量電路60輸出中斷信號ah，并僅僅從中斷向量電路60輸出中斷地址ae。此外，在信號ak的信號電平為“L”電平的時候，由于選通電路57將變成導通狀態(tài)，選通電路55將變成非導通狀態(tài)，故結(jié)束變成為中斷控制電路59僅僅向中斷向量電路61輸出中斷信號ai，并僅僅從中斷向量電路61輸出中斷地址af。另外，接在中斷向量電路60，61的上述動作后邊的CPU的動作，與實施例8的微型計算機的CPU相同，故不予贅述。
另一方面，在CPU 21的讀出信號輸出部分22已把“0”設定于比較寄存器78中去的情況下，比較電路79在位數(shù)據(jù)D4的值為“0”的時候，輸出“H”電平的信號ak。在位數(shù)據(jù)D4的值為“1”的時候，輸出“L”電平的信號ak。這樣一來，由于在信號ak的信號電平為“H”電平的時候，選通電路55將變?yōu)閷顟B(tài)，選通電路57將變成非導通狀態(tài)，故中斷控制電路58僅僅向中斷向量電路60輸出中斷信號ah，并僅僅從中斷向量電路60輸出中斷地址ae。另外，在信號ak的信號電平為“L”電平的時候，由于選通電路57將變成導通狀態(tài)，選通電路55將變成非導通狀態(tài)，故中斷控制電路59僅僅向中斷向量電路61輸出中斷信號ai，并僅僅從中斷向量電路61輸出中斷地址af。還有，中斷向量電路60，61的上述動作后邊的CPU的動作和實施例8的微型計算機相同，故不再贅述。
如從上述所明確的那樣，倘采用本實施例13，則由于可以根據(jù)高位1位的值來變更中斷地址。故即使介以數(shù)據(jù)總線4沒有讀入高位1位的位值也可進行識別。同時，通過適當?shù)馗淖冎袛嗟刂?，還具有可以變更對數(shù)字數(shù)據(jù)的低位4位數(shù)據(jù)的數(shù)據(jù)處理的效果。
實施例14圖20的方框圖示出了本發(fā)明的實施例14的微型計算機的構(gòu)成，圖中，與圖19的標號相同的標號表示相同或相當?shù)牟糠?，故不予重述?br> 80是AND電路，在位數(shù)據(jù)D4的值為1，且已設定于比較寄存器78中的值也為“1”時，輸出“H”電平的信號am。
在上述實施例9中，微型計算機被構(gòu)成為使中斷向量電路60，61中的一個根據(jù)位數(shù)據(jù)D4的值輸出中斷地址ae或af。本實施例的微型計算機被構(gòu)成為AND電路80輸出以位數(shù)據(jù)D4的值和設定值為依據(jù)的信號am并根據(jù)該信號am中斷向量電路60或61輸出中斷地址ae或af，可以收到與上述實施例9相同的效果。
當執(zhí)行使程序啟動或考慮最高位位數(shù)據(jù)D4這樣的指令時，CPU 21的讀出信號輸出部分22就向比較寄存器78中設定“1”。在這種情況下，在位數(shù)據(jù)D4的值為“1”時，AND電路80就輸出“H”電平的信號am，在位數(shù)據(jù)D4的值為“0”時，輸出“L”電平的信號am。這樣一來，由于在信號am的信號電平為“H”電平時，選通電路55變成導通狀態(tài)，選通電路57變成非導通狀態(tài)，故中斷控制電路58僅僅向中斷向量電路60輸出中斷信號ah，且僅僅從中斷向量電路60輸出中斷地址ae。在信號am的信號電平為“L”電平的時候，由于選通電路57變?yōu)閷顟B(tài)，選通電路55變?yōu)榉菍顟B(tài)，故中斷控制電路59僅僅向中斷向量電路61輸出中斷信號ai且僅僅從中斷向量電路61輸出中斷地址af。此外，由于接在中斷向量電路60，61的上述動作后邊的CPU的動作和實施例8的微型計算機的CPU相同。故略去對其的說明。
另一方面，當CPU執(zhí)行指使無視最高位的位數(shù)據(jù)D4的值的，即執(zhí)行指令把已存于AD寄存器1中的數(shù)字數(shù)據(jù)的位數(shù)據(jù)D4當作“0”進行以下的處理的程序中的指令時，CPU 21的讀出信號輸出部分22把“0”設定于比較寄存器78中。這時，不論位數(shù)據(jù)D4的值是“0”或“1”中的那一個，由于AND條件不成立，故AND電路80總是輸出“L”電平的信號am。這樣一來，由于信號am的信號電平變成為總是“L”電平，故選通電路57變成總是導通，而選通電路55變成為總是非導通，結(jié)果變成為中斷控制電路59僅僅向中斷向量電路61輸出中斷信號ai，且僅僅從中斷向量電路61輸出中斷地址af。中斷向量電路60，61的上述動作后邊的CPU的動作和實施例8的微型計算機的CPU一樣，故略去其說明。
就如在以上所明確的那樣，倘采用本實施例14，由于只要把“1”設定于比較寄存器78中就可根據(jù)高位1位的值變更中斷地址，故具有即使介以數(shù)據(jù)總線4未讀入高位1位的值也可以進行識別。同時借助于適當?shù)刈兏袛嗟刂返霓k法，可以改變對數(shù)字數(shù)據(jù)的低位4位的數(shù)據(jù)處理的效果。另外，如果把“0”設定于比較寄存器78中，則結(jié)果變成為總是輸出來自中斷向量電路61的中斷地址af，故具有可以無視高位1位的位數(shù)據(jù)D4簡化以下的數(shù)據(jù)處理的效果。
實施例15圖21的方框圖示出了本發(fā)明的實施例15的微型計算機的構(gòu)成，在圖中，與圖3的標號相同的標號表示與之相同或相當?shù)牟糠?，故不予贅述?br> 81是當從讀出信號輸出部分22輸出了低位4位讀出指令信號c時變成導通狀態(tài)的選通電路；82是當選通電路81變成導通狀態(tài)時存放位數(shù)據(jù)D4的值的退避寄存器；83是當從跳越指令信號輸出部分26輸出跳越指令信號0時，輸出具有與已存于退避寄存器82中的位數(shù)據(jù)D4的值對應的值的跳越信號e的跳越電路。
在上述的實施例2中，微型計算機被構(gòu)成為當從跳越指令信號輸出部分26輸出跳越指令信號0時，跳越電路27就從AD寄存器1中取得位數(shù)據(jù)D4，并輸出與該位數(shù)據(jù)D4的值對應的跳越信號e，但本實施例的跳越電路83被構(gòu)成為當從跳越指令信號輸出部分26輸出跳越指令信號0時，輸出具有與已存于退避寄存器82中的位數(shù)據(jù)D4的值對應的值的跳越信號。
當從讀出信號輸出部分22輸出低位4位讀出指令信號c時，選通電路81就從非導通狀態(tài)轉(zhuǎn)變?yōu)閷顟B(tài)，并把位數(shù)據(jù)D4的值存放于退避寄存器82中去。接著，跳越電路83在已存于退避寄存器82中的值為“1”時，輸出表明位數(shù)據(jù)D4的值為“1”的跳越信號e(“H”電平的信號)，在已存于退避寄存器82中的值為“0”時，輸出表明位數(shù)據(jù)D4的值為“0”的跳越信號e(“L”電平的信號)。
如在以上所明確的那樣，倘采用本實施例15，由于可以輸出與位數(shù)據(jù)D4的值對應的跳越信號e，故具有與上述實施例2相同的效果的同時，還具有即使在已輸出了低位4位讀出指令信號c以后，在輸出跳越指令信號。之前，下一個AD轉(zhuǎn)換結(jié)束并把新的AD轉(zhuǎn)換結(jié)果寫于AD寄存器1內(nèi)，也可對作為上次轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)正確地識別而不丟失的效果。
實施例16圖22的方框圖示出了本發(fā)明的實施例16的微型計算機的構(gòu)成，圖中，與圖1的標號相同的，表示與之相同或相當?shù)牟糠?，故略去說明。
84是跳越允許寄存器，當用讀出信號輸出部分22設定為“1”時，輸出“H”電平的信號u；當設定為“0”，則輸出“L”電平的信號u；85是選通電路，當從跳越允許寄存器84輸出“H”電平的信號u時，將變成導通狀態(tài)。
在上述的實施例1中，微型計算機被構(gòu)成為在跳越電路25從讀出信號輸出部分22輸出低位4位讀出指令信號c時，無條件地輸出跳越信號e，但倘采用本實施例，只限于在跳越允許寄存器84中已設定了“1”的值的情況下，選通電路85才變成導通狀態(tài)，才可以把來自跳越電路25的跳越信號e輸往CPU 21。在這樣地構(gòu)成后的情況下，可以收到與上述實施形態(tài)1相同的效果的同時，由于只要把“0”設定于跳越允許寄存器84中，就可總是限制跳越信號e的輸出，故還具有可以無視上位1位的位數(shù)據(jù)D4，簡化以后的數(shù)據(jù)處理的效果。
實施例17圖23的方框圖示出了本發(fā)明的實施例17的微型計算機的構(gòu)成。圖中，與圖14的標號相同的標號表明是相同或相當?shù)牟糠?，故不予說明。86是中斷控制電路，在從讀出信號輸出部分22輸出了低位4位讀出指令信號c時，輸出中斷信號ad。
在上述實施例8中，微型計算機被構(gòu)成為在從AD轉(zhuǎn)換控制電路11輸出了AD轉(zhuǎn)換結(jié)束信號ac的情況下，中斷控制電路49輸出中斷信號ad，但本實施例的中斷控制電路86被構(gòu)成為在從讀出信號輸出部分22已輸出了低位4位讀出指令信號c的情況下，使之輸出中斷信號ad，且可收到與上述實施例8相同的效果。
實施例18圖24的方框圖示出了本發(fā)明的實施例18的微型計算機的構(gòu)成。圖中與圖23的標號相同的標號表明相機或相當部分，故免予說明。
87是中斷控制電路，用于當從讀出信號輸出部分22輸出低位4位讀出指令信號c時。只限于在位數(shù)據(jù)D4的值為“1”的時候，才輸出中斷信號ad。
在上述實施例17中，微型計算機被構(gòu)成為使得根據(jù)位數(shù)據(jù)D4的值輸出中斷地址ae或af二者中的一方，但本實施例的中斷控制電路87則被構(gòu)成為只限于在位數(shù)據(jù)D4的值為“1”的時候才輸出中斷信號ad，并據(jù)此使中斷向量電路50產(chǎn)生中斷地址ae，在除此之外的情況下，即在位數(shù)據(jù)D4的值為“0”的時候則限制中斷信號ad的輸出。因此，如果輸出中斷信號ad，則數(shù)據(jù)識別部分23就判定位數(shù)據(jù)D4的值為“1”并執(zhí)行由中斷地址ae指定的中斷程序，對數(shù)字數(shù)據(jù)的低位4位數(shù)據(jù)執(zhí)行規(guī)定的數(shù)據(jù)處理。另一方面，如果不輸出中斷信號ad，則判定位數(shù)據(jù)D4的值為“0”，不跳過程序中的下一條應執(zhí)行的指令，執(zhí)行對數(shù)字數(shù)據(jù)的低位4位實行規(guī)定的數(shù)據(jù)處理的程序中的指令。
實施例19圖25的方框圖示出了本發(fā)明的實施例19的微型計算機的構(gòu)成。圖中與圖24的標號相同的標號表示相同或相當?shù)牟糠?，故免予贅述?br> 88是比較寄存器，用于設定比較電路89用來與位數(shù)據(jù)D4的值進行比較的值；90是中斷控制電路，當從比較電路89輸出“H”電平的信號z時輸出中斷信號ad。
在上述實施例18中，中斷控制電路87被構(gòu)成為當位數(shù)據(jù)D4的值為“1”的時候輸出中斷信號ad，便本實施例的中斷控制電路90被構(gòu)成為在比較電路89已輸出了表明位數(shù)據(jù)D4的值與設定值一致的信號t時，輸出中斷信號ad，且可以收到與上述實施例18相同的效果。
比如說，在CPU 21的讀出信號輸出部分22已把“0”設定于比較寄存器88中的情況下，比較器電路89，在位數(shù)據(jù)D4的值為“0”時，輸出“H”電平的信號t；在位數(shù)據(jù)D4的值為“1”時，輸出“L”電平的信號t。因此，在這種情況下，結(jié)果變成為，只有在位數(shù)據(jù)D4的值為“0”的時候，中斷控制電路90才輸出中斷信號ad。對此，在CPU 21的讀出信號輸出部分22已把“1”設定于比較寄存器88中的情況下，比較電路89在位數(shù)據(jù)D4的值為“1”時輸出“H”電平的信號t；在位數(shù)據(jù)D4的值為“0”時輸出“L”電平的信號t。因此，在這種情況下，結(jié)果變成為只有在位數(shù)據(jù)D4的值為“1”的時候，中斷控制電路90才輸出中斷信號ad。
如在上述所明確的那樣，倘采用本實施例19，由于可以根據(jù)高位1位的值控制中斷信號ad的產(chǎn)生，故可以容易地識別高位1位的位值，同時通過適當?shù)刈兏O定于比較寄存器88中的值的辦法，具有可以變更對數(shù)字數(shù)據(jù)的低位4位數(shù)據(jù)的數(shù)據(jù)處理的效果。
實施例20圖26的方框圖示出了本發(fā)明的實施例20的微型計算機的構(gòu)成，圖中，與圖25的標號相同的標號表示相同或相當?shù)牟糠?，故不予說明。
91是中斷控制電路，在增1器41已輸出了表明產(chǎn)生進位的進位信號u時，輸出中斷信號ad。
在上述的實施例19中，中斷控制電路90被構(gòu)成為使之在比較電路89輸出的信號t為“H”電平時輸出中斷信號ad，但本實施例的中斷控制電路91也可以構(gòu)成為使之在增1器41已輸出了表明產(chǎn)生進位的進位信號u時輸出中斷信號ad，且與上述實施例19具有同樣的效果。
實施例21圖27是本發(fā)明的實施例21的微型計算機的構(gòu)成的方框圖，圖中，與圖12的標號相同的標號表示相同或相當?shù)牟糠郑什挥枵f明。
92是中斷控制電路，在從加法電路44輸出表明產(chǎn)生進位的進位信號w時，輸出中斷信號ad。
在上述實施例6中，跳越電路45被構(gòu)成為使之輸出具有與加法電路44輸出的進位信號w的值對應的值的跳越信號e，但本實施例的中斷控制電路92被構(gòu)成為在加法電路44輸出的進位信號w為表明產(chǎn)生進位的信號時輸出中斷信號ad，并可收到與上述實施例6相同的效果。
實施例22圖28的方框圖示出了本發(fā)明的實施例22的微型計算機的構(gòu)成，圖中與圖13的標號相同的標號表示相同或相當?shù)牟糠?，故不予贅述?br> 93是中斷控制電路，在從加法電路48輸出表明產(chǎn)生進位的進位信號w時輸出中斷信號ad。
在上述實施例7中，跳越電路45被構(gòu)成為使之輸出具有與加法電路48輸出的進位信號w的值對應的值的跳越信號e，但本實施例的中斷控制電路93被構(gòu)成為使得在加法電路48輸出的進位信號w為表明產(chǎn)生進位的信號時，中斷控制電路93輸出中斷信號ad，且可收到與上述實施例7相同的效果。
如上所述，倘采用第1方面的發(fā)明，則由于已把微型計算機構(gòu)成為使之具備當從讀出信號輸出裝置輸出讀出信號后，則從AD轉(zhuǎn)換裝置中，從已存于AD轉(zhuǎn)換裝置內(nèi)的多位的位數(shù)據(jù)之內(nèi)取得選通裝置取得的位數(shù)據(jù)之外的所有的位數(shù)據(jù)，并輸出具有與該位數(shù)據(jù)的值相應的值的控制信號的控制信號輸出裝置，故具有即便是將被存放于AD轉(zhuǎn)換裝置中去的位數(shù)據(jù)的數(shù)目超過了CPU一次所能讀出的數(shù)目，也可以迅速地識別作為AD變換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
倘采用第2方面的發(fā)明，由于已把微型計算機構(gòu)成為使之具備控制信號輸出裝置，用于在從指令信號輸出裝置指令信號后，從AD轉(zhuǎn)換裝置中，從已存于AD轉(zhuǎn)換裝置中的多位的位數(shù)據(jù)中，取得除選通裝置取得的位數(shù)據(jù)之外所有的剩下的位數(shù)據(jù)并輸出具有與該位數(shù)據(jù)的值相應的值的控制信號。故具有即便是要存放于AD轉(zhuǎn)換裝置中的位數(shù)據(jù)的數(shù)目超過了CPU一次所能讀出的位數(shù)，也可以迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
倘采用第3方面的發(fā)明，由于微型計算機已具有控制信號輸出裝置，用于在從指令信號輸出裝置輸出了表明已執(zhí)行了跳越指令的指令信號后，就從AD轉(zhuǎn)換裝置中，在已存于AD轉(zhuǎn)換裝置中的多位的位數(shù)據(jù)之內(nèi)，取得除選通裝置取得的位數(shù)據(jù)之外的所有的剩下的位數(shù)據(jù)，并輸出具有與該位數(shù)據(jù)的值相應的值的控制信號，故具有即使是要存放于AD轉(zhuǎn)換裝置中的位數(shù)據(jù)的數(shù)目超過CPU一次所能讀出的位數(shù)，也可以迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
倘采用第4方面的發(fā)明，由于微型計算機已具備有控制信號輸出裝置，用于在從指令信號輸出裝置輸出了表明已執(zhí)行了增1指令的指令信號后，從AD轉(zhuǎn)換裝置中，從已存于AD轉(zhuǎn)換裝置之內(nèi)的多位的位數(shù)據(jù)中取得除去選通裝置取得的位數(shù)據(jù)之外的所有的剩下的位數(shù)據(jù)并使之增1，輸出具有與有無產(chǎn)生進位相對應的值的控制信號。所以具有即使是要存于AD轉(zhuǎn)換裝置中去的位數(shù)據(jù)的數(shù)目超過了CPU一次所能讀出的位數(shù)，也可以迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
倘采用第5方面的發(fā)明，由于微型計算機已具備有控制信號輸出裝置。用于在從指令信號輸出裝置輸出了表明已執(zhí)行加法指令的指令信號后，從AD轉(zhuǎn)換裝置中，從已存于AD轉(zhuǎn)換裝置中的多位的位數(shù)據(jù)之內(nèi)取得除選通裝置取得的位數(shù)據(jù)以外的所有剩下的位數(shù)據(jù)的同時，給該位數(shù)據(jù)加上規(guī)定值，并輸出具有與有無產(chǎn)生進位相對應的值的控制信號，故具有即使是要存放于AD轉(zhuǎn)換裝置中的位數(shù)據(jù)的數(shù)目超過了CPU一次所能讀出的位數(shù)，也可以迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
倘采用第6方面的發(fā)明，由于微型計算機已具備有控制信號輸出裝置，用于在從AD轉(zhuǎn)換裝置輸出了AD轉(zhuǎn)換結(jié)束信號后，從AD轉(zhuǎn)換裝置中，從已存于AD變換裝置中的多位的位數(shù)據(jù)之內(nèi)，取得除選通裝置取得的位數(shù)據(jù)之外的所有剩下的位數(shù)據(jù)并輸出具有與該位數(shù)據(jù)的值相對應的值的控制信號，所以具有即使是要存于AD轉(zhuǎn)換裝置中去的位數(shù)據(jù)的數(shù)目超過了CPU一次所能讀出的位數(shù)，也可迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的值的效果。
倘采用第7方面的發(fā)明，由于已把選通裝置構(gòu)成為使得在讀出信號表明要從已存在于AD轉(zhuǎn)換裝置中的多位的位數(shù)據(jù)之內(nèi)讀出低位幾位的位數(shù)據(jù)的時候，從AD轉(zhuǎn)換裝置中取得低位幾位的位數(shù)據(jù)并輸出至數(shù)據(jù)總線上去，而當讀出信號表明要從已存于AD轉(zhuǎn)換裝置中多位的位數(shù)據(jù)內(nèi)讀出高位幾位的位數(shù)據(jù)時，從AD轉(zhuǎn)換裝置中取得高位幾位的位數(shù)據(jù)并輸出至數(shù)據(jù)總線上去，故具有可根據(jù)情況適當?shù)刈兏橐詳?shù)據(jù)總線讀入的位數(shù)據(jù)的效果。
倘采用第8方面的發(fā)明，由于已把控制信號輸出裝置構(gòu)成為使之判斷從AD轉(zhuǎn)換裝置所取得的位數(shù)據(jù)的值是否與規(guī)定值一致，并輸出具有與該判斷結(jié)果相對應的值的控制信號，故具有可根據(jù)情況適當變更介以數(shù)據(jù)總線讀出的位數(shù)據(jù)的效果。
倘采用第9方面的發(fā)明，由于控制信號輸出裝置已具備有當從讀出信號輸出裝置輸出讀出信號后，取出并保存已存于AD轉(zhuǎn)換裝置中的多位的位數(shù)據(jù)中，除去選通裝置取得的位數(shù)據(jù)之外的位數(shù)據(jù)，故具有即便是在已輸出了讀出信號之后，輸出跳越指令信號之前使下一AD轉(zhuǎn)換結(jié)束并把新的AD轉(zhuǎn)換結(jié)果寫到AD轉(zhuǎn)換裝置中去，也可以正確識別作為上次的AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)而不會丟失的效果。
倘采用第10方面的發(fā)明，由于已構(gòu)成為使得CPU在程序的執(zhí)行中執(zhí)行指示強制性地無視剩下的位數(shù)據(jù)的指令時，數(shù)據(jù)識別裝置僅僅根據(jù)選通裝置輸出的位數(shù)據(jù)識別數(shù)字數(shù)據(jù)的值，故具有在可以無視高位1位或低位1位之類的情況下可以簡化數(shù)字數(shù)據(jù)的識別處理的效果。
倘采用第11方面的發(fā)明，由于已把數(shù)據(jù)識別裝置構(gòu)成為使之根據(jù)已從控制信號輸出裝置輸出的控制信號跳過程序的指令，故具有即便未介以數(shù)據(jù)總線讀入高位1位的位數(shù)據(jù)等等，也可以識別數(shù)字數(shù)據(jù)的值的效果。
倘采用第12方面的發(fā)明，由于已構(gòu)成為使得控制信號輸出裝置根據(jù)剩下的位數(shù)據(jù)的值輸出中斷地址，CPU執(zhí)行由該中斷地址指定的中斷程序，故具有即便是未介以數(shù)據(jù)總線讀入高位1位的位數(shù)據(jù)等等，也可識別數(shù)字數(shù)據(jù)的值的效果。
權利要求
1.一種微型計算機，其特征在于包括AD轉(zhuǎn)換裝置，用于把模擬數(shù)據(jù)轉(zhuǎn)換成數(shù)字數(shù)據(jù)，同時存放構(gòu)成該數(shù)字數(shù)據(jù)的多位的位數(shù)據(jù)；讀出信號輸出裝置，用于在對已存放于上述AD轉(zhuǎn)換裝置中的數(shù)字數(shù)據(jù)的值進行識別時輸出讀出信號；選通裝置，用于在對來自上述讀出信號輸出裝置的讀出信號作出響應后，從上述AD變換裝置中，從已存于上述AD轉(zhuǎn)換裝置中的所有的位數(shù)據(jù)中取得高位或低位幾位的位數(shù)據(jù)并進行輸出；控制信號輸出裝置，用于在對來自上述讀出信號輸出裝置的讀出信號作出響應后，從已存于上述AD轉(zhuǎn)換裝置中的所有的位數(shù)據(jù)中取得上述選通裝置取得的位數(shù)據(jù)以外的所有的剩下的位數(shù)據(jù)并輸出具有與該位數(shù)據(jù)的值對應的值；數(shù)據(jù)識別裝置，用于根據(jù)上述選通裝置輸出的位數(shù)據(jù)和上述控制信號輸出裝置輸出的上述控制信號識別上述數(shù)字數(shù)據(jù)的值。
2.一種微型計算機，其特征在于包括AD轉(zhuǎn)換裝置，用于把模擬數(shù)據(jù)轉(zhuǎn)換成數(shù)字數(shù)據(jù)，同時存放構(gòu)成該數(shù)字數(shù)據(jù)的多位的位數(shù)據(jù)；讀出信號輸出裝置，用于在對已存放于上述AD轉(zhuǎn)換裝置中的數(shù)字數(shù)據(jù)的值進行識別之際輸出讀出信號；指令信號輸出裝置，用于在該微型計算機執(zhí)行與上述數(shù)字數(shù)據(jù)有關連的規(guī)定指令時輸出指令信號；選通裝置，用于在對來自上述讀出信號輸出裝置的讀出信號作出響應后，從上述AD轉(zhuǎn)換裝置中，從已存于上述AD轉(zhuǎn)換裝置的所有的位數(shù)據(jù)中，取得并輸出高位或低位幾位的位數(shù)據(jù)；控制信號輸出裝置，用于在對來自上述指令信號輸出裝置的指令信號作出響應后，從上述AD轉(zhuǎn)換裝置中，從已存于上述AD轉(zhuǎn)換裝置中的所有的位數(shù)據(jù)中，取得除上述選通裝置所取得的位數(shù)據(jù)之外的所有剩下的位數(shù)據(jù)，并輸出具有與該位數(shù)據(jù)的值對應的值的控制信號；數(shù)據(jù)識別裝置，用于根據(jù)上述選通裝置輸出的位數(shù)據(jù)和上述控制信號輸出裝置輸出的控制信號，識別上述數(shù)字數(shù)據(jù)的值。
3.如權利要求2所述的微型計算機，其特征是上述規(guī)定的指令是跳過下一條應執(zhí)行的指令的跳越指令。
4.如權利要求2所述的微型計算機，其特征是上述規(guī)定的指令是使上述數(shù)字數(shù)據(jù)的上述剩下的位數(shù)據(jù)的值增1的增1指令。
5.如權利要求2所述的微型計算機，其特征是上述規(guī)定的指令是給上述數(shù)字數(shù)據(jù)的上述剩下的位數(shù)據(jù)的值加上某一恒定值的加法指令。
6.一種微型計算機，其特征在于包括AD轉(zhuǎn)換裝置，用于把模擬數(shù)據(jù)轉(zhuǎn)換成數(shù)字數(shù)據(jù)的同時，存放構(gòu)成該數(shù)字數(shù)據(jù)的多位的位數(shù)據(jù)，并輸出AD轉(zhuǎn)換結(jié)束信號；讀出信號輸出裝置，用于在對已存放于上述AD轉(zhuǎn)換裝置中的數(shù)字數(shù)據(jù)的值進行識別之際輸出讀出信號；選通裝置，用于在對來自上述讀出信號輸出裝置的讀出信號作出響應后，從上述AD轉(zhuǎn)換裝置中，從已存于上述AD轉(zhuǎn)換裝置中的所有的位數(shù)據(jù)中取得并輸出高位或低位幾位的位數(shù)據(jù)；控制信號輸出裝置，用于在對來自上述AD轉(zhuǎn)換裝置的AD轉(zhuǎn)換信號作出響應后，從已存放于上述AD變換裝置中的所有的位數(shù)據(jù)中取得除上述選通裝置所取得的位數(shù)據(jù)以外的所有的剩下的位數(shù)據(jù)，并輸出具有與該位數(shù)據(jù)的值對應的值的控制信號；數(shù)據(jù)識別裝置，用于根據(jù)上述選通裝置輸出的位數(shù)據(jù)和上述控制信號輸出裝置輸出的上述控制信號識別上述數(shù)字數(shù)據(jù)的值。
7.如權利要求1～6之內(nèi)任一權利要求所述的微型計算機，其特征是從上述讀出信號輸出裝置輸出的讀出信號相應于該微型計算機對數(shù)字數(shù)據(jù)的高位或低位中的某一多位的位數(shù)據(jù)進行識別而具有不同的值；上述選通裝置，在讀出信號表明微型計算機對數(shù)字數(shù)據(jù)的高位幾位的位數(shù)據(jù)進行識別的情況下，取得已存放于上述AD轉(zhuǎn)換裝置中的高位幾位的位數(shù)據(jù)，而在讀出信號表明微型計算機對數(shù)字數(shù)據(jù)的低位幾位的位數(shù)據(jù)進行識別的情況下，取得已存放于上述AD轉(zhuǎn)換裝置中的低位幾位的位數(shù)據(jù)。
8.如權利要求7所述的微型計算機，其特征是上述控制信號輸出裝置判定從上述AD轉(zhuǎn)換裝置已取得的剩下的位數(shù)據(jù)的值與規(guī)定值是否一致，并根據(jù)該判定結(jié)果設定控制信號的值。
9.如權利要求7所述的微型計算機，其特征是上述控制信號輸出裝置具有保存已從上述AD轉(zhuǎn)換裝置中取得的剩下的位數(shù)據(jù)的退避寄存器。
10.如權利要求7所述的微型計算機，其特征是上述數(shù)據(jù)識別裝置，在該微型計算機在程序的執(zhí)行中執(zhí)行指令強制性地無視上述剩下的位數(shù)據(jù)的指令時，僅僅根據(jù)上述選通裝置輸出的位數(shù)據(jù)識別數(shù)字數(shù)據(jù)的值。
11.如權利要求7所述的微型計算機，其特征是上述數(shù)據(jù)識別裝置依據(jù)已從上述控制信號輸出裝置輸出的控制信號的值判定是否跳過程序的指令。
12.如權利要求7所述的微型計算機，其特征是已從上述控制信號輸出裝置輸出的控制信號給出了中斷地址，并執(zhí)行由該中斷地址指定的中斷處理程序。
全文摘要
在存于AD寄存器1中的位數(shù)據(jù)D0～D4的數(shù)目已超過了CPU2一次所能讀出的位數(shù)的情況下,因為不能一次讀出已存于AD寄存器1中位數(shù)據(jù)D0～D4的值,由于必須分成兩次以上讀出,故存在著不能迅速地識別作為AD轉(zhuǎn)換結(jié)果的數(shù)字數(shù)據(jù)的問題。本發(fā)明解決這一問題的方法是:當從讀出信號輸出部分22輸出低位4位讀出指令信號c時,跳越電路25把與存于AD寄存器1中的位數(shù)據(jù)D0～D4中的高位2位數(shù)據(jù)D4的值對應的跳越信號e輸出至CPU21中去。
文檔編號G06F9/302GK1178346SQ9710256
公開日1998年4月8日 申請日期1997年2月25日 優(yōu)先權日1996年10月1日
發(fā)明者藤井岳志 申請人:三菱電機半導體軟件株式會社, 三菱電機株式會社