專利名稱：共用系統(tǒng)存儲器的可擴充式仲載裝置的制作方法
技術(shù)領域：
本發(fā)明有關于電腦系統(tǒng)，特別是有關于一種適用于電腦系統(tǒng)的共用系統(tǒng)存儲器的可擴充式仲載裝置。
請參照

圖1，所示為熟知一電腦系統(tǒng)結(jié)構(gòu)的方框示意圖。此電腦系統(tǒng)包括一中央處理單元10(CPU)、一主邏輯芯片組11(CoreLogic Chipset)、一系統(tǒng)存儲器12、以及復數(shù)外圍裝置13、14、15等，每一外圍裝置13、14、15均分別設置有專屬的區(qū)域存儲器13M、14M、15M等，作為數(shù)據(jù)儲存和緩沖之用，另外，尚具有一主總線16(Host Bus)、一外圍元件接口總線17(Peripheral ComponentInterface BusPCI Bus)及一存儲器總線18。中央處理單元10經(jīng)由主總線16與主邏輯芯片組11進行數(shù)據(jù)的交換，而主邏輯芯片組11經(jīng)由存儲器總線18與系統(tǒng)存儲器12進行數(shù)據(jù)交換，再者，各外圍裝置13-15分別經(jīng)由外圍元件接口總線17與主邏輯芯片組11進行數(shù)據(jù)交換。
然而，此熟知的電腦結(jié)構(gòu)里，每一外圍裝置(譬如是顯示系統(tǒng)、區(qū)域性網(wǎng)路系統(tǒng)、MPEG系統(tǒng)等)均具有專屬的區(qū)域存儲器，而此區(qū)域存儲器所需的數(shù)據(jù)均須藉由自身的的驅(qū)動程序，透過中央處理單元10執(zhí)行后，依序經(jīng)主邏輯芯片組11和外圍元件接口總線17及于外圍裝置13、14、15接收，再分別傳送至其專屬的區(qū)域存儲器13M、14M、15M內(nèi)，此數(shù)據(jù)傳輸路徑可表為中央處理單元10→主總線16→主邏輯芯片組11→外圍元件接口總線17→外圍裝置13-15→區(qū)域存儲器13M-15M，如是，由中央處理單元10及至區(qū)域存儲器13M-15M須經(jīng)過此漫長的路徑來傳送，就數(shù)據(jù)傳輸?shù)男识?，會耗費轉(zhuǎn)換于各總線上的時間，再者，各外圍裝置個別設置專屬區(qū)域存儲器亦不符合經(jīng)濟效益的考量。
由于一般外圍裝置所需求的存儲器都不大，故外圍裝置大抵只提供一行地址選通RAS(Row Address Strobe)信號線，以耦接對應至一個存儲器群組，若要能揚棄區(qū)域存儲器而與系統(tǒng)存儲器共用的話，因系統(tǒng)存儲器12具有好幾個群組，并且會隨著使用者的擴充而改變，熟知有些作法都會限定使用者必得于特定的群組插上存儲器，或者須使用跨接線(Jumper)方式來調(diào)整，因而造成使用者的不便。
有鑒于此，本發(fā)明的主要目的，在于提供一種共用系統(tǒng)存儲器的可擴充式仲載裝置，只需藉由主邏輯芯片組和各外圍裝置間設置兩或三個仲載交握信號，即可獲致令外圍裝置共用系統(tǒng)存儲器的目的。
以及，本發(fā)明的另一目的，在于提供一種提高共用系統(tǒng)存儲器效率的方法，縮短中央處理單元及于外圍裝置使用存儲器的傳輸層級，而能提高整個系統(tǒng)的效率。
另外，本發(fā)明的再一目的，在于提供一種共用系統(tǒng)存儲器的可擴充式仲載裝置，能自動切換外圍裝置對應至系統(tǒng)存儲器所屬的群組，使得外圍裝置所使用的系統(tǒng)存儲器不必局限在固定的群組，而能有較佳的應用彈性。
為實現(xiàn)本發(fā)明的上述目的，提供了一種共用系統(tǒng)存儲器的可擴充式仲載裝置，包括一存儲器總線；一系統(tǒng)存儲器，耦接于該存儲器總線上；一主邏輯芯片組，耦接于該存儲器總線上，經(jīng)由該存儲器總線與該系統(tǒng)存儲器做數(shù)據(jù)交換；復數(shù)外圍裝置，耦接至該存儲器總線，經(jīng)由該存儲器總線分別與該系統(tǒng)存儲器做數(shù)據(jù)交換；每一該外圍裝置與該主邏輯芯片組間以一第一請求信號、一第二請求信號和一獲允信號互為耦接，其中，該等第一和第二請求信號是由該外圍裝置及于該主邏輯芯片組，要求使用該系統(tǒng)存儲器的信號，而該獲允信號是由該主邏輯芯片組及于該外圍裝置，允計該外圍裝置使用該系統(tǒng)存儲器的信號；當該外圍裝置致能該第一請求信號，要求使用該系統(tǒng)存儲器時，則該主邏輯芯片組于一第一時間間隔內(nèi)致能該獲允信號，告知該外圍裝置可使用該系統(tǒng)存儲器；當該外圍裝置致能該第二請求信號，要求使用該系統(tǒng)存儲器時，則該主邏輯芯片組于一第二時間間隔內(nèi)致能該獲允信號，告知該外圍裝置可使用該系統(tǒng)存儲器，而該第二時間間隔系小于該第一時間間隔；以及，當該主邏輯芯片組須使用該系統(tǒng)存儲器時，則該主邏輯芯片組將該獲允信號禁能，而業(yè)經(jīng)致能的該第一和第二請求信號中之一者，須于一第三時間間隔內(nèi)禁能，亦可藉由提供一種共用系統(tǒng)存儲器的可擴充式仲載裝置，包括一存儲器總線；一系統(tǒng)存儲器，耦接于該存儲器總線上；一主邏輯芯片組，耦接于該存儲器總線上，經(jīng)由該存儲器總線與該系統(tǒng)存儲器做數(shù)據(jù)交換；復數(shù)外圍裝置，耦接至該存儲器總線，經(jīng)由該存儲器總線分別與該系統(tǒng)存儲器做數(shù)據(jù)交換；每一該外圍裝置與該主邏輯芯片組間以一請求信號和一獲允信號互為耦接，其中，該請求信號是由該外圍裝置及于該主邏輯芯片組，要求使用該系統(tǒng)存儲器的請求信號，而該獲允信號是由該主邏輯芯片組及于該外圍裝置，允許該外圍裝置使用該系統(tǒng)存儲器的認可信號；當該外圍裝置致能該請求信號，要求使用該系統(tǒng)存儲器時，則該主邏輯芯片組于一第一時間間隔內(nèi)致能該獲允信號，告知該外圍裝置可使用該系統(tǒng)存儲器；當該外圍裝置選通觸發(fā)該請求信號后，要求使用該系統(tǒng)存儲器時，則該主邏輯芯片組于一第二時間間隔內(nèi)致能該獲允信號，告知該外圍裝置可使用該系統(tǒng)存儲器，而該第二時間間隔小于該第一時間間隔；以及，當該主邏輯芯片組須使用該系統(tǒng)存儲器時，則該主邏輯芯片組將該獲允信號禁能，而業(yè)經(jīng)致能的該請求信號須于一第三時間間隔內(nèi)禁能。
為使本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下附圖簡要說明圖1是熟知一電腦系統(tǒng)結(jié)構(gòu)的方框示意圖；圖2是根據(jù)本發(fā)明的一電腦系統(tǒng)的方框示意圖；圖3是根據(jù)本發(fā)明的一仲載裝置的方框圖；圖4是根據(jù)圖3一般優(yōu)先權(quán)提出請求及經(jīng)獲允的時序圖；圖5是根據(jù)圖3高優(yōu)先權(quán)提出請求及經(jīng)獲允的時序圖；圖6是根據(jù)圖3當主邏輯芯片組急需系統(tǒng)存儲器致使外圍裝置讓出控制權(quán)的時序圖；圖7是無高低優(yōu)先權(quán)令HPREQ#失效的電路圖；圖8是根據(jù)本發(fā)明另一仲載裝置的方框圖；圖9是根據(jù)圖8一般優(yōu)先權(quán)提出請求及經(jīng)獲允的時序圖；圖10是根據(jù)圖8高優(yōu)先權(quán)提出請求及經(jīng)獲允的時序圖；圖11是根據(jù)圖8當主邏輯芯片組急需系統(tǒng)存儲器致使外圍裝置讓出控制權(quán)的時序圖；以及圖12是由外圍裝置自動切換共用存儲器至適當?shù)南到y(tǒng)存儲器群組結(jié)構(gòu)示意圖。
請參照圖2，所示為根據(jù)本發(fā)明的一電腦系統(tǒng)結(jié)構(gòu)的方框示意圖。根據(jù)本發(fā)明的電腦系統(tǒng)包括一中央處理單元20(CPU)、一主邏輯芯片組21(Core Logic Chipset)、一系統(tǒng)存儲器22、以及復數(shù)外圍裝置23、24、25等，本圖僅以三個外圍裝置為例，然外圍裝置的數(shù)目并不以三個為限，一個、二個乃至大于三個以上皆能適用于本發(fā)明；另外，尚具有一主總線26(Host Bus)、一外圍元件接口總線27、一共用存儲器總線28及一仲載總線29(Arbitration Bus)；中央處理單元20經(jīng)由主總線26與主邏輯芯片組21進行數(shù)據(jù)的交換，主邏輯芯片組21及各外圍裝置23-25經(jīng)共用存儲器總線28與系統(tǒng)存儲器22進行數(shù)據(jù)交換，再者，主邏輯芯片組21及各外圍裝置23-25分別及于外圍元件接口總線27，執(zhí)行各種輸入/輸出的運作。另外，根據(jù)本發(fā)明尚令各外圍裝置23、24、25所輸出的RAS(Row AddressStrobe)信號RAS0、RAS1、RAS2，以集極斷路(Open-collector)的方式連接在一起，成一RAS_IN信號及于主邏輯芯片組21上。
為使外圍裝置能共享系統(tǒng)存儲器22，則必得藉由仲載總線29的設置來控制，請參照圖3，所示為根據(jù)本發(fā)明一仲載裝置的方框圖，其中，主邏輯芯片組21和外圍裝置23-25間分別設置三個專屬仲載交握信號GNT#、REQ#、和HPREQ#的仲載協(xié)議(arbitration protoc-ol)，而并合此等仲載交握信號即為圖2所示的仲載總線29；圖3僅以一外圍裝置23與主邏輯芯片組21間所設置的三個仲載交握信號GNT#、REQ#、HPREQ#為例，其中，REQ#和HPREQ#是由外圍裝置23及于主邏輯芯片組21的信號，GNT#為主邏輯芯片組21及于外圍裝置23的信號，而REQ#為外圍裝置23要求使用系統(tǒng)存儲器22的一般優(yōu)先權(quán)控制信號，HPREQ#為外圍裝置23要求使用系統(tǒng)存儲器22的高優(yōu)先權(quán)控制信號，GNT#則為允許外圍裝置23使用系統(tǒng)存儲器22的控制信號，而各仲載信號后注以“#”者，表示此信號是負邏輯動作(active-low)的。
然而，根據(jù)圖3兩個要求信號REQ#和HPREQ#的設置，系為能區(qū)分出外圍裝置一般優(yōu)先權(quán)(normal priority)和高優(yōu)先權(quán)(highpriority)的處理，譬如以外圍裝置23是為一顯示系統(tǒng)(GraphicSystem)為例做一說明，舉凡顯示系統(tǒng)需要使用存儲器者可區(qū)分為下列幾項(1)陰極射線管更新(CRT refresh)動作，致使屏幕不會閃爍或跳動。
(2)硬件游標(Hardware cursor)的位置顯示，譬如于視窗(windows)作業(yè)系統(tǒng)下滑鼠游標的位置。
(3)圖形加速處理(Graphic engine activity)等。
上述動作中，以(1)和(2)的優(yōu)先權(quán)較高，因其會令使用者直接感受到屏幕出了問題，因此有關(1)和(2)的處理是以HPREQ#信號發(fā)出使用系統(tǒng)存儲器22的請求；而(3)則是需要大量存取存儲器的動作，會占用存儲器總線28相當長的時間，然使用者亦較不易感受到，再者，亦為避免中央處理單元20搶不到使用系統(tǒng)存儲器的機會，導致整個系統(tǒng)效率降低，因此，(3)的動作僅需發(fā)出REQ#即可，待中央處理單元20做完系統(tǒng)存儲器22存取后的空檔，再由主邏輯芯片組21回覆GNT#，而將系統(tǒng)存儲的控制權(quán)讓予顯示系統(tǒng)。
圖4所示為REQ#和GNT#的時序圖，由REQ#提出請求始截至GNT#回覆止，業(yè)經(jīng)過T1的時間；圖5所示為HPREQ#與GNT#的時序圖，由HPREQ#提出請求始截至GNT#回覆止，僅經(jīng)過T2的時間，而令T1＞＞T2，至于實際的值為“可編程”，視外圍裝置23的需求而定，如是之仲載規(guī)格適用于同一外圍裝置對系統(tǒng)存儲器存取區(qū)分緩急不同的處理需求時，可藉由REQ#和HPREQ#來區(qū)分其優(yōu)先處理的順序，而令GNT#做緩急不同的回應，以提高系統(tǒng)的效率。倘若外圍裝置23僅須一種優(yōu)先權(quán)等級，則外圍裝置只需于重置時，藉由一重置信號RESET將HPREQ#輸出呈“高”邏輯電平，如是主邏輯芯片組21便自動不受HPREQ#的影響，只須判別REQ#是否為負邏輯即可，此令HPREQ#禁能(disable)的參考線路圖即如圖7所示，其包括一或門32和一鎖存器34，HPREQ#信號同時及于或門32和鎖存器34上分別作為一輸入信號，RESET信號控制鎖存器成一“高”邏輯電平輸出，并及于或門32作為其另一輸入信號，而后，再以或門32的輸出信號及于主邏輯芯片組21上，取代原以HPREQ#直接耦接至主邏輯芯片組21的方式；反之，亦可以相同的線路令主邏輯芯片組21不受REQ#的影響，僅以HPREQ#提出請求，而令此仲載結(jié)構(gòu)具有極大的彈性。
除此之外，如圖6所示，本發(fā)明更提出先取(Preempt)的功能，亦即規(guī)定當主邏輯芯片組21急需系統(tǒng)存儲器22的控制權(quán)時，譬如是當中央處理單元20經(jīng)由主總線存儲器26令主邏輯芯片組21內(nèi)的數(shù)據(jù)寄存器對系統(tǒng)存儲器22做數(shù)據(jù)存取時，主邏輯芯片組21會將允許予外圍裝置23使用系統(tǒng)存儲器22的信號GNT#拉“高”，而外圍裝置23必須于T3的時間以內(nèi)，將系統(tǒng)存儲器22的控制權(quán)讓開，且同時將REQ#或HPREQ#電平拉“高”，當主邏輯芯片組21得知REQ#/HPREQ#為“高”電平時，便可執(zhí)行其與系統(tǒng)存儲器22間的數(shù)據(jù)存取，不致耗費于等待的時間過久，導致整個系統(tǒng)的效率下降，況且T3的數(shù)值亦為可編程，系視系統(tǒng)的需求做彈性的調(diào)整。
再者，請參照圖8，所示為根據(jù)本發(fā)明另一種仲載裝置的方框圖，其中主邏輯芯片組21和外圍裝置23-25間分別設置有兩個REQ#和GNT#信號的仲載協(xié)議(arbitration protocol)，而并合此等仲載信號即為圖2所示的仲載總線29；圖8僅示以一外圍裝置23和主邏輯芯片組21間所設置的二仲載信號GNT#和REQ#為例，其中，REQ#是由外圍裝置23及于主邏輯芯片組21的信號，GNT#為主邏輯芯片組21及于外圍裝置23的信號，REQ#為外圍裝置23要求使用系統(tǒng)存儲器22的請求信號，GNT#為外圍裝置23允許使用系統(tǒng)存儲器22的獲允信號，而各信號后再注以“#”者表示此信號為負邏輯動作(active low)。
而圖8的仲載裝置雖僅具有一請求信號REQ#，亦能區(qū)分出外圍裝置一般優(yōu)先權(quán)和高優(yōu)先權(quán)的處理，而高優(yōu)先權(quán)的處理，譬如是前述顯示系統(tǒng)的陰極射線管更新或硬件游標位置顯示等動作，至于一般優(yōu)先權(quán)處理，譬如是一顯示系統(tǒng)內(nèi)圖形加速處理等。圖9所示為根據(jù)圖8經(jīng)由一般優(yōu)先權(quán)提出請求及經(jīng)獲允的時序圖，經(jīng)由REQ#提出請求至GNT#回覆止，業(yè)經(jīng)T4的時間。而圖10所示為根據(jù)圖8經(jīng)高優(yōu)先權(quán)提出請求及經(jīng)獲允的時序圖，即經(jīng)由REQ#呈時間T的觸發(fā)始，直至GNT#回覆止，僅經(jīng)過T5的時間，而令T4＞＞T5，至于實際的值系為“可編程”，視外圍裝置23的需求而定，如是之仲載規(guī)格亦適用于同一外圍裝置對系統(tǒng)存儲器存取區(qū)分有緩急不同的處理需求時，可藉由REQ#觸發(fā)之與否來區(qū)分其優(yōu)先處理的順序，令GNT#做緩急不同的回應，藉以提高系統(tǒng)的效率。
再者，圖8的仲載裝置亦具有先取(Preempt)的功能，亦即當主邏輯芯片組21急需系統(tǒng)存儲器22的控制權(quán)，譬如是當中央處理單元20經(jīng)由主總線26，經(jīng)主邏輯芯片組21內(nèi)的數(shù)據(jù)寄存器對系統(tǒng)存儲器22做數(shù)據(jù)存取時，主邏輯芯片組21會將允許予外圍裝置23使用系統(tǒng)存儲器22的信號GNT#拉“高”，而外圍裝置23必須于T6的時間以內(nèi)，將系統(tǒng)存儲器22的控制權(quán)讓開，即如圖11所示，且同時將REQ#電平拉“高”；當主邏輯芯片組21得知REQ#為“高”電平時，使可執(zhí)行其與系統(tǒng)存儲器22間的數(shù)據(jù)存取，不致耗費過多的等待時間，導致整個系統(tǒng)的效率下降，況且T6的數(shù)值可予以編程，視系統(tǒng)的需求做彈性的調(diào)整。
如圖1所揭示的熟知結(jié)構(gòu)，譬如若由外圍裝置13的驅(qū)動程序(driver)透過中央處理單元10將數(shù)據(jù)填到其區(qū)域存儲器13M內(nèi)，所經(jīng)由的路徑為中央處理單元10→主總線16→主邏輯芯片組11→外圍元件接口總線17→外圍裝置13→區(qū)域存儲器13M等，系統(tǒng)的效率相當不好。然而，本發(fā)明提出一條高速的路徑，為中央處理單元20→主總線26→主邏輯芯片組21→存儲器總線28→系統(tǒng)存儲器22，如以外圍裝置23為例，其可藉由提供一共用存儲器基地址寄存器(Share Memory Base Address RegistorSMBAR)和一外圍裝置23所需存儲器容量寄存器(Share Memory Size RegisterSMSR)行之，只要中央處理單元20送出的地址是位于SMBAR＋SMSR內(nèi)的數(shù)值，主邏輯芯片組21便會將其所對應的數(shù)據(jù)直接送至外圍裝置23所使用的系統(tǒng)存儲器22的區(qū)域內(nèi)，若地址不在此范圍內(nèi)，便依循舊有路徑送出，如是，只須驅(qū)動程序的配合，便可大幅提高整個系統(tǒng)的效率。
曾如圖2所示，各外圍裝置23-25分別以RAS信號RAS0、RAS1、RAS2，以集極斷路的方式耦接成一RAS_IN信號及于主邏輯芯片組21上，如是可自動切換外圍裝置所需的存儲器對應至適當?shù)南到y(tǒng)存儲器群組內(nèi)，通常外圍裝置所使用的存儲器都不大，一般的情況大抵都小于一個群組(bank)，故僅具有一線RAS線，而系統(tǒng)存儲器22通常都有幾個群組，且會隨著使用者的擴充而增加，如是外圍裝置23的RAS0根本不曉得要接到那個群組，否則就必須限定存儲器插在固定的群組上，不僅喪失使用的彈性，就使用者操作時至為不便，因此，請參照圖12，僅示外圍裝置23以RAS0及于主邏輯芯片組21的RAS_IN端為例，經(jīng)由主邏輯芯片組21自動將其切換適當?shù)南到y(tǒng)存儲器22群組上，系屬“可編程”以增加系統(tǒng)應用的彈性。
綜上所述，本發(fā)明的共用系統(tǒng)存儲器可擴充式仲載裝置，利用外圍裝置和主邏輯芯片組間仲載總線的設置，獲致外圍裝置能共用系統(tǒng)存儲器的目的，而根據(jù)本發(fā)明的仲載結(jié)構(gòu)，僅須以兩個或三個仲載交握信號設置于外圍裝置和主邏輯芯片組之間，由主邏輯芯片組仲載外圍裝置對系統(tǒng)存儲器的控制權(quán)。再者，本發(fā)明亦可根據(jù)同一外圍裝置對系統(tǒng)存儲器存取有緩急不同的處理需求時，區(qū)分出一般優(yōu)先權(quán)和高優(yōu)先權(quán)的處理順序，令主邏輯芯片組能做緩急不同的回應，藉以提高系統(tǒng)效率。另外，當主邏輯芯片組急需系統(tǒng)存儲器的控制權(quán)時，本發(fā)明亦具有先取的功能，令外圍裝置的控制權(quán)先行讓開，不致令系統(tǒng)耗費于等待的時間過久。另外，本發(fā)明的結(jié)構(gòu)提出一條高速的路徑，使得熟知由中央處理單元至外圍裝置所屬區(qū)域存儲器間，僅需經(jīng)由主總線、主邏輯芯片組及存儲器總線行之，以縮短其間傳輸所耗費的時間。最后，根據(jù)本發(fā)明的外圍裝置分別以RAS信號，經(jīng)集極斷路的方式耦接成一RAS_IN信號及于主邏輯芯片組上，如是可自動切換外圍裝置所需的存儲器對應至適當?shù)南到y(tǒng)存儲器群組內(nèi)。
雖然本發(fā)明已以若干較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟知此項技術(shù)者，在不脫離本發(fā)明的構(gòu)思和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視本發(fā)明的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種共用系統(tǒng)存儲器的可擴充式仲載裝置，包括一存儲器總線；一系統(tǒng)存儲器，耦接于該存儲器總線上；一主邏輯芯片組，耦接于該存儲器總線上，經(jīng)由該存儲器總線與該系統(tǒng)存儲器做數(shù)據(jù)交換；復數(shù)外圍裝置，耦接至該存儲器總線，經(jīng)由該存儲器總線分別與該系統(tǒng)存儲器做數(shù)據(jù)交換；每一該外圍裝置與該主邏輯芯片組間以一第一請求信號、一第二請求信號和一獲允信號互為耦接，其中，該等第一和第二請求信號是由該外圍裝置及于該主邏輯芯片組，要求使用該系統(tǒng)存儲器的信號，而該獲允信號是由該主邏輯芯片組及于該外圍裝置，允許該外圍裝置使用該系統(tǒng)存儲器的信號；當該外圍裝置致能該第一請求信號，要求使用該系統(tǒng)存儲器時，則該主邏輯芯片組于一第一時間間隔內(nèi)致能該荻允信號，告知該外圍裝置可使用該系統(tǒng)存儲器；當該外圍裝置致能該第二請求信號，要求使用該系統(tǒng)存儲器時，則該主邏輯芯片組于一第二時間間隔內(nèi)致能該獲允信號，告知該外圍裝置可使用該系統(tǒng)存儲器；而該第二時間間隔系小于該第一時間間隔；以及，當該主邏輯芯片組須使用該系統(tǒng)存儲器時，則該主邏輯芯片組將該荻允信號禁能，而業(yè)經(jīng)致能的該等第一和第二請求信號中之一者，須于一第三時間間隔內(nèi)禁能。
2.按照權(quán)利要求1所述的共用系統(tǒng)存儲器的可擴充式仲載裝置，其中，每一該外圍裝置以一行地址選通RAS信號，藉由集極斷路的方式互為耦接成一輸入信號及于該主邏輯芯片組。
3.根據(jù)權(quán)利要求1所述的共用系統(tǒng)存儲器的可擴充式仲載裝置，其中，該等第一和第二請求信號，是用以區(qū)分出該外圍裝置內(nèi)一般優(yōu)先權(quán)和高優(yōu)先權(quán)的處理。
4.根據(jù)權(quán)利要求1所述的共用系統(tǒng)存儲器的可擴充式仲載裝置，其中，若該外圍裝置僅須具有該一般優(yōu)先權(quán)和該高優(yōu)先權(quán)中之一者的處理時，則可藉由一電路分別令該第二請求信號和該第一請求信號中之一者保持禁能的狀態(tài)。
5.一種共用系統(tǒng)存儲器的可擴充式仲載裝置，包括一存儲器總線；一系統(tǒng)存儲器，耦接于該存儲器總線上；一主邏輯芯片組，耦接于該存儲器總線上，經(jīng)由該存儲器總線與該系統(tǒng)存儲器做數(shù)據(jù)交換；復數(shù)外圍裝置，耦接至該存儲器總線，經(jīng)由該存儲器總線分別與該系統(tǒng)存儲器做數(shù)據(jù)交換；每一該外圍裝置與該主邏輯芯片組間以一請求信號和一獲允信號互為耦接，其中，該請求信號是由該外圍裝置及于該主邏輯芯片組，要求使用該系統(tǒng)存儲器的請求信號，而該獲允信號是由該主邏輯芯片組及于該外圍裝置，允許該外圍裝置使用該系統(tǒng)存儲器的認可信號；當該外圍裝置致能該請求信號，要求使用該系統(tǒng)存儲器時，則該主邏輯芯片組于一第一時間間隔內(nèi)致能該獲允信號，告知該外圍裝置可使用該系統(tǒng)存儲器；當該外圍裝置選通觸發(fā)該請求信號后，要求使用該系統(tǒng)存儲器時，則該主邏輯芯片組于一第二時間間隔內(nèi)致能該獲允信號，告知該外圍裝置可使用該系統(tǒng)存儲器；而該第二時間間隔小于該第一時間間隔；以及，當該主邏輯芯片組須使用該系統(tǒng)存儲器時，則該主邏輯芯片組將該獲允信號禁能，而業(yè)經(jīng)致能的該請求信號須于一第三時間間隔內(nèi)禁能。
6.根據(jù)權(quán)利要求5所述的共用系統(tǒng)存儲器的可擴充式仲載裝置，其中，每一該外圍裝置以一行地址選通信號，藉由集極斷路的方式互為耦接成一輸入信號及于該主邏輯芯片組。
7.根據(jù)權(quán)利要求5所述的共用系統(tǒng)存儲器的可擴充式仲載裝置，其中，是藉由該請求信號選通觸發(fā)之與否，區(qū)分出該外圍裝置內(nèi)高優(yōu)先權(quán)和一般優(yōu)先權(quán)的處理。
全文摘要
一種共用系統(tǒng)存儲器的可擴充式仲載裝置，利用外圍裝置和主邏輯芯片組間仲載總線的設置，使外圍裝置共用系統(tǒng)存儲器，其以兩或三個仲載交握信號設置于外圍裝置和主邏輯芯片組之間，由主邏輯芯片組仲載外圍裝置對系統(tǒng)存儲器的控制權(quán)。再者，本發(fā)明亦具有先占的功能，令外圍裝置的控制權(quán)在某規(guī)定時間內(nèi)先行讓開。最后，該外圍裝置分別以RAS信號，經(jīng)集極斷路的方式耦接成一RAS-IN及于主邏輯芯片組上。
文檔編號G06F13/14GK1146578SQ9511720
公開日1997年4月2日 申請日期1995年9月28日 優(yōu)先權(quán)日1995年9月28日
發(fā)明者顏志展 申請人:聯(lián)華電子股份有限公司