專利名稱:用于執(zhí)行平方根操作的電路的制作方法
本發(fā)明一般涉及一種用于執(zhí)行數(shù)學(xué)計(jì)算的電路，特別是涉及用于執(zhí)行平方根操作的電路。
在一個(gè)可獲得定焦圖像的超聲相位陣列扇形掃描裝置中處理電子信號(hào)時(shí)，需要計(jì)算在一特定的聚焦深度和射束角度下接收反射的超聲波時(shí)振子元素間的時(shí)間延遲差。描述總時(shí)間延遲的通用方程式需要獲得一個(gè)射束角度，聚焦深度和陣列中的振子的函數(shù)的平方根。
許多已知的用來(lái)執(zhí)行平方根操作的技術(shù)在本應(yīng)用中并不適宜，這是由于執(zhí)行計(jì)算的時(shí)間要求的原故。例如，需要許多次乘法和加法運(yùn)算步驟的高級(jí)語(yǔ)言的計(jì)算是太慢了。另一個(gè)可選擇的方法是利用一個(gè)軟件表來(lái)計(jì)算，但這個(gè)表需要占有很多字節(jié)，并由于每個(gè)頻率，深度，和振子結(jié)構(gòu)需要大約56，000個(gè)字節(jié)，因此這種方法不能成為通用的。這樣，對(duì)于具有11個(gè)聚焦深度，3個(gè)頻率的僅僅二個(gè)振子陣列來(lái)說(shuō)就需要大約3.7兆字節(jié)(Megabytes)的存儲(chǔ)量。另外，軟件表的使用不能容易地許允任意聚焦深度，不如用測(cè)距選通脈沖響應(yīng)多普勒系統(tǒng)理想。
用來(lái)直接執(zhí)行平方根計(jì)算的硬件集成電路是非常有限的，并且速度最快的產(chǎn)品(Intel 8087)大約需要36毫秒的時(shí)間來(lái)調(diào)整浮點(diǎn)。而且，需浮點(diǎn)數(shù)的使用會(huì)使其它需要的計(jì)算減慢。
另一種方法包括使用一個(gè)軟件算法，其中第一個(gè)猜測(cè)是通過(guò)表查找法實(shí)現(xiàn)的?？墒?，這種技術(shù)需要除法，加法，乘法操作來(lái)計(jì)數(shù)平方根，并且該過(guò)程比要求的耗時(shí)要多，另外，可以用一個(gè)基于泰勒序列展開(kāi)的公用多項(xiàng)式來(lái)近似算出平方根。近似法的精度取決于所用的項(xiàng)的數(shù)目，并且它比扇形掃描應(yīng)用所要求的時(shí)耗要多。
在1984年8月23日的EDN第167頁(yè)至174上的楊氏的一篇題為“用于平方根的門陣列滿足軍隊(duì)系統(tǒng)的需要”文章中，通過(guò)將輸入數(shù)作為一系列部分余項(xiàng)(每一個(gè)作用于前一個(gè)余項(xiàng))來(lái)導(dǎo)出平方根。該門陣列電路脈動(dòng)計(jì)算而得到最終結(jié)果。當(dāng)電路快速執(zhí)行平方根操作時(shí)，該電路會(huì)變得很復(fù)雜并且需要相當(dāng)大的能量。
提供一個(gè)根據(jù)本發(fā)明的電路，該電路在和超聲波扇形掃描應(yīng)用相適應(yīng)的時(shí)間內(nèi)執(zhí)行平方根操作，并且不需要相當(dāng)大的大能量。例如，一個(gè)波長(zhǎng)要求的1/32在7.5兆赫茲頻率下意味著1/156毫米的分辨率。它需要8位精度(1/256)。對(duì)于從1毫米到小于250毫米之間的聚焦深度，也可以用8位(小于1/256)得到其整數(shù)部分。根據(jù)本發(fā)明設(shè)計(jì)的具有16位精度的求平方根的電路，在位8和位9之間假設(shè)有一小數(shù)點(diǎn)，意味著輸入數(shù)具有32位精度。
本發(fā)明的電路是基于一個(gè)用來(lái)計(jì)算一個(gè)普通寫法的數(shù)的平方根的簡(jiǎn)單算法。首先，輸入數(shù)按小數(shù)點(diǎn)左邊和右邊被劃分成許多數(shù)字對(duì)。在小數(shù)點(diǎn)后面為每個(gè)要求一定精度的數(shù)字加上零數(shù)字對(duì)。其次，跳過(guò)最高有效的零數(shù)字對(duì)到第一個(gè)不為零的數(shù)字對(duì)。因此，第一個(gè)答案位是一個(gè)1。通過(guò)從該數(shù)字對(duì)中減去一個(gè)1，乘上4，并再加上下一個(gè)最高有效數(shù)字對(duì)來(lái)得到一個(gè)余量。對(duì)一系列位對(duì)用定義試除數(shù)和確定余量值來(lái)重復(fù)執(zhí)行該過(guò)程。更有利地，可將由該電路執(zhí)行的算法規(guī)定成在一個(gè)回路內(nèi)安排許多操作。
通過(guò)下列詳細(xì)描述和附上的權(quán)利要求
以及附圖本發(fā)明及其目的和特征會(huì)變得更明顯，其中。
圖1，是一個(gè)普通寫法的十進(jìn)制的平方根的計(jì)算。
圖2，是一個(gè)普通寫法的二進(jìn)制的平方根的計(jì)算。
圖3，是用于執(zhí)行平方根操作的本發(fā)明電路的功能方塊圖。
圖4，是一個(gè)圖3中電路的一個(gè)實(shí)施例的電路原理圖。
現(xiàn)在參照附圖，圖1示出了使用一個(gè)本發(fā)明使用的簡(jiǎn)單算法來(lái)求一個(gè)數(shù)例如128的十進(jìn)制的平方根的步驟，這些執(zhí)行算法的步驟描述如下a.將輸入數(shù)在小數(shù)點(diǎn)的左邊和右邊劃分成許多數(shù)字對(duì)，將0對(duì)加到小數(shù)部分直到十進(jìn)制的小數(shù)是右邊的數(shù)字對(duì)的總數(shù)等于所要的精度為止。
b.找出最高有效數(shù)字對(duì)中的最大平方根。這個(gè)數(shù)就是答案的第一個(gè)(最高有效的)數(shù)字。
c.通過(guò)從這個(gè)數(shù)字對(duì)中減去該數(shù)字的平方，將其結(jié)果乘上100，再加上下一個(gè)最高有效數(shù)字對(duì)(第3行)產(chǎn)生一個(gè)余量。
d.構(gòu)成一試除數(shù)＝(答案×20)+數(shù)字，其中該數(shù)字是這樣的使得試除數(shù)×該數(shù)字小于或等于余量(第3行)e.從余量上減去試除數(shù)×數(shù)字(第4行)，將結(jié)果乘上100，再加上下一個(gè)數(shù)字對(duì)(第5行)來(lái)形成一新的余量。這樣，余量＝(余量-試除去×數(shù)字)×100+數(shù)字對(duì)。
f.答案的下一個(gè)數(shù)字是在步驟d中所取的數(shù)字。這樣，答案＝(答案×10)+數(shù)字g.重復(fù)步驟d到步驟f，直到獲得足夠的數(shù)字。(第5行至第13行)同樣的算法適用于二進(jìn)制，其步驟似乎更為容易實(shí)現(xiàn)。參照?qǐng)D2，下面描述了一個(gè)整數(shù)的二進(jìn)制的平方根。
a.將輸入數(shù)字在小數(shù)點(diǎn)的左邊和右邊分成許多數(shù)字對(duì)。對(duì)每一個(gè)要求一定精度的數(shù)字在其小數(shù)點(diǎn)后面加上一些零數(shù)字對(duì)。
b.第一個(gè)數(shù)字對(duì)不是零(這里跳過(guò)最高有效的零數(shù)字對(duì))，則第一個(gè)答案是1。(在二進(jìn)制數(shù)字對(duì)中最大的平方根只能是0或1)。
c.通過(guò)從該數(shù)字對(duì)中減去1(答案)，乘上4(100)再加上下一個(gè)最高有效的數(shù)字對(duì)(第3行)來(lái)形成一個(gè)余量。
d.通過(guò)將答案乘4加1來(lái)構(gòu)成一個(gè)試除數(shù)(第3行)e.如果余量小于試除數(shù)，則下一個(gè)答案位是0，否則答案位是1。如果答案位是0，則取一個(gè)新的余量＝余量×4+下一個(gè)數(shù)字對(duì)，否則該余量＝(余量-試除數(shù))×4+下一個(gè)數(shù)字對(duì)。新答案＝答案×2+答案位。(第4行和第6行)f.重復(fù)步驟d和e，直到獲得所有想要的答案數(shù)字。(第6行至14)上述結(jié)合附圖2描述的算法可以被重新陳述如下使其能在一個(gè)循環(huán)內(nèi)作更多的操作。
讓 R＝余量，A＝答案的最高有效位，A0＝答案的最低有效位，T＝試除數(shù)，RI＝送給減數(shù)的余量count＝循環(huán)計(jì)數(shù)Q＝輸入數(shù)賦值 A＝0，R＝0，count＝0并且選擇Q的最高有效的兩位Loop(循環(huán))RI＝R×4+Q的2位T＝A×4+1if(如果)RI＞＝T then(則)R＝RI-TA0＝1else(否則)R＝RIA0＝0end ifif count＝15 then stop 答案＝A×2+A0count＝count+1選擇下一個(gè)Q的最高有效的2位A＝A×2+A0go to loop1重復(fù)操作直至所有對(duì)都作完。
圖3示出了根據(jù)本發(fā)明用來(lái)實(shí)現(xiàn)上述算法的電路。數(shù)據(jù)被寫入32位數(shù)據(jù)寄存器20中。在寫入時(shí)，一個(gè)清除電路被清除來(lái)產(chǎn)生Rseet信號(hào)使得平方根電路的每一個(gè)部分都初始化。4位狀態(tài)計(jì)數(shù)器22被置“0”，答案移位寄存器24被清除，和通過(guò)使18位減法器28的輸出為零，并允許余量鎖存器獲得零值來(lái)使得余量鎖存器26清零，當(dāng)減法器被清零時(shí)，Sign信號(hào)也是0，用來(lái)選擇減法器的內(nèi)容輸入到余量鎖存器。
該電路的數(shù)據(jù)寄存器部分選擇出將被加到余量上的輸入數(shù)據(jù)(上述算法中的Q)的2位。根據(jù)狀態(tài)計(jì)數(shù)器，自最高有效位對(duì)(位32和位31)開(kāi)始，從16對(duì)位中選擇出一對(duì)。狀態(tài)計(jì)數(shù)器設(shè)置一個(gè)用來(lái)門控一電路時(shí)鐘Clock的終點(diǎn)計(jì)數(shù)值。該時(shí)鐘GCLK選通答案移位寄存器和余量鎖存器直到達(dá)到最終狀態(tài)。
18位減法器的A輸入包括Q的兩個(gè)數(shù)據(jù)位和最新的余量16位，后者是從余量鎖存器輸出的。注意用余量的16位作為18位輸入的高位，實(shí)際上就是將余量剩以4再加上Q的2位，結(jié)果得到上述算法中的RI的值。
減法器的B輸入包括最新的答案(即在答案寄存器中的答案被向上移動(dòng)2位，以達(dá)到剩4的效果)，被加上一個(gè)低兩位的等于1的常數(shù)。這樣B輸入就是上述算法的T的值。
RI-T的減的結(jié)果可能是正的也可能是負(fù)的。如果結(jié)果是正，則判定RI＞＝T為真(因?yàn)镽I-T＝0)，符號(hào)Sign位為0，選擇減法器輸出作為余量鎖存器的輸入，并且將A0位置1。如果結(jié)果為負(fù)，則符號(hào)Sign為1，A0將被置0。該余量鎖存器將選擇輸入RI的最低有效16位。
在下一個(gè)GCLK時(shí)，余量鎖存器將被更新為新余量，答案移位寄存器使舊答案向高位移動(dòng)一位，并移入A0位。答案移位寄存器的輸出變成下一個(gè)答案的最高有效位，其新答案等于A0加上答案移位寄存器內(nèi)容的2倍。
當(dāng)狀態(tài)計(jì)數(shù)器到達(dá)了終點(diǎn)計(jì)數(shù)值時(shí)，在30的Ready(準(zhǔn)備好)信號(hào)在一個(gè)時(shí)鐘后為真。此延遲使得電路在輸出緩沖器32的輸出提供一有效的平方根之前，來(lái)決定答案的最終位。
圖4是用來(lái)實(shí)現(xiàn)圖3的功能方塊圖的一電路的原理圖。輸入數(shù)據(jù)寄存器在U165中，它是一個(gè)多路輸入/多路輸出的4個(gè)8位寄存器。有兩條選擇線來(lái)選擇四個(gè)寄存器中的一個(gè)。U166用另外兩條線來(lái)從U165中選擇四個(gè)偶數(shù)位中的一位和四個(gè)中奇數(shù)位中的一位來(lái)形成上述Q的選擇的位對(duì)。計(jì)數(shù)器U167作為狀態(tài)計(jì)數(shù)器，該計(jì)數(shù)器計(jì)數(shù)始于0，并計(jì)數(shù)到15結(jié)束。U138的一個(gè)門用來(lái)選通時(shí)鐘(CK)來(lái)形成GCLK(GATED-CK)時(shí)鐘，該GCLK時(shí)鐘在U167的終點(diǎn)計(jì)數(shù)為低時(shí)有效，在終點(diǎn)計(jì)數(shù)為高時(shí)關(guān)閉。
U142的觸發(fā)器形成清除(Reset)控制。在任何一個(gè)向U165的寫入操作期間，這些觸發(fā)器都被清0，使得Reset輸出為0。在第4個(gè)寫入U(xiǎn)165之后，第二個(gè)時(shí)鐘到來(lái)時(shí)，Reset將變成1。這就確保了清除周期至少要一時(shí)鐘周期，因此確保減法器被清零的時(shí)間足夠長(zhǎng)，使得在第二時(shí)鐘時(shí)刻余量鎖存器的輸入是有效的。
計(jì)數(shù)器U46通過(guò)用一些小的整數(shù)來(lái)對(duì)40MHz頻率分頻提供時(shí)鐘CK。通常的除數(shù)是5，提供一個(gè)125毫微秒時(shí)鐘周期。計(jì)數(shù)器被裝入一計(jì)數(shù)12，并計(jì)數(shù)到13，14，15，0。該0的計(jì)數(shù)導(dǎo)致重新裝入一個(gè)計(jì)數(shù)12，這樣就提供了5個(gè)狀態(tài)。Qb輸出用來(lái)提供一個(gè)具有兩個(gè)高和三個(gè)低的時(shí)鐘周期來(lái)確保最小時(shí)鐘周期寬度大于在平方根電路中的各種元件的需要時(shí)間。
減法器包括5個(gè)元件U141，U168，U197，U196和U226，這些算術(shù)邏輯單元(ALU)構(gòu)成具有脈動(dòng)進(jìn)/借位的減法器。這種方法比使用先行進(jìn)位的方法要稍慢一些，但是要節(jié)省1至2個(gè)附加的集成電路。雖然可以使用兩個(gè)74LS182s或一個(gè)72LS882集成電路，它們可減操作時(shí)間，使得電路能在10MHz的頻率下操作(100毫微秒同期)，但是在本應(yīng)用中上述很小的節(jié)省好象并不使得其它的附加裝置成為必要。該算術(shù)邏輯單元ALU具有16個(gè)操作模式，我們使用其中兩個(gè)。一個(gè)模式是將輸出清零，一模式是置輸出為A和B輸入的差。U226只提供減法結(jié)果的符號(hào)。
余量鎖存器包括U170，U169，U199和U198。這些元件都是4位的2-1多路輸入鎖存器。當(dāng)選擇輸入為低電平時(shí)算術(shù)邏輯單元ALU輸出給該鎖存器。
答案移位寄存器是U195和U194。符號(hào)Sign的反相被串行輸入給U195，該元件第8個(gè)輸出位串行輸入給U194，U195和U194這兩個(gè)元件一起提供一個(gè)16位的具有并行輸出功能的串行移位寄存器。
U193和U192提供給輸出緩沖器答案。它們?cè)跀?shù)據(jù)讀出期間被激勵(lì)。準(zhǔn)備好Ready輸出信號(hào)從U140發(fā)生。該觸發(fā)器將U167的終點(diǎn)計(jì)數(shù)延遲一個(gè)時(shí)鐘周期。輸出沒(méi)有準(zhǔn)備好(RDY＊)用來(lái)延遲數(shù)據(jù)讀出結(jié)束直至平方根電路確實(shí)完成了最后一位的確定。
完成平方根的確定需要大約18時(shí)鐘周期。一個(gè)到兩個(gè)周期用于清除，和16個(gè)周期用來(lái)求解答案的每一位的值。在8MHz的頻率下，在不計(jì)讀寫數(shù)據(jù)時(shí)間的情況下，求解一個(gè)平方根所需要的時(shí)間大約是2.3毫秒。在一個(gè)扇形掃描應(yīng)用中，寫和讀的時(shí)間最少是4.4毫秒。算法的值可以寫入來(lái)交叉運(yùn)算，使得在計(jì)算平方根所需的時(shí)間期間，處理器可忙于完成以前的計(jì)算。利用這種技術(shù)，由于完成了其它足夠的計(jì)算而占據(jù)了一定時(shí)間，所以很明顯造成了用于平方根的時(shí)間延遲。這樣，對(duì)于用匯編碼編寫的程序而言，完整的等式求值每個(gè)值需要平均大約26毫秒。
上面已經(jīng)描述了一個(gè)基于具體數(shù)字元件的電路，它為用于例如相位陣列扇形掃描器及時(shí)地計(jì)算出一些數(shù)的平方根。本發(fā)明通過(guò)參照特定的電路得以描述，但這些描述是用作說(shuō)明本發(fā)明，不是構(gòu)成對(duì)本發(fā)明限制。例如RI和T的差可以通過(guò)下列方法來(lái)計(jì)算RI-T＝RI+(T/+1)，其中T/＝T的二進(jìn)制反碼但 T＝4×A+1 所以RI-T＝RI-4×A-1＝RI+(4×A)/+1-1＝RI+(4×A)/其中(4×A)/是答案的高位的二進(jìn)制的反碼，這樣如果答案移位寄存器的輸出被反相，則可用加法器代替加法器來(lái)實(shí)現(xiàn)上述差值計(jì)算。因此，對(duì)于那些本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)在不超出如所附上的權(quán)利要求
中所限制的本發(fā)明范圍的情況下本發(fā)明可以有許多修改和應(yīng)用。
權(quán)利要求
1.用于執(zhí)行平方根操作的電路包括用于存入一輸入數(shù)的數(shù)據(jù)寄存器；一狀態(tài)計(jì)數(shù)器；一具有一輸入端和一輸出端的答案移位寄存器；一回路包括一個(gè)具有兩個(gè)輸入端和一個(gè)輸出端的減法器，一個(gè)和上述減法器的輸出端及其一個(gè)輸入端相連的鎖存器，將上述減法器輸出和上述答案移位寄存器的輸入連接的裝置，將上述答案移位寄存器的輸出和上述減法器的另一輸入端連接的裝置；將上述數(shù)據(jù)寄存器中存儲(chǔ)的數(shù)據(jù)位對(duì)和上述一個(gè)減法器輸入端相連的裝置，上述數(shù)據(jù)位對(duì)被選擇來(lái)響應(yīng)上述狀態(tài)計(jì)數(shù)器，并和上述鎖存器來(lái)的數(shù)據(jù)并置一起作為減法器的一個(gè)輸入，減法器從該輸入中減去答案移位寄存器中來(lái)的數(shù)據(jù)；當(dāng)并置的數(shù)據(jù)等于或大于從答案移位寄存器中來(lái)的數(shù)據(jù)時(shí)上述鎖存器接收上述減法器的輸出和答案移位寄存器接收一個(gè)“1”位，當(dāng)上述并置的數(shù)據(jù)小于從答案移位寄存器中來(lái)的數(shù)據(jù)時(shí)上述鎖存器接收并置的數(shù)據(jù)和上述答案移位寄存器接收一個(gè)“0”，上述回路對(duì)數(shù)據(jù)進(jìn)行操作直到上述狀態(tài)計(jì)數(shù)器到達(dá)終點(diǎn)計(jì)數(shù)值為止。
2.根據(jù)權(quán)利要求
1的電路，其中從答案移位寄存器來(lái)的數(shù)據(jù)在用作減法器的輸入之前被停止移動(dòng)兩位。
3.根據(jù)權(quán)利要求
1的電路，其中從數(shù)據(jù)寄存器中來(lái)的數(shù)據(jù)對(duì)被并置作為最低有效位。
4.根據(jù)權(quán)利要求
1的電路進(jìn)一步包括一連接的輸出緩沖器來(lái)在上述狀態(tài)計(jì)數(shù)器到達(dá)終點(diǎn)計(jì)數(shù)值時(shí)接收從答案移位器來(lái)的數(shù)據(jù)作一平方根。
專利摘要
用于計(jì)算一個(gè)數(shù)的平方根的電路，其中輸入數(shù)按小數(shù)點(diǎn)的左邊和右邊被分成數(shù)字對(duì)。為每個(gè)想要一定精度的數(shù)在其小數(shù)的后面加入一些零數(shù)字對(duì)。跳過(guò)最高有效的零數(shù)字對(duì)，直到第一個(gè)不為零的數(shù)字對(duì)，因此第一個(gè)答案位是1。通過(guò)從該數(shù)字對(duì)中減去1，剩上4，再加上下一個(gè)最高有效數(shù)字對(duì)來(lái)形成一個(gè)余量。通過(guò)定義試除數(shù)和確定余量值對(duì)一系列數(shù)字對(duì)重復(fù)執(zhí)行上述過(guò)程。
文檔編號(hào)G06F7/493GK86107497SQ86107497
公開(kāi)日1987年5月27日 申請(qǐng)日期1986年10月27日
發(fā)明者帕特里克·李·薩克利夫 申請(qǐng)人:通用電氣公司導(dǎo)出引文BiBTeX, EndNote, RefMan