本申請(qǐng)涉及存儲(chǔ)器防護(hù)，尤其是涉及一種存儲(chǔ)器的掃描防護(hù)方法、系統(tǒng)及裝置。

背景技術(shù)：

1、隨著數(shù)字經(jīng)濟(jì)的快速發(fā)展，現(xiàn)代電子信息系統(tǒng)的安全問(wèn)題越發(fā)突出，芯片作為其底層核心，一直發(fā)揮著不可替代的作用。因此，在一些特定領(lǐng)域，如金融ic卡、汽車(chē)芯片、系統(tǒng)等，相關(guān)芯片都承受著巨大的潛在攻擊風(fēng)險(xiǎn)。存儲(chǔ)器作為芯片程序、關(guān)鍵信息的載體，其安全設(shè)計(jì)是芯片安全的重要組成部分，目前常見(jiàn)設(shè)計(jì)通常是提高其加密算法復(fù)雜度來(lái)增大安全性，但這種方法是有限的、被動(dòng)的。

2、在芯片的生命周期中，其設(shè)計(jì)、制造、應(yīng)用需要多個(gè)第三方實(shí)體參與，如第三方設(shè)計(jì)工具、設(shè)計(jì)廠商的協(xié)助可能會(huì)帶來(lái)一些不可預(yù)知的風(fēng)險(xiǎn)，如第三方ip核、代工廠可能帶來(lái)硬件木馬的植入，甚至是芯片應(yīng)用者破譯了燒錄接口，通過(guò)植入的、外接的惡意電路對(duì)芯片內(nèi)部存儲(chǔ)器進(jìn)行掃描，獲取其完整程序，從而進(jìn)行反編譯，分析芯片功能或其他重要信息。因此，需要對(duì)存儲(chǔ)器主動(dòng)進(jìn)行攻擊檢測(cè)及其防護(hù)。

3、目前芯片主要包括高度可控電路和通用電路，二者均可對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作。高度可控電路為自主設(shè)計(jì)模塊，存在惡意電路的可能性較??；但通用模塊若為標(biāo)準(zhǔn)模塊，攻擊者的攻擊手段是多樣的且具有可行性的，比如通過(guò)多次模擬測(cè)試、攻擊，經(jīng)過(guò)統(tǒng)計(jì)、分析，甚至是逆向工程的協(xié)助來(lái)破譯通信、燒錄協(xié)議，從而對(duì)存儲(chǔ)器進(jìn)行掃描，若為其他第三方設(shè)計(jì)模塊，由于不公開(kāi)內(nèi)部細(xì)節(jié)，使用方不能確定其是否包含不安全電路，故存儲(chǔ)器的安全性也得不到保障，上述問(wèn)題有待解決。

技術(shù)實(shí)現(xiàn)思路

1、為了減少惡意電路對(duì)存儲(chǔ)器電路的干擾，提升存儲(chǔ)器電路的安全性，本申請(qǐng)?zhí)峁┮环N存儲(chǔ)器的掃描防護(hù)方法、系統(tǒng)及裝置，采用如下技術(shù)方案：

2、第一方面，本申請(qǐng)?zhí)峁┮环N存儲(chǔ)器的掃描防護(hù)方法，包括：

3、響應(yīng)于存儲(chǔ)模塊的掃描操作，保存相鄰若干的地址信息；

4、兩兩所述相鄰若干的地址信息進(jìn)行差值計(jì)算，得出差值信息；

5、判斷相鄰的若干個(gè)的所述差值信息是否一致，得到輸出邏輯信息，其中，若一致，輸出第一邏輯信息，若不一致，輸出第二邏輯信息；

6、基于所述第一邏輯信息和所述第二邏輯信息進(jìn)行結(jié)果的加一或歸零，得到掃描規(guī)律信息；

7、將掃描規(guī)律信息和預(yù)設(shè)所述存儲(chǔ)器的最大線性讀取次數(shù)進(jìn)行比對(duì)，得出比對(duì)結(jié)果，根據(jù)比對(duì)結(jié)果判斷是否觸發(fā)保護(hù)機(jī)制的攻擊標(biāo)志指令。

8、優(yōu)選的，在獲取攻擊標(biāo)志指令的情況下，得到復(fù)位信息，根據(jù)復(fù)位信息對(duì)偽隨機(jī)數(shù)生成器執(zhí)行復(fù)位操作，且在獲取攻擊標(biāo)志指令的情況下，根據(jù)偽隨機(jī)生成器生成得到偽序列信息，根據(jù)偽序列信息執(zhí)行反饋操作。

9、優(yōu)選的，在獲取攻擊標(biāo)志指令的情況下，將攻擊標(biāo)志指令的計(jì)數(shù)值和預(yù)設(shè)的攻擊最大值進(jìn)行比對(duì)，得到攻擊結(jié)果，根據(jù)攻擊結(jié)果判斷是否執(zhí)行數(shù)據(jù)銷(xiāo)毀操作。

10、第二方面，本申請(qǐng)?zhí)峁┮环N存儲(chǔ)器的掃描防護(hù)系統(tǒng)，包括處理器模塊、讀寫(xiě)控制模塊、加密模塊、存儲(chǔ)模塊、解密模塊和若干個(gè)通用模塊，還包括檢測(cè)模塊和保護(hù)模塊，檢測(cè)模塊包括：地址寄存器子模塊，用于響應(yīng)于存儲(chǔ)模塊的掃描操作，保存相鄰若干的地址信息；

11、計(jì)算子模塊，用于兩兩所述相鄰若干的地址信息進(jìn)行差值計(jì)算，得出差值信息；

12、第一比較子模塊，用于判斷相鄰的若干個(gè)的所述差值信息是否一致，得到輸出邏輯信息，其中，若一致，輸出第一邏輯信息，若不一致，輸出第二邏輯信息；

13、計(jì)數(shù)寄存子模塊，用于基于所述第一邏輯信息和所述第二邏輯信息進(jìn)行結(jié)果的加一或歸零，得到掃描規(guī)律信息；

14、最大值寄存子模塊，用于存儲(chǔ)最大線性讀取次數(shù)；

15、第二比較子模塊，用于將掃描規(guī)律信息和預(yù)設(shè)所述存儲(chǔ)器的最大線性讀取次數(shù)進(jìn)行比對(duì)，得出比對(duì)結(jié)果，根據(jù)比對(duì)結(jié)果判斷是否觸發(fā)保護(hù)機(jī)制的攻擊標(biāo)志指令；

16、保護(hù)模塊，用于獲取攻擊標(biāo)志指令，根據(jù)攻擊標(biāo)志指令進(jìn)行虛假反饋操作和數(shù)據(jù)銷(xiāo)毀操作。

17、優(yōu)選的，所述地址寄存器子模塊包括三個(gè)地址寄存器，分別用于寄存第一地址信息、第二地址信息和第三地址信息，所述計(jì)算子模塊包括兩個(gè)減法器，其中一個(gè)減法器用于對(duì)第一地址信息和第二地址信息進(jìn)行計(jì)算，另外一個(gè)減法器用于對(duì)第二地址信息和第三地址信息進(jìn)行計(jì)算，得到兩個(gè)作用于第一比較子模塊的差值信息。

18、優(yōu)選的，所述地址寄存器子模塊包括兩個(gè)地址寄存器，其中一個(gè)地址寄存器用于寄存第一時(shí)鐘周期的第一地址信息和第二地址信息，另外一個(gè)地址寄存器用于寄存第二時(shí)鐘周期的第二地址信息和第三地址信息，所述計(jì)算子模塊包括一個(gè)減法器和兩個(gè)差值寄存器，所述減法器用于分別對(duì)第一時(shí)鐘周期和第二時(shí)鐘周期的地址信息進(jìn)行計(jì)算，得到兩個(gè)作用于第一比較子模塊的差值信息分別存儲(chǔ)于差值寄存器。

19、優(yōu)選的，所述保護(hù)模塊包括：虛假反饋?zhàn)幽K，用于在獲取檢測(cè)模塊的攻擊標(biāo)志指令的情況下，得到復(fù)位信息，根據(jù)復(fù)位信息對(duì)偽隨機(jī)數(shù)生成器執(zhí)行復(fù)位操作，且在獲取檢測(cè)模塊的攻擊標(biāo)志指令的情況下，根據(jù)偽隨機(jī)生成器生成得到偽序列信息，根據(jù)偽序列信息執(zhí)行反饋操作。

20、優(yōu)選的，

21、所述保護(hù)模塊還包括：

22、數(shù)據(jù)銷(xiāo)毀子模塊，用于在獲取攻擊標(biāo)志指令的情況下，將攻擊標(biāo)志指令的計(jì)數(shù)值和預(yù)設(shè)的攻擊最大值進(jìn)行比對(duì)，得到攻擊結(jié)果，根據(jù)攻擊結(jié)果判斷是否執(zhí)行數(shù)據(jù)銷(xiāo)毀操作。

23、優(yōu)選的，所述地址信息包括密文地址信息或明文地址信息。

24、優(yōu)選的，所述第二比較子模塊在掃描規(guī)律信息大于或等于最大線性讀取次數(shù)的情況下，得到攻擊標(biāo)志指令。

25、第三方面，本申請(qǐng)?zhí)峁┮环N存儲(chǔ)器的掃描防護(hù)裝置，包括如前所述的存儲(chǔ)器的掃描防護(hù)系統(tǒng)。

26、綜上所述，與現(xiàn)有技術(shù)相比，本申請(qǐng)?zhí)峁┑募夹g(shù)方案帶來(lái)的有益效果至少包括：

27、本申請(qǐng)由處理器模塊、讀寫(xiě)控制模塊、加密模塊、存儲(chǔ)模塊、解密模塊和若干個(gè)通用模塊構(gòu)成存儲(chǔ)器電路系統(tǒng)，再通過(guò)檢測(cè)模塊連接于讀寫(xiě)控制模塊，獲取讀寫(xiě)控制模塊的地址信息，對(duì)地址信息進(jìn)行監(jiān)測(cè)，在地址跳轉(zhuǎn)符合掃描規(guī)律的情況下，得到攻擊標(biāo)志指令，將攻擊標(biāo)志指令發(fā)送至所連接的保護(hù)模塊，保護(hù)模塊檢測(cè)到攻擊標(biāo)志指令的情況下，執(zhí)行虛假反饋和數(shù)據(jù)銷(xiāo)毀操作，從而保護(hù)存儲(chǔ)器的程序或數(shù)據(jù)，減少惡意電路對(duì)存儲(chǔ)器電路的干擾，提升存儲(chǔ)器電路的安全性。

技術(shù)特征：

1.一種存儲(chǔ)器的掃描防護(hù)方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器的掃描防護(hù)方法，其特征在于，在獲取攻擊標(biāo)志指令的情況下，得到復(fù)位信息，根據(jù)復(fù)位信息對(duì)偽隨機(jī)數(shù)生成器執(zhí)行復(fù)位操作，且在獲取攻擊標(biāo)志指令的情況下，根據(jù)偽隨機(jī)生成器生成得到偽序列信息，根據(jù)偽序列信息執(zhí)行反饋操作。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器的掃描防護(hù)方法，其特征在于，在獲取攻擊標(biāo)志指令的情況下，將攻擊標(biāo)志指令的計(jì)數(shù)值和預(yù)設(shè)的攻擊最大值進(jìn)行比對(duì)，得到攻擊結(jié)果，根據(jù)攻擊結(jié)果判斷是否執(zhí)行數(shù)據(jù)銷(xiāo)毀操作。

4.一種存儲(chǔ)器的掃描防護(hù)系統(tǒng)，包括處理器模塊、讀寫(xiě)控制模塊、加密模塊、存儲(chǔ)模塊、解密模塊和若干個(gè)通用模塊，其特征在于，還包括檢測(cè)模塊和保護(hù)模塊，檢測(cè)模塊包括：

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器的掃描防護(hù)系統(tǒng)，其特征在于，所述地址寄存器子模塊包括三個(gè)地址寄存器，分別用于寄存第一地址信息、第二地址信息和第三地址信息，所述計(jì)算子模塊包括兩個(gè)減法器，其中一個(gè)減法器用于對(duì)第一地址信息和第二地址信息進(jìn)行計(jì)算，另外一個(gè)減法器用于對(duì)第二地址信息和第三地址信息進(jìn)行計(jì)算，得到兩個(gè)作用于第一比較子模塊的差值信息。

6.根據(jù)權(quán)利要求4所述的存儲(chǔ)器的掃描防護(hù)系統(tǒng)，其特征在于，所述地址寄存器子模塊包括兩個(gè)地址寄存器，其中一個(gè)地址寄存器用于寄存第一時(shí)鐘周期的第一地址信息和第二地址信息，另外一個(gè)地址寄存器用于寄存第二時(shí)鐘周期的第二地址信息和第三地址信息，所述計(jì)算子模塊包括一個(gè)減法器和兩個(gè)差值寄存器，所述減法器用于分別對(duì)第一時(shí)鐘周期和第二時(shí)鐘周期的地址信息進(jìn)行計(jì)算，得到兩個(gè)作用于第一比較子模塊的差值信息分別存儲(chǔ)于差值寄存器。

7.根據(jù)權(quán)利要求4所述的存儲(chǔ)器的掃描防護(hù)系統(tǒng)，其特征在于，所述保護(hù)模塊包括：

8.根據(jù)權(quán)利要求4所述的存儲(chǔ)器的掃描防護(hù)系統(tǒng)，其特征在于，所述保護(hù)模塊還包括：

9.根據(jù)權(quán)利要求4所述的存儲(chǔ)器的掃描防護(hù)系統(tǒng)，其特征在于，所述地址信息包括密文地址信息或明文地址信息。

10.一種存儲(chǔ)器的掃描防護(hù)裝置，其特征在于，包括權(quán)利要求4-9中任意一項(xiàng)的存儲(chǔ)器的掃描防護(hù)系統(tǒng)。

技術(shù)總結(jié)
本申請(qǐng)涉及存儲(chǔ)器防護(hù)技術(shù)領(lǐng)域，尤其是涉及一種存儲(chǔ)器的掃描防護(hù)方法、系統(tǒng)及裝置，包括響應(yīng)于存儲(chǔ)模塊的掃描操作，保存相鄰若干的地址信息；兩兩所述相鄰若干的地址信息進(jìn)行差值計(jì)算，得出差值信息；判斷相鄰的若干個(gè)的所述差值信息是否一致，得到輸出邏輯信息，其中，若一致，輸出第一邏輯信息，若不一致，輸出第二邏輯信息；基于所述第一邏輯信息和所述第二邏輯信息進(jìn)行結(jié)果的加一或歸零，得到掃描規(guī)律信息；將掃描規(guī)律信息和預(yù)設(shè)所述存儲(chǔ)器的最大線性讀取次數(shù)進(jìn)行比對(duì)，得出比對(duì)結(jié)果，根據(jù)比對(duì)結(jié)果判斷是否觸發(fā)保護(hù)機(jī)制的攻擊標(biāo)志指令，減少惡意電路對(duì)存儲(chǔ)器電路的干擾，提升存儲(chǔ)器電路的安全性。

技術(shù)研發(fā)人員：李欽
受保護(hù)的技術(shù)使用者：廣州眾諾微電子有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9