本發(fā)明涉及一種具有獨(dú)立權(quán)利要求1的特征的電路系統(tǒng)、一種具有獨(dú)立權(quán)利要求12的特征的方法、一種具有獨(dú)立權(quán)利要求14的特征的計(jì)算機(jī)程序產(chǎn)品以及一種具有獨(dú)立權(quán)利要求15的特征的非易失性的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、已知的雷達(dá)系統(tǒng)和為此使用的組件變得性能越來越強(qiáng)大。這首先可以歸因于雷達(dá)系統(tǒng)通常具有多個(gè)發(fā)射裝置、接收裝置和/或收發(fā)裝置，尤其是在接收期間生成數(shù)據(jù)。此外，已知使用所謂的角雷達(dá)系統(tǒng)，其在使用相對(duì)少量的發(fā)射和/或接收裝置、尤其是天線以及存儲(chǔ)器和/或計(jì)算能力進(jìn)行成像時(shí)具有良好的結(jié)果。但同時(shí)在制造、安裝和/或維護(hù)時(shí)的成本壓力變得越來越大。尤其是重量和/或安裝空間不應(yīng)過大。

2、為了滿足對(duì)更多性能（尤其是對(duì)作用范圍和/或角度測(cè)量能力）不斷增長(zhǎng)的要求，可以（或必須）顯著提高天線數(shù)量。這一方面可以涉及天線，但也可以涉及射頻鏈（hf-kette）中的后續(xù)數(shù)據(jù)處理。這可以借助現(xiàn)有的射頻模塊，例如mmic（單片微波集成電路）和/或μc/dsp（微控制器/數(shù)字信號(hào)控制器）或fpga（現(xiàn)場(chǎng)可編程門陣列）來實(shí)現(xiàn)。此外，市場(chǎng)上和開發(fā)中存在成本優(yōu)化的單片集成電路（ic）（或單邏輯模塊），在該單片集成電路中μc/dsp和射頻部分被集成在一個(gè)模塊中。

3、然而，這種單片集成電路或單邏輯模塊的存儲(chǔ)和/或計(jì)算能力通常不足以用于存儲(chǔ)和/或計(jì)算所有必要的數(shù)據(jù)，尤其是用于針對(duì)上述要求的實(shí)時(shí)計(jì)算，特別是在例如汽車的高性能領(lǐng)域中。

4、在此迄今為止尤其是分開地或外部地提供例如計(jì)算機(jī)或計(jì)算單元，以應(yīng)對(duì)高存儲(chǔ)和/或計(jì)算要求，并且優(yōu)選（完全）能實(shí)現(xiàn)計(jì)算和/或基本上實(shí)時(shí)的計(jì)算。

技術(shù)實(shí)現(xiàn)思路

1、因此，本發(fā)明的任務(wù)是至少部分地克服至少一個(gè)上述缺點(diǎn)。本發(fā)明的任務(wù)尤其是這樣使用可能存在的單邏輯模塊，使得能實(shí)現(xiàn)更簡(jiǎn)單、改進(jìn)、成本更低、模塊化、可擴(kuò)展和/或可更換的制造、安裝和/或維護(hù)。

2、上述任務(wù)通過具有獨(dú)立權(quán)利要求1的特征的電路系統(tǒng)、通過具有獨(dú)立權(quán)利要求12的特征的方法、通過具有獨(dú)立權(quán)利要求14的特征的計(jì)算機(jī)程序產(chǎn)品以及通過具有獨(dú)立權(quán)利要求15的特征的非易失性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)來解決。本發(fā)明的其它特征和細(xì)節(jié)由從屬權(quán)利要求、說明書和附圖得出。在此結(jié)合根據(jù)本發(fā)明的電路系統(tǒng)描述的特征和細(xì)節(jié)當(dāng)然也適用于結(jié)合根據(jù)本發(fā)明的方法和/或結(jié)合根據(jù)本發(fā)明的計(jì)算機(jī)程序產(chǎn)品和/或結(jié)合根據(jù)本發(fā)明的非易失性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，反之亦然，從而關(guān)于本發(fā)明各方面的公開內(nèi)容始終相互參考或可相互參考。尤其是在第一、第二、第三、第四和/或第五方面的范圍內(nèi)描述的優(yōu)點(diǎn)也分別適用于第一、第二、第三、第四和/或第五方面。

3、上述任務(wù)根據(jù)本發(fā)明的第一方面通過一種用于雷達(dá)系統(tǒng)、光達(dá)系統(tǒng)或攝像機(jī)系統(tǒng)的電路系統(tǒng)來解決，該電路系統(tǒng)包括至少兩個(gè)單邏輯模塊，所述單邏輯模塊分別包括存儲(chǔ)器和/或計(jì)算單元，所述至少兩個(gè)單邏輯模塊通過接通設(shè)備（schaltvorrichtung或者線路設(shè)備）相互接通，以使得由所述至少兩個(gè)單邏輯模塊（僅）能通過相應(yīng)的存儲(chǔ)器和計(jì)算單元的組合進(jìn)行數(shù)據(jù)處理。

4、優(yōu)選在此所述至少兩個(gè)單邏輯模塊這樣相互接通，使得其成為虛擬大芯片，在此有利的是存儲(chǔ)器和計(jì)算性能的總和（又）足以實(shí)現(xiàn)高級(jí)的計(jì)算和/或存儲(chǔ)密集型系統(tǒng)，例如具有多個(gè)用于發(fā)送和/或接收的通道的系統(tǒng)。在此尤其是可以實(shí)現(xiàn)能夠如何基于單片集成電路模塊（或單邏輯模塊）構(gòu)建成本優(yōu)化和/或可擴(kuò)展的模塊的可能性，模塊能有利地實(shí)現(xiàn)更簡(jiǎn)單、改進(jìn)、成本更低和/或可更換的制造、安裝和/或維護(hù)。在此所述至少兩個(gè)單邏輯模塊可以具有結(jié)構(gòu)相同的單邏輯模塊，這有利地簡(jiǎn)化了設(shè)計(jì)和/或維護(hù)以及可意味著成本優(yōu)勢(shì)。此外，可以設(shè)置多個(gè)單邏輯模塊，例如不只2個(gè)，而是3、4、5、6、8、10、16、24、48、96、128、256、512個(gè)單邏輯模塊，以便有利地尤其是為多通道系統(tǒng)提供可擴(kuò)展的解決方案。較大的數(shù)量在此可以實(shí)現(xiàn)更復(fù)雜和/或更高級(jí)的、具有更多數(shù)量的發(fā)送、接收和/或收發(fā)通道的電路。

5、所述至少兩個(gè)單邏輯模塊中的至少一個(gè)、優(yōu)選每一個(gè)在此具有存儲(chǔ)器和/或計(jì)算單元，所述計(jì)算單元尤其是可用于進(jìn)行數(shù)據(jù)處理。在此所述一個(gè)或多個(gè)單邏輯模塊可以基本上構(gòu)造為用于雷達(dá)波的發(fā)射和/或接收單元，其尤其是具有（相對(duì)小的）用于信號(hào)評(píng)估的計(jì)算單元。單邏輯模塊在此可以具有至少一個(gè)mmic（單片微波集成電路）。由此可以實(shí)現(xiàn)存儲(chǔ)器和/或運(yùn)算操作的特別高效的分布。這例如在雷達(dá)系統(tǒng)中可以包括接收、轉(zhuǎn)換（例如在模數(shù)轉(zhuǎn)換和/或數(shù)模轉(zhuǎn)換的范圍內(nèi)）和/或計(jì)算的步驟，例如行式和/或列式的傅里葉變換，其尤其是可以基本上逐一部分地進(jìn)行，并且因此可以是特別適合的，以便將計(jì)算分布到多個(gè)存儲(chǔ)器和/或計(jì)算單元上。在此可以規(guī)定，向一個(gè)單邏輯模塊發(fā)送所有或僅一部分?jǐn)?shù)據(jù)，在此尤其是也可以轉(zhuǎn)發(fā)數(shù)據(jù)，尤其是對(duì)于部分計(jì)算不必要的數(shù)據(jù)。

6、存儲(chǔ)器在此可以具有或者是非易失性瞬態(tài)存儲(chǔ)介質(zhì)。存儲(chǔ)器在此可以是單邏輯模塊的內(nèi)部存儲(chǔ)器，該內(nèi)部存儲(chǔ)器尤其是設(shè)置用于存儲(chǔ)數(shù)據(jù)或數(shù)據(jù)部分，例如第一數(shù)據(jù)部分和/或第二數(shù)據(jù)部分。在此不同邏輯模塊的存儲(chǔ)器可以優(yōu)選相同地構(gòu)造，以便有利地實(shí)現(xiàn)簡(jiǎn)單的更換。

7、計(jì)算單元在此可以具有cpu、fpga、微控制器和/或asic。計(jì)算單元在此可以是單邏輯模塊的內(nèi)部計(jì)算單元，其尤其是設(shè)置用于數(shù)據(jù)處理、計(jì)算運(yùn)算操作（多個(gè)運(yùn)算操作和/或部分運(yùn)算操作或者說運(yùn)算操作部分）、尤其是用于優(yōu)選與其它單邏輯模塊分開的單獨(dú)計(jì)算。在此計(jì)算單元可以分別在單獨(dú)計(jì)算的范圍內(nèi)基于（第一或第二等）部分運(yùn)算操作來計(jì)算單獨(dú)結(jié)果，以便有利地實(shí)現(xiàn)運(yùn)算操作的優(yōu)化分布，尤其是以便能夠?qū)⒂?jì)算密集的運(yùn)算操作（所述運(yùn)算操作僅通過一個(gè)計(jì)算單元無法實(shí)現(xiàn)）分布到至少兩個(gè)計(jì)算單元上。由此可以節(jié)省用于較大的、尤其是外部計(jì)算單元的成本、重量和/或安裝空間。

8、在本發(fā)明的范圍內(nèi)，尤其是構(gòu)造為交換機(jī)（switch）的接通設(shè)備可以在所述至少兩個(gè)單邏輯模塊之間具有基于硬件的互連。在此也可以在軟件方面實(shí)現(xiàn)數(shù)據(jù)和/或任務(wù)的分布，例如通過對(duì)單邏輯模塊的專用控制。由此，一方面可以形成組合的虛擬芯片。此外，可以形成可接通的和/或可擴(kuò)展的模塊系統(tǒng)，其中可以移除、添加和/或改變部件，這具有成本效益、環(huán)境友好和/或性能改善的效果。

9、接通設(shè)備在此可以連接所述至少兩個(gè)單邏輯模塊的存儲(chǔ)器和/或計(jì)算單元，以便優(yōu)選實(shí)現(xiàn)允許數(shù)據(jù)交換的數(shù)據(jù)連接。

10、在此電路系統(tǒng)、所述至少兩個(gè)單邏輯模塊和/或接通設(shè)備尤其是可以設(shè)置用于雷達(dá)系統(tǒng)，例如用于頻率范圍24.0ghz-24.25ghz中的24ghz?ism頻帶。但在其它頻率范圍（例如77?ghz附近）中的應(yīng)用和/或如在攝像機(jī)和/或光達(dá)中的方法也是可以想到的。

11、在本發(fā)明的范圍內(nèi)可以有利的是，所述接通設(shè)備具有殼體并且設(shè)置在布置于殼體中的電路板上，尤其是所述至少兩個(gè)單邏輯模塊通過接通設(shè)備或電路板相互接通，以便僅和/或只能通過相應(yīng)存儲(chǔ)器和/或計(jì)算單元的組合進(jìn)行數(shù)據(jù)處理，尤其是所述至少兩個(gè)單邏輯模塊中的每一個(gè)構(gòu)造成，使得其存儲(chǔ)器和/或計(jì)算單元不能單獨(dú)進(jìn)行數(shù)據(jù)處理。在此可以規(guī)定，尤其是只有通過將所述至少兩個(gè)單邏輯模塊相互接通，才（完全）能實(shí)現(xiàn)數(shù)據(jù)處理和/或?qū)崟r(shí)的數(shù)據(jù)處理。在此電路板例如能實(shí)現(xiàn)單邏輯模塊的電互連。尤其是可以想到，電路板具有接口，單邏輯模塊可以靈活地連接和/或接通到所述接口上，以便例如控制這些單邏輯模塊和/或能實(shí)現(xiàn)數(shù)據(jù)交換。這可以實(shí)現(xiàn)有利的安裝和/或維護(hù)。

12、在本發(fā)明的范圍內(nèi)可以想到，所述至少兩個(gè)單邏輯模塊中的每一個(gè)具有數(shù)據(jù)傳輸、尤其是通過接通設(shè)備的數(shù)據(jù)傳輸，所述數(shù)據(jù)傳輸包括與至少一個(gè)另外的單邏輯模塊（優(yōu)選所有另外的單邏輯模塊）的存儲(chǔ)器和/或計(jì)算單元的數(shù)據(jù)交換，所述數(shù)據(jù)交換尤其是包括至少一個(gè)存儲(chǔ)器地址、讀取命令和/或?qū)懭朊畹慕粨Q。優(yōu)選數(shù)據(jù)傳輸在此可以包括第一單邏輯模塊的存儲(chǔ)器和/或計(jì)算單元與至少一個(gè)另外的單邏輯模塊、尤其是所有另外的單邏輯模塊的至少一個(gè)存儲(chǔ)器和/或計(jì)算單元之間的數(shù)據(jù)交換。這優(yōu)選可以通過接通設(shè)備來進(jìn)行，以便能夠有利地實(shí)現(xiàn)至少部分的中央控制。因此，例如改進(jìn)的方法可以中央地實(shí)現(xiàn)，而單邏輯模塊則優(yōu)選可以保持不變?？梢砸?guī)定，在三個(gè)或更多數(shù)量的單邏輯模塊的情況下使用一個(gè)接通設(shè)備，以便有利地改進(jìn)數(shù)據(jù)傳輸。

13、在本發(fā)明的范圍內(nèi)可以規(guī)定，所述接通設(shè)備具有pcie接口和/或infini帶寬總線裝置，所述至少兩個(gè)單邏輯模塊連接在其上以進(jìn)行數(shù)據(jù)傳輸。由此，一個(gè)或每個(gè)單邏輯模塊可以訪問至少一個(gè)另外的單邏輯模塊的存儲(chǔ)器和/或計(jì)算單元，尤其是通過數(shù)據(jù)通信。在此pcie（peripheral?component?interconnect?express）連接可以是特別優(yōu)選的，尤其是為了能實(shí)現(xiàn)特別快速、穩(wěn)健和/或低成本的連接。

14、還可以想到，所述接通設(shè)備具有菊花鏈連接，所述至少兩個(gè)單邏輯模塊直接相互接通，尤其是能實(shí)現(xiàn)無交換機(jī)的數(shù)據(jù)交換。在此可以實(shí)現(xiàn)特別簡(jiǎn)單的互連，其中尤其不需要交換機(jī)（無交換機(jī)）來進(jìn)行連接，這有利地節(jié)省了成本、重量和/或材料。此外，可以想到，設(shè)置菊花鏈連接、pcie接口和/或infini帶寬總線裝置之間的組合，在此可以有利地優(yōu)化數(shù)據(jù)交換和/或?qū)崿F(xiàn)冗余。在此菊花鏈連接優(yōu)選可以優(yōu)化、尤其是降低針對(duì)一個(gè)單邏輯模塊和/或針對(duì)每個(gè)單邏輯模塊的數(shù)據(jù)速率，例如因?yàn)樗枪蚕淼?。在菊花鏈連接的情況下可以想到，基本上僅相鄰的單邏輯模塊具有（直接）連接。因此，可以保持低的復(fù)雜性和/或易受干擾性。替代或附加地，也可以想到，存在與每個(gè)其它單邏輯模塊的連接，從而可以優(yōu)化數(shù)據(jù)交換，以便能夠有利地防止冗余并實(shí)現(xiàn)更快速的計(jì)算。

15、也可以想到，數(shù)據(jù)傳輸具有以太網(wǎng)連接，尤其是所述至少兩個(gè)單邏輯模塊中的每一個(gè)可與交換機(jī)連接以進(jìn)行數(shù)據(jù)傳輸，尤其是接通設(shè)備具有所述交換機(jī)和/或所述交換機(jī)設(shè)置在與接通設(shè)備的電路板分開的交換機(jī)電路板上，優(yōu)選交換機(jī)電路板可設(shè)置在接通設(shè)備的殼體之外。通過外部提供，能實(shí)現(xiàn)特別模塊化的、可更換的、改進(jìn)的配置和/或更簡(jiǎn)單的安裝和/或維護(hù)。此外，由此能實(shí)現(xiàn)更小的易受干擾性或相互影響。設(shè)置在同一電路板上在此可以意味著更小的重量和/或空間需求。此外，由此可以通過射頻技術(shù)優(yōu)化數(shù)據(jù)傳輸，尤其是針對(duì)具體的應(yīng)用情況。以太網(wǎng)連接在此可以具有與其它構(gòu)件的特別好的兼容性和/或是特別用戶友好的。還可以想到，接通設(shè)備的設(shè)計(jì)是靈活的，尤其是例如根據(jù)可用性使用以太網(wǎng)連接、pcie接口和/或infini帶寬總線裝置。由此可以在維護(hù)的范圍內(nèi)實(shí)現(xiàn)特別高的靈活性和/或穩(wěn)健性。此外，產(chǎn)品因此可以特別好地連接到現(xiàn)有系統(tǒng)、例如汽車工業(yè)中的總線系統(tǒng)。這可以有利地節(jié)省成本。替代地，可以想到，接通設(shè)備尤其是與所述至少兩個(gè)單邏輯模塊一起安裝在殼體中的電路板上。由此可以實(shí)現(xiàn)更緊湊和/或更低成本的制造。

16、在本發(fā)明的范圍內(nèi)，可選地可以為通過數(shù)據(jù)傳輸?shù)臄?shù)據(jù)交換使用包括遠(yuǎn)程直接內(nèi)存訪問（rdma）的協(xié)議，尤其是為了減輕所述至少兩個(gè)單邏輯模塊中的至少一個(gè)的存儲(chǔ)器和/或計(jì)算單元的負(fù)擔(dān)。在此優(yōu)選可以減輕所有單邏輯模塊的存儲(chǔ)器和/或計(jì)算單元的負(fù)擔(dān)。在此優(yōu)選單邏輯模塊中的網(wǎng)絡(luò)接口控制器（nic）可以尤其是獨(dú)立地讀取和/或?qū)懭霐?shù)據(jù)，優(yōu)選計(jì)算單元不必為此進(jìn)行介入。此外，也可以想到，將該機(jī)制也集成到單邏輯模塊的nic中。替代或附加地，通過計(jì)算單元——尤其是分別對(duì)于每個(gè)單邏輯模塊——可以模擬rdma機(jī)制。尤其是在以太網(wǎng)連接的范圍內(nèi)，使用該協(xié)議可以保證特別高的兼容性、效率和/或用戶友好性。例如可以規(guī)定，接通設(shè)備具有multigmac連接，該multigmac連接尤其是使用以太網(wǎng)連接和/或rdma協(xié)議，在此有利地尤其是并行地實(shí)現(xiàn)讀取和/或?qū)懭氩⑶矣欣貙?shí)現(xiàn)共同的計(jì)算。

17、此外，在本發(fā)明的范圍內(nèi)可以規(guī)定，所述至少兩個(gè)單邏輯模塊具有l(wèi)o參考時(shí)鐘共享和/或數(shù)字同步，其尤其是可以經(jīng)由接通設(shè)備通過數(shù)據(jù)傳輸和/或通過所述至少兩個(gè)單邏輯模塊之間的單獨(dú)的同步電路來實(shí)現(xiàn)。在此可以規(guī)定，附加的（或冗余的）同步可以通過所述接通設(shè)備或通過一個(gè)單獨(dú)的接通設(shè)備來實(shí)現(xiàn)。因此，可以更好地和/或更可靠地識(shí)別同步中的錯(cuò)誤或偏差。由此也可以實(shí)現(xiàn)更穩(wěn)健和/或冗余的同步?？偟膩碚f，由此可以降低系統(tǒng)的易出錯(cuò)性。在此可以規(guī)定，至少部分地通過協(xié)調(diào)的發(fā)送和/或接收來實(shí)現(xiàn)單邏輯模塊的同步。這可以意味著或支持特別穩(wěn)健的同步。

18、關(guān)于本發(fā)明可以想到，數(shù)據(jù)處理至少包括基于由雷達(dá)系統(tǒng)、光達(dá)系統(tǒng)或攝像機(jī)系統(tǒng)記錄或檢測(cè)的數(shù)據(jù)的計(jì)算，所述計(jì)算包括多個(gè)運(yùn)算操作，這些運(yùn)算操作尤其是無法由單個(gè)的單邏輯模塊單獨(dú)地和/或?qū)崟r(shí)地執(zhí)行，所述多個(gè)運(yùn)算操作可被劃分成優(yōu)選基本上均勻的運(yùn)算操作部分，這些運(yùn)算操作部分可優(yōu)選均勻地在所述至少兩個(gè)單邏輯模塊之間被劃分以用于單獨(dú)計(jì)算，由此可執(zhí)行和/或可實(shí)時(shí)地執(zhí)行計(jì)算。在此尤其是可以（僅）通過將運(yùn)算操作劃分到所述至少兩個(gè)單邏輯模塊來執(zhí)行和/或?qū)崟r(shí)地執(zhí)行計(jì)算或所述多個(gè)運(yùn)算操作，否則尤其是不能、不能基本上實(shí)時(shí)地進(jìn)行計(jì)算和/或只能通過不希望的外部、尤其是較重的、體積大的和/或更昂貴的計(jì)算單元來進(jìn)行計(jì)算。通過劃分在此可以有利地節(jié)省成本、安裝空間、復(fù)雜性、重量和/或制造費(fèi)用、安裝費(fèi)用或維護(hù)費(fèi)用。也可以想到，外部和/或單獨(dú)的存儲(chǔ)器和/或計(jì)算單元（例如由接通設(shè)備所包括）必須以較少的存儲(chǔ)和/或計(jì)算能力來構(gòu)造。通過劃分在此可以有利地節(jié)省成本、安裝空間、復(fù)雜性、重量和/或制造費(fèi)用、安裝費(fèi)用或維護(hù)費(fèi)用。此外，由此可以更靈活地為應(yīng)用定制所述系統(tǒng)。均勻的劃分在此可以意味著，如果存在兩個(gè)單邏輯模塊，則運(yùn)算操作數(shù)量基本上減半。這也可以意味著，在n個(gè)單邏輯模塊的情況下，相應(yīng)的單邏輯模塊基本上尤其是正好執(zhí)行1/n份額的運(yùn)算操作。

19、此外，可以想到，計(jì)算包括傅里葉變換、尤其是快速傅里葉變換（fft），所述單獨(dú)計(jì)算包括對(duì)傅里葉變換的子區(qū)域的計(jì)算。在此可以規(guī)定，在多個(gè)維度上執(zhí)行快速傅里葉變換。例如一個(gè)單邏輯模塊在此可以計(jì)算一維的fft并且fft的其它維度借助其它單邏輯模塊來執(zhí)行。由此可以實(shí)現(xiàn)特別高效的并行化和/或加速。例如可以在雷達(dá)系統(tǒng)的范圍內(nèi)（例如在fmcw雷達(dá)系統(tǒng)中）發(fā)送快速啁啾序列（fast-chirp-sequence）。發(fā)送時(shí)的重復(fù)率、尤其是啁啾重復(fù)率在此例如可以在15和40μs之間。數(shù)據(jù)在此可以包括adc數(shù)據(jù)，這些數(shù)據(jù)尤其是可以包括由模數(shù)轉(zhuǎn)換器（adc）數(shù)字化的接收數(shù)據(jù)。例如可以針對(duì)一個(gè)啁啾、優(yōu)選每個(gè)啁啾尤其是在時(shí)域內(nèi)分析并且優(yōu)選校正這些數(shù)據(jù)（例如在后處理步驟的范圍內(nèi)）。在此尤其是可以在15至40μs之內(nèi)執(zhí)行傅里葉變換、尤其是fft，例如在一維中的fft。在此fft的每個(gè)“bin（區(qū)間）”（也稱為range-rbins或rbins（距離區(qū)間））尤其是可以根據(jù)所選擇的啁啾帶寬相應(yīng)于一個(gè)距離柵格（或距離區(qū)間）。在此可以規(guī)定，尤其是單獨(dú)地處理由（這種尤其是離散的）二維矩陣構(gòu)成的各列和/或行?？梢砸?guī)定，精確在該位置處進(jìn)行介入，尤其是通過共同或單獨(dú)的計(jì)算（例如單獨(dú)計(jì)算）。例如在具有四個(gè)單邏輯模塊（例如芯片0、1、2、3）的電路系統(tǒng)中，每個(gè)單邏輯模塊的大約四分之三的fft數(shù)據(jù)、尤其是range-fft數(shù)據(jù)可以例如經(jīng)由以太網(wǎng)連接被發(fā)送到其它芯片。在此可以規(guī)定，例如根據(jù)以下模式進(jìn)行：

20、芯片0：

21、-保留rbins0到63并將它們存儲(chǔ)在其存儲(chǔ)器中，

22、-將64到127發(fā)送到芯片1，將128到191發(fā)送到芯片2并將192到255發(fā)送到芯片3；

23、芯片1：

24、-?保留rbins?64到127并將它們存儲(chǔ)在其存儲(chǔ)器中，

25、-?將0到63發(fā)送到芯片0，將128到191發(fā)送到芯片2并將192到255發(fā)送到芯片3；

26、芯片2：

27、-?保留rbins128到191并將它們存儲(chǔ)在其存儲(chǔ)器中，

28、-?將0到63發(fā)送到芯片0，將64到127發(fā)送到芯片1并將192到255發(fā)送到芯片3；

29、芯片3：

30、-?保留rbins192到255并將它們存儲(chǔ)在存儲(chǔ)器中，

31、-?將0到63發(fā)送到芯片0，將64到127發(fā)送到芯片1并將128到191發(fā)送到芯片2。

32、在此可以規(guī)定，芯片或單邏輯模塊之一不能單獨(dú)處理所有數(shù)據(jù)，尤其是不能以需要的速度、例如實(shí)時(shí)地處理所有數(shù)據(jù)。在此尤其是可以如上所述進(jìn)行發(fā)送，例如通過接通設(shè)備或數(shù)據(jù)傳輸。在一個(gè)序列結(jié)束時(shí)，尤其是在一個(gè)啁啾序列（其例如可以持續(xù)15至20ms）結(jié)束時(shí)，在每個(gè)單邏輯模塊中、優(yōu)選在其存儲(chǔ)器中（基本上）可以存在（尤其是該序列的）完整數(shù)據(jù)的四分之一。在此可以規(guī)定，所述至少兩個(gè)單邏輯模塊之一、優(yōu)選所有單邏輯模塊尤其是獨(dú)立地承擔(dān)進(jìn)一步的處理和/或后處理步驟，例如在單獨(dú)計(jì)算的范圍內(nèi)。這尤其是可以包括在尤其是存儲(chǔ)在其存儲(chǔ)器中的rangebins上的傅里葉變換、尤其是fft或v-fft。替換或附加地，這可以也包括對(duì)收集到的（tx/rx）數(shù)據(jù)或adc數(shù)據(jù)進(jìn)行相干積分。替代或附加地，這也可以還包括峰值檢測(cè)。也可以在邊緣區(qū)域中設(shè)置一定的重疊，例如以便優(yōu)化后處理步驟，例如模式識(shí)別，其在邊緣區(qū)域中會(huì)變差或不起作用。在上述示例中，在rbins（63/64、127/128和191/192）之間的邊緣（或邊緣區(qū)域）處仍然可以交換數(shù)據(jù)，例如以確保無邊緣檢測(cè)。例如可以進(jìn)行比較，如果在計(jì)算時(shí)驗(yàn)證或應(yīng)驗(yàn)證邊緣位置處的（局部）最大值的話。

33、在本發(fā)明的范圍內(nèi)可以有利的是，所述至少兩個(gè)單邏輯模塊中的每一個(gè)還設(shè)置用于在單獨(dú)計(jì)算之后基于該單邏輯模塊的單獨(dú)計(jì)算的單獨(dú)結(jié)果來執(zhí)行至少一個(gè)后處理步驟，以便獲得后處理結(jié)果。在此后處理尤其是可以包括在上述示例中描述的步驟。因此，這可以包括對(duì)收集到的（tx/rx）數(shù)據(jù)或adc數(shù)據(jù)的相干積分。替代或附加地，這也可以包括峰值檢測(cè)，這可以有利地實(shí)現(xiàn)更精確的檢測(cè)，例如通過均衡。還可以想到，使用至少一個(gè)信號(hào)濾波器，例如用于平滑、降噪和/或信噪比優(yōu)化，以便有利地改善總結(jié)果。

34、根據(jù)本發(fā)明的第二方面，上述任務(wù)通過一種用于借助根據(jù)本發(fā)明第一方面的電路系統(tǒng)進(jìn)行數(shù)據(jù)處理的方法來解決，所述方法對(duì)于所述至少兩個(gè)單邏輯模塊中的每一個(gè)至少包括以下步驟：

35、由單邏輯模塊接收用于數(shù)據(jù)處理的數(shù)據(jù)，

36、將第一數(shù)據(jù)部分存儲(chǔ)在單邏輯模塊的存儲(chǔ)器中，

37、將至少一個(gè)第二數(shù)據(jù)部分發(fā)送到至少一個(gè)另外的單邏輯模塊的存儲(chǔ)器，優(yōu)選第一數(shù)據(jù)部分和所述至少第二數(shù)據(jù)部分僅在邊緣區(qū)域中冗余地重疊，

38、由單邏輯模塊的計(jì)算單元基于第一數(shù)據(jù)部分進(jìn)行第一運(yùn)算操作部分的單獨(dú)計(jì)算，以便獲得單獨(dú)結(jié)果。

39、接收在此可以包括接收由另一單邏輯模塊發(fā)送的數(shù)據(jù)（例如如在上述示例中那樣），尤其是可以由此將多個(gè)運(yùn)算操作或?yàn)榇耸褂玫臄?shù)據(jù)優(yōu)選基本上均勻地劃分到所有單邏輯模塊的存儲(chǔ)器和/或計(jì)算單元上。也可以規(guī)定，單邏輯模塊基本上處理或僅處理與該單邏輯模塊連接的發(fā)送、接收和/或收發(fā)元件向其轉(zhuǎn)發(fā)的數(shù)據(jù)，后者尤其是將數(shù)據(jù)僅轉(zhuǎn)發(fā)到一個(gè)單邏輯模塊（有利于優(yōu)化和/或簡(jiǎn)單的連接）或所有單邏輯模塊（有利于實(shí)現(xiàn)數(shù)據(jù)的優(yōu)化分布，例如有利于改進(jìn)計(jì)算速度）。所述至少兩個(gè)單邏輯模塊的數(shù)量在此尤其是可以作為倒數(shù)來確定數(shù)據(jù)部分的大?。ㄈ缬绕涫窃谏鲜鍪纠心菢樱?。例如可以想到，在兩個(gè)單邏輯模塊的情況下，第一單邏輯模塊基本上將一半數(shù)據(jù)例如作為第一數(shù)據(jù)部分存儲(chǔ)在其存儲(chǔ)器中，并且優(yōu)選將另一半數(shù)據(jù)例如作為第二數(shù)據(jù)部分發(fā)送到第二單邏輯模塊，所述第二單邏輯模塊尤其是將第二數(shù)據(jù)部分存儲(chǔ)在其存儲(chǔ)器中。在此如上所述在數(shù)據(jù)的邊緣區(qū)域中可以進(jìn)行5%的數(shù)據(jù)重疊，尤其是第一數(shù)據(jù)部分和第二數(shù)據(jù)部分共享5%的數(shù)據(jù)，即，這部分?jǐn)?shù)據(jù)相同地包含在所述兩個(gè)數(shù)據(jù)集中。在多個(gè)單邏輯模塊的情況下，第二數(shù)據(jù)部分在此可以具有多個(gè)數(shù)據(jù)部分或組成部分（如尤其是在上述示例中那樣），所述數(shù)據(jù)部分或組成部分尤其是被發(fā)送到不同的單邏輯模塊，優(yōu)選以便實(shí)現(xiàn)均勻的劃分。也可以規(guī)定，未被一個(gè)單邏輯模塊存儲(chǔ)的所有數(shù)據(jù)分別被發(fā)送到所有其它單邏輯模塊，并且優(yōu)選各個(gè)單邏輯模塊僅將相關(guān)數(shù)據(jù)存儲(chǔ)在其存儲(chǔ)器中。由此可以有利地使相應(yīng)的單邏輯模塊的存儲(chǔ)器中的數(shù)據(jù)量最小化。在存儲(chǔ)和發(fā)送之后，優(yōu)選可以基于相應(yīng)的單邏輯模塊的存儲(chǔ)器中的數(shù)據(jù)進(jìn)行計(jì)算。在此可以規(guī)定，第一單邏輯模塊（僅）基于（其）第一數(shù)據(jù)部分執(zhí)行單獨(dú)計(jì)算。相應(yīng)地可以規(guī)定，第二、第三等單邏輯模塊（僅）基于第一、第二、第三等數(shù)據(jù)部分執(zhí)行單獨(dú)計(jì)算。由此可以劃分（必要的）存儲(chǔ)器和/或計(jì)算能力，以便有利地完全能實(shí)現(xiàn)更快速的計(jì)算和/或尤其是基本上實(shí)時(shí)的計(jì)算。

40、在該方法的范圍內(nèi)可以規(guī)定，在通過單邏輯模塊接收用于數(shù)據(jù)處理的數(shù)據(jù)之前至少執(zhí)行以下步驟：通過接通設(shè)備將數(shù)據(jù)發(fā)送到單邏輯模塊，尤其是在由單邏輯模塊的計(jì)算單元基于第一數(shù)據(jù)部分進(jìn)行第一運(yùn)算操作部分的單獨(dú)計(jì)算之后執(zhí)行以下步驟中的至少一個(gè)：基于單獨(dú)結(jié)果由單邏輯模塊執(zhí)行后處理步驟以便獲得后處理結(jié)果，由接通設(shè)備和/或計(jì)算單元組合單獨(dú)結(jié)果或后處理結(jié)果以便獲得總結(jié)果。在此在雷達(dá)成像的范圍內(nèi)總結(jié)果例如可以是距離分布圖（range-profil）、距離慢時(shí)數(shù)據(jù)矩陣和/或距離多普勒?qǐng)D?？偨Y(jié)果隨后可以被提供給例如機(jī)動(dòng)車的其它系統(tǒng)，以便有利地做出自動(dòng)駕駛的決策。在此可以規(guī)定，作為后處理步驟執(zhí)行對(duì)距離偏移的補(bǔ)償，該補(bǔ)償尤其是由一個(gè)單邏輯模塊中的計(jì)算單元、各單邏輯模塊的所有計(jì)算單元一起（尤其是分布地）和/或由接通設(shè)備中的計(jì)算單元執(zhí)行。

41、在本發(fā)明的范圍內(nèi)可以想到，每個(gè)單邏輯模塊具有（自身的）計(jì)算單元和/或（自身的）存儲(chǔ)器。附加地（或替代地）可以想到，例如在接通設(shè)備中設(shè)置有另一計(jì)算單元和/或另一存儲(chǔ)器。這可以有利于將特定的數(shù)據(jù)和/或指令存儲(chǔ)在接通設(shè)備中和/或由接通設(shè)備執(zhí)行，于是可以在其它地方、尤其是在單邏輯模塊中節(jié)省該存儲(chǔ)器和/或運(yùn)算操作，這能有利地實(shí)現(xiàn)成本更低的制造和/或更高的靈活性。在此接通設(shè)備也可以在所產(chǎn)生的電路系統(tǒng)中用作主機(jī)（master），這能實(shí)現(xiàn)存儲(chǔ)和/或計(jì)算的特別高效的分布，由此優(yōu)選防止和/或最小化冗余。因此可以確保在執(zhí)行必要的運(yùn)算操作之前不會(huì)不必要地來回發(fā)送數(shù)據(jù)。

42、根據(jù)本發(fā)明的第三方面，上述任務(wù)通過根據(jù)本發(fā)明的計(jì)算機(jī)程序產(chǎn)品來解決，其包括可由尤其是單邏輯模塊的計(jì)算單元執(zhí)行的指令，在由計(jì)算單元執(zhí)行所述計(jì)算機(jī)程序產(chǎn)品時(shí)所述指令使計(jì)算單元實(shí)現(xiàn)根據(jù)本發(fā)明的、尤其是根據(jù)本發(fā)明第二方面的方法。

43、根據(jù)本發(fā)明的第四方面，上述任務(wù)通過根據(jù)本發(fā)明的非易失性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)來解決，其包括根據(jù)本發(fā)明第三方面的計(jì)算機(jī)程序產(chǎn)品。

44、還可以想到，根據(jù)第五方面，上述任務(wù)通過一種車輛來解決，其包括根據(jù)本發(fā)明第一方面的電路系統(tǒng)和/或根據(jù)第四方面的非易失性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。