本實(shí)用新型屬于服務(wù)器設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種基于時(shí)序控制的LPC主從切換控制系統(tǒng)。

背景技術(shù)：

LPC總線具有串并的特性，既有串行總線的一些特性，又同時(shí)具有并行總線的一些特性。在通信過(guò)程中，具有傳統(tǒng)通信協(xié)議中的幀信號(hào)、同步信號(hào)、應(yīng)答信號(hào)，但在整個(gè)通信過(guò)程中又是以4位的并行數(shù)據(jù)傳輸。在服務(wù)器領(lǐng)域，很多傳統(tǒng)的服務(wù)器通過(guò)BMC管理芯片實(shí)現(xiàn)帶外管理和可信度量，AST2500管理芯片使用兩組LPC總線，分別作為主接口和從接口，實(shí)現(xiàn)接口主從轉(zhuǎn)換，而此種方法增加布線空間，浪費(fèi)LPC總線邏輯資源。而為適應(yīng)可信服務(wù)器需求，保證主板安全運(yùn)行，需要對(duì)系統(tǒng)進(jìn)行改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于，針對(duì)上述現(xiàn)有技術(shù)存在的缺陷，提供設(shè)計(jì)一種基于時(shí)序控制的LPC主從切換控制系統(tǒng)，以解決上述技術(shù)問(wèn)題。

為了實(shí)現(xiàn)上述目的，本實(shí)用新型的技術(shù)方案是：

一種基于時(shí)序控制的LPC主從切換控制系統(tǒng)，包括CPU、PCH橋芯片，其特征在于，該控制系統(tǒng)還包括第一開(kāi)關(guān)型器件、第二開(kāi)關(guān)型器件，CPU與PCH橋芯片連接，BMC-FPGA管理芯片經(jīng)過(guò)第一開(kāi)關(guān)型器件與PCH橋芯片連接，BMC-FPGA管理芯片經(jīng)過(guò)第二開(kāi)關(guān)型器件與可信計(jì)算模塊連接，該控制系統(tǒng)還包括時(shí)序控制單元，所述時(shí)序控制單元分別與CPU、PCH橋芯片、BMC-FPGA管理芯片、可信計(jì)算模塊的控制端連接；BMC-FPGA管理芯片有2個(gè)GPIO端口分別為第一GPIO端口和第二GPIO端口，第一GPIO端口與第一開(kāi)關(guān)型器件連接，第二GPIO端口與第二開(kāi)關(guān)型器件連接，PCH橋芯片、BMC-FPGA管理芯片、可信計(jì)算模塊均有LPC接口，BMC-FPGA管理芯片的LPC接口分別與第一開(kāi)關(guān)型器件、第二開(kāi)關(guān)型器件連接。

PCH橋芯片的LPC接口與第一開(kāi)關(guān)型器件的第三接線端連接，BMC-FPGA管理芯片的LPC接口分別與第一開(kāi)關(guān)型器件的第一接線端和第二開(kāi)關(guān)型器件的第三接線端連接，可信計(jì)算模塊的LPC接口與第二開(kāi)關(guān)型器件的第一接線端連接。

BMC-FPGA管理芯片的第一GPIO端口與第一開(kāi)關(guān)型器件的第二接線端連接，第二GPIO端口與第二開(kāi)關(guān)型器件的第二接線端連接。

優(yōu)選地，CPU與PCH橋芯片經(jīng)DMI總線連接。

優(yōu)選地，可信計(jì)算模塊為TPCM。

PCH橋芯片還包含ETH接口、USB接口、RAID接口、HDD接口。

BMC-FPGA管理芯片還包括ROM接口、IIC接口、ETH接口、DDR接口、Flash接口。

BMC-FPGA管理芯片具有用FPGA自主開(kāi)發(fā)替代了BMC的管理功能的IP核（IP-CORE）。

可信服務(wù)器使用FPGA(Field-Programmable Gate Array)現(xiàn)場(chǎng)可編程門陣列自主開(kāi)發(fā)替代了BMC芯片的管理功能，通過(guò)自主開(kāi)發(fā)IP-CORE實(shí)現(xiàn)LPC的主、從功能模塊的實(shí)現(xiàn)，而且通過(guò)時(shí)序控制，可以實(shí)現(xiàn)做主設(shè)備和做從設(shè)備的切換，這樣通過(guò)一組LPC總線就實(shí)現(xiàn)了既做主設(shè)備又做從設(shè)備，不沖突，而且節(jié)省了LPC邏輯資源。為了防止同一個(gè)鏈路上，主從切換后，兩個(gè)功能鏈路的隔離，增加兩個(gè)開(kāi)關(guān)型器件和兩個(gè)GPIO端口控制開(kāi)啟或關(guān)閉開(kāi)關(guān)型器件。在時(shí)序上電順序?yàn)棰佗冖邰軙r(shí)，時(shí)序控制單元先給①②上電，此時(shí)BMC-FPGA管理芯片和可信計(jì)算模塊先上電，通過(guò)GPIO端口控制將S1關(guān)閉，開(kāi)啟S2，BMC-FPGA管理芯片做主設(shè)備，可信計(jì)算模塊做從設(shè)備。

當(dāng)可信計(jì)算模塊給時(shí)序控制單元發(fā)出③度量ok信號(hào)后，時(shí)序控制單元開(kāi)啟④ ，同時(shí)BMC-FPGA管理芯片通過(guò)GPIO端口控制關(guān)閉S2并開(kāi)啟S1，這時(shí)BMC-FPGA管理芯片做從設(shè)備，PCH橋芯片做主設(shè)備，進(jìn)行通訊。通過(guò)這樣一個(gè)過(guò)程，一組LPC總線就實(shí)現(xiàn)了基于時(shí)序的主、從設(shè)備切換。

本實(shí)用新型的有益效果在于，通過(guò)時(shí)序控制，實(shí)現(xiàn)做主設(shè)備和做從設(shè)備的切換，這樣通過(guò)一組LPC總線就實(shí)現(xiàn)了既做主設(shè)備又做從設(shè)備，不沖突，布線簡(jiǎn)單而且節(jié)省了LPC總線邏輯資源。

此外，本實(shí)用新型設(shè)計(jì)原理可靠，結(jié)構(gòu)簡(jiǎn)單，具有非常廣泛的應(yīng)用前景。

由此可見(jiàn)，本實(shí)用新型與現(xiàn)有技術(shù)相比，具有實(shí)質(zhì)性特點(diǎn)和進(jìn)步，其實(shí)施的有益效果也是顯而易見(jiàn)的。

附圖說(shuō)明

圖1為本實(shí)用新型提供的一種基于時(shí)序控制的LPC主從切換控制系統(tǒng)結(jié)構(gòu)圖。

其中，1-CPU，2- PCH橋芯片，3-BMC-FPGA管理芯片，4-可信計(jì)算模塊，5-時(shí)序控制單元，6-第一開(kāi)關(guān)型器件，7-第二開(kāi)關(guān)型器件，8-第一GPIO端口，9- BMC-FPGA管理芯片的LPC接口，10-第二GPIO端口，11- PCH橋芯片的LPC接口，12-可信計(jì)算模塊的LPC接口。

具體實(shí)施方式

下面結(jié)合附圖并通過(guò)具體實(shí)施例對(duì)本實(shí)用新型進(jìn)行詳細(xì)闡述，以下實(shí)施例是對(duì)本實(shí)用新型的解釋，而本實(shí)用新型并不局限于以下實(shí)施方式。

如圖1所示,本實(shí)施例提供的一種基于時(shí)序控制的LPC主從切換控制系統(tǒng)，包括CPU 1、PCH橋芯3，第一開(kāi)關(guān)型器件6，第二開(kāi)關(guān)型器件7，CPU 1與PCH橋芯片2連接，BMC-FPGA管理芯片3經(jīng)過(guò)第一開(kāi)關(guān)型器件6與PCH橋芯片2連接， BMC-FPGA管理芯片3經(jīng)過(guò)第二開(kāi)關(guān)型器件7與可信計(jì)算模塊4連接，該控制系統(tǒng)還包括時(shí)序控制單元5，所述時(shí)序控制單元5分別與CPU 1、PCH橋芯片2、BMC-FPGA管理芯片3、可信計(jì)算模塊4的控制端連接；BMC-FPGA管理芯片3有2個(gè)GPIO端口分別為第一GPIO端口8、第二GPIO端口10，第一GPIO端口8與第一開(kāi)關(guān)型器件6連接，第二GPIO端口10與第二開(kāi)關(guān)型器件7連接，PCH橋芯片2、BMC-FPGA管理芯片3、可信計(jì)算模塊4均有LPC接口，分別為9、11、12，BMC-FPGA管理芯片的LPC接口9分別與第一開(kāi)關(guān)型器件6、第二開(kāi)關(guān)型器件7連接。

PCH橋芯片的LPC接口11與第一開(kāi)關(guān)型器件6的第三接線端連接， BMC-FPGA管理芯片的LPC接口9分別與第一開(kāi)關(guān)型器件6的第一接線端和第二開(kāi)關(guān)型器件7的第三接線端連接，可信計(jì)算模塊LPC接口12與第二開(kāi)關(guān)型器件7的第一接線端連接。

BMC-FPGA管理芯片的第一GPIO端口8與第一開(kāi)關(guān)型器件6的第二接線端連接，第二GPIO端口10與第二開(kāi)關(guān)型器件7的第二接線端連接。

CPU 1與PCH橋芯片2經(jīng)DMI總線連接。

可信計(jì)算模塊為TPCM。

PCH橋芯片2還包含ETH接口、USB接口、RAID接口、HDD接口。

BMC-FPGA管理芯片3還包括ROM接口、IIC接口、ETH接口、DDR接口、Flash接口。

可信服務(wù)器使用FPGA自主開(kāi)發(fā)替代了BMC的管理功能，通過(guò)自主開(kāi)發(fā)IP-CORE實(shí)現(xiàn)LPC的主、從功能模塊的實(shí)現(xiàn)，而且通過(guò)時(shí)序控制，可以實(shí)現(xiàn)做主設(shè)備和做從設(shè)備的切換，這樣通過(guò)一組LPC總線就實(shí)現(xiàn)了既做主設(shè)備又做從設(shè)備，不沖突，而且節(jié)省了LPC邏輯資源。為了防止同一個(gè)鏈路上，主從切換后，兩個(gè)功能鏈路的隔離，增加兩個(gè)開(kāi)關(guān)型器件6、7和兩個(gè)GPIO端口8、10來(lái)控制開(kāi)啟或關(guān)閉開(kāi)關(guān)型器件。在時(shí)序上電順序?yàn)閳D1中①②③④時(shí)，時(shí)序控制單元5先給①②上電，此時(shí)BMC-FPGA管理芯片3和可信計(jì)算模塊4先上電，通過(guò)GPIO端口控制將S1關(guān)閉，開(kāi)啟S2，BMC-FPGA管理芯片3做主設(shè)備，可信計(jì)算模塊4做從設(shè)備。

當(dāng)可信計(jì)算模塊4給時(shí)序控制單元5發(fā)出③度量ok信號(hào)后，時(shí)序控制單元5開(kāi)啟④ ，同時(shí)BMC-FPGA管理芯片通過(guò)GPIO端口控制關(guān)閉S2并開(kāi)啟S1，這時(shí)BMC-FPGA管理芯片3做從設(shè)備，PCH橋芯片2做主設(shè)備，進(jìn)行通訊，通過(guò)這樣一個(gè)過(guò)程，一組LPC總線就實(shí)現(xiàn)了基于時(shí)序的主、從設(shè)備切換。

本實(shí)用新型的說(shuō)明書(shū)和權(quán)利要求書(shū)中的術(shù)語(yǔ)“第一”、“第二”、“第三”等（如果存在）是用于區(qū)別類似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本實(shí)用新型的實(shí)施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤４送?，術(shù)語(yǔ)“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含。

以上公開(kāi)的僅為本實(shí)用新型的優(yōu)選實(shí)施方式，但本實(shí)用新型并非局限于此，任何本領(lǐng)域的技術(shù)人員能思之的沒(méi)有創(chuàng)造性的變化，以及在不脫離本實(shí)用新型原理前提下所作的若干改進(jìn)和潤(rùn)飾，都應(yīng)落在本實(shí)用新型的保護(hù)范圍內(nèi)。