本實用新型涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，尤其涉及一種數(shù)據(jù)采集裝置。

背景技術(shù)：

在tumax、智能控制設(shè)備，云設(shè)計設(shè)備、智能家居控制及其他設(shè)備的運行中，經(jīng)常需要對一些模擬數(shù)據(jù)量進行采集和分析，然后提取有用信息，轉(zhuǎn)換為其他類型的數(shù)據(jù)。目前市場上的數(shù)據(jù)采集裝置種類繁多，但是普遍采用的是儀表或者單一模塊化結(jié)構(gòu)，數(shù)據(jù)采集速度緩慢，實時采集速度慢，只能實現(xiàn)單一通道的數(shù)據(jù)采集，且數(shù)據(jù)采集裝置的結(jié)構(gòu)通常是固定的，不可嵌入其他儀器內(nèi)，所述數(shù)據(jù)采集裝置的通用性不強。

因此，本領(lǐng)域的技術(shù)人員一直致力于研發(fā)一種數(shù)據(jù)采集速度快，實時采集速度快，響應(yīng)及時，能實現(xiàn)多通道的數(shù)據(jù)采集的數(shù)據(jù)采集裝置。

技術(shù)實現(xiàn)要素：

本實用新型要解決的技術(shù)問題是提供一種數(shù)據(jù)采集裝置，該數(shù)據(jù)采集裝置數(shù)據(jù)采集速度快，實時采集速度快，響應(yīng)及時，能實現(xiàn)多通道的數(shù)據(jù)采集及數(shù)據(jù)回放。

為解決上述技術(shù)問題，本實用新型提供的一種數(shù)據(jù)采集裝置，包括數(shù)據(jù)收發(fā)模塊、與所述數(shù)據(jù)收發(fā)模塊連接的數(shù)據(jù)轉(zhuǎn)換模塊、與所述數(shù)據(jù)轉(zhuǎn)換模塊連接的數(shù)據(jù)控制模塊、與所述數(shù)據(jù)控制模塊連接的采集緩存模塊及回放緩存模塊、與所述采集緩存模塊及回放緩存模塊連接的數(shù)據(jù)緩存控制模塊，所述數(shù)據(jù)控制模塊包括：CPU子模塊、第一串行通訊接口、與所述第一串行通訊接口連接的第一數(shù)據(jù)緩存控制子模塊、第二串行通訊接口、與所述第二串行通訊接口連接的第二數(shù)據(jù)緩存控制子模塊、與所述第一數(shù)據(jù)緩存控制子模塊及第一串行通訊接口連接的采集緩存模塊，與所述第二數(shù)據(jù)緩存控制子模塊及第二串行通訊接口連接的回放緩存模塊，所述CPU子模塊與所述第一串行通訊接口、第二串行通訊接口、第一數(shù)據(jù)緩存控制子模塊及第二數(shù)據(jù)緩存控制子模塊連接，其中，所述數(shù)據(jù)轉(zhuǎn)換模塊為TS5V330PWR模塊。

優(yōu)選地，所述數(shù)據(jù)控制模塊為TMS320VC5402模塊，所述TS5V330PWR模塊的S1D端及S2D端與所述TMS320VC5402模塊的BCLKX端及BCLKR端連接，所述TS5V330PWR模塊的S1C端及S2C端與所述所述TMS320VC5402模塊的BFSX端及BFSR連接,所述TS5V330PWR模塊的EN端與所述TMS320VC5402模塊的BDR端連接，所述TS5V330PWR模塊的IN端與所述TMS320VC5402模塊的BDR端連接。

優(yōu)選地，所述第一串行通訊接口及所述第二串行通訊接口為McBSP接口。

優(yōu)選地，所述數(shù)據(jù)緩存控制模塊為DMA模塊。

優(yōu)選地，所述數(shù)據(jù)收發(fā)模塊為FPGA采集模塊。

優(yōu)選地，所述采集緩存模塊及回放緩存模塊為Spotify緩存模塊。

采用上述結(jié)構(gòu)之后，數(shù)據(jù)收發(fā)模塊對音頻或者圖像等模擬數(shù)據(jù)進行收集，并將所收集的模擬數(shù)據(jù)發(fā)送給所述TS5V330PWR模塊模塊，所述TS5V330PWR模塊內(nèi)部集成了實時定時器、抗混疊濾波器與重構(gòu)濾波器以及與與許多DSP芯片相連的同步串行通信接口，所述TS5V330PWR模塊模塊將多路模擬信號有序轉(zhuǎn)換為數(shù)字信號，所述TS5V330PWR模塊模塊并將所述數(shù)據(jù)信號發(fā)送給所述TMS320VC5402模塊，由2個多路緩沖串行通訊接口McBSP接口及多個DMA通過道進行多線路數(shù)據(jù)緩沖控制處理，然后將所述多路采集轉(zhuǎn)換的數(shù)字信號有序發(fā)送給采集緩存模塊，數(shù)據(jù)緩存控制模塊將所述采集緩存模塊的數(shù)據(jù)通過多路的DMA通道發(fā)送給回放緩存模塊，回放緩存模塊再將數(shù)據(jù)信號通過數(shù)據(jù)控制模塊、數(shù)據(jù)轉(zhuǎn)換模塊及數(shù)據(jù)收發(fā)模塊進行回放，該數(shù)據(jù)采集裝置數(shù)據(jù)采集速度快，實時采集速度快，響應(yīng)及時，能實現(xiàn)多通道的數(shù)據(jù)采集及數(shù)據(jù)回放。

附圖說明

圖1為本實用新型數(shù)據(jù)采集裝置的的結(jié)構(gòu)圖；

圖2為本實用新型數(shù)據(jù)轉(zhuǎn)換模塊與數(shù)據(jù)控制模塊的連接圖。

具體實施方式

為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用于解釋本實用新型，并不用于限定本實用新型。

請參閱圖1，圖1為本實用新型數(shù)據(jù)采集裝置的的結(jié)構(gòu)圖。

在本實施例中，一種數(shù)據(jù)采集裝置10，包括數(shù)據(jù)收發(fā)模塊11、與數(shù)據(jù)收發(fā)模塊11連接的數(shù)據(jù)轉(zhuǎn)換模塊12、與數(shù)據(jù)轉(zhuǎn)換模塊12連接的數(shù)據(jù)控制模塊13、與數(shù)據(jù)控制模塊13連接的采集緩存模塊14及回放緩存模塊15、與采集緩存模塊14及回放緩存模塊15連接的數(shù)據(jù)緩存控制模塊16，數(shù)據(jù)控制模塊13包括：CPU子模塊135、第一串行通訊接口131、與第一串行通訊接口131連接的第一數(shù)據(jù)緩存控制子模塊132、第二串行通訊接口133、與第二串行通訊接口133連接的第二數(shù)據(jù)緩存控制子模塊134、與第一數(shù)據(jù)緩存控制子模塊132及第一串行通訊接口131連接的采集緩存模塊14，與第二數(shù)據(jù)緩存控制子模塊134及第二串行通訊接口133連接的回放緩存模塊15，CPU子模塊135與所述第一串行通訊接口131、第二串行通訊接口133、第一數(shù)據(jù)緩存控制子模塊132及第二數(shù)據(jù)緩存控制子模塊134連接，其中，所述數(shù)據(jù)轉(zhuǎn)換模塊為TS5V330PWR模塊。

請再參閱圖2，圖2為本實用新型數(shù)據(jù)轉(zhuǎn)換模塊與數(shù)據(jù)控制模塊的連接圖。

在本實施例，優(yōu)選的數(shù)據(jù)控制模塊13為TMS320VC5402模塊，在其他實施例，數(shù)據(jù)控制模塊13也可以為其他類型的數(shù)據(jù)處理模塊，數(shù)據(jù)控制模塊13與所述數(shù)據(jù)轉(zhuǎn)換模塊的連接方式如下：TS5V330PWR模塊的S1D端及S2D端與所述TMS320VC5402模塊的BCLKX端及BCLKR端連接，所述TS5V330PWR模塊的S1C端及S2C端與所述所述TMS320VC5402模塊的BFSX端及BFSR連接,所述TS5V330PWR模塊的EN端與所述TMS320VC5402模塊的BDR端連接，所述TS5V330PWR模塊的IN端與所述TMS320VC5402模塊的BDR端連接。

在本實施例，優(yōu)選的第一串行通訊接口及所述第二串行通訊接口為McBSP接口，在其他實施例，第一串行通訊接口及所述第二串行通訊接口也可以為其他類型的接口。

在本實施例，優(yōu)選的數(shù)據(jù)緩存控制模塊136為DMA模塊。

在本實施例，優(yōu)選的數(shù)據(jù)收發(fā)模塊11為FPGA采集模塊，在其他實施例，數(shù)據(jù)收發(fā)模塊11也可以為其他類型的數(shù)據(jù)收發(fā)模塊。

在本實施例，優(yōu)先的采集緩存模塊14及回放緩存模塊15為Spotify緩存模塊，在其他實施例，采集緩存模塊14及回放緩存模塊15也可以為其他類型的數(shù)據(jù)收發(fā)模塊

采用上述結(jié)構(gòu)之后，數(shù)據(jù)收發(fā)模塊11對音頻或者圖像等模擬數(shù)據(jù)進行收集，并將所收集的模擬數(shù)據(jù)發(fā)送給所述TS5V330PWR模塊模塊，所述TS5V330PWR模塊內(nèi)部集成了實時定時器、抗混疊濾波器與重構(gòu)濾波器以及與與許多DSP芯片相連的同步串行通信接口，所述TS5V330PWR模塊模塊將多路模擬信號有序轉(zhuǎn)換為數(shù)字信號，所述TS5V330PWR模塊模塊并將所述數(shù)據(jù)信號發(fā)送給所述TMS320VC5402模塊，由2個多路緩沖串行通訊接口McBSP接口及多個DMA通過道進行多線路數(shù)據(jù)緩沖控制處理，然后將所述多路采集轉(zhuǎn)換的數(shù)字信號有序發(fā)送給采集緩存模塊14，數(shù)據(jù)緩存控制模塊16將所述采集緩存模塊的數(shù)據(jù)通過多路的DMA通道發(fā)送給回放緩存模塊15，回放緩存模塊15再將數(shù)據(jù)信號通過數(shù)據(jù)控制模塊13、數(shù)據(jù)轉(zhuǎn)換模塊12及數(shù)據(jù)收發(fā)模塊11進行回放，該數(shù)據(jù)采集裝置10數(shù)據(jù)采集速度快，實時采集速度快，響應(yīng)及時，能實現(xiàn)多通道的數(shù)據(jù)采集及數(shù)據(jù)回放。

應(yīng)當(dāng)理解的是，以上僅為本實用新型的優(yōu)選實施例，不能因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實用新型的專利保護范圍內(nèi)。