本發(fā)明屬于集成電路技術(shù)領(lǐng)域，特別涉及一種系統(tǒng)死機(jī)的裝置及方法。

背景技術(shù)：

在電子系統(tǒng)應(yīng)用過程中，經(jīng)常碰到因電源異常而死機(jī)現(xiàn)象。如附圖1所示，一般的電子系統(tǒng)在電源電壓vdd上電過程中，vdd小于上電復(fù)位電壓vpor時(shí)復(fù)位信號(hào)reset為低電平，當(dāng)vdd上升而大于vpor時(shí)復(fù)位信號(hào)reset跳變?yōu)楦唠娖剑瓿上到y(tǒng)復(fù)位，然后系統(tǒng)正常工作。在電子系統(tǒng)正常工作過程中，如果電源電壓vdd小于低壓復(fù)位電壓vlvr時(shí)復(fù)位信號(hào)reset為低電平，當(dāng)vdd上升而大于vpor時(shí)復(fù)位信號(hào)reset跳變?yōu)楦唠娖剑瑢?duì)系統(tǒng)進(jìn)行復(fù)位，避免了因電源異常而死機(jī)。

但是如果在系統(tǒng)運(yùn)行過程中，vdd電壓突變降低而沒有低于vlvr，或者突變升高，這些情況下，一般的電子系統(tǒng)控制方法既不會(huì)給出復(fù)位信號(hào)，也不會(huì)實(shí)施適當(dāng)?shù)目刂?，仍然勉?qiáng)運(yùn)行，非常容易發(fā)生死機(jī)。進(jìn)一步的，如果電子系統(tǒng)給出復(fù)位信號(hào)，那么等到vdd穩(wěn)定后，只能重新運(yùn)行系統(tǒng)，不能繼續(xù)運(yùn)行于vdd突變前的工作狀態(tài)。

如專利申請(qǐng)201510410788.8公開了一種靈活性系統(tǒng)死機(jī)監(jiān)控系統(tǒng)及其操作方法，所述的監(jiān)控系統(tǒng)包括通用異步收發(fā)傳輸器uart，控制器模塊mcu和復(fù)位芯片，控制器模塊mcu內(nèi)設(shè)有發(fā)送模塊、接收模塊、控制中心和信號(hào)發(fā)射模塊，系統(tǒng)cpu內(nèi)設(shè)接收模塊、應(yīng)答模塊和重啟模塊，發(fā)送模塊通過uart與mcu接收模塊相連接，應(yīng)答模塊通過uart與mcu的接收模塊相連接，信號(hào)發(fā)射模塊通過復(fù)位芯片連接在重啟模塊上，控制中心與發(fā)送模塊和接收模塊相連；本發(fā)明通過mcu控制器以及uart定時(shí)檢測(cè)cpu是否死機(jī)，監(jiān)測(cè)和控制精準(zhǔn)；裝置的靈活性高，方便操作人員調(diào)節(jié)和控制。

然而，該申請(qǐng)是通過mcu控制器以及uart定時(shí)檢測(cè)cpu是否死機(jī)，仍然不能解決上述死機(jī)問題，且在死機(jī)狀態(tài)下，對(duì)于cpu的檢測(cè)是無法實(shí)現(xiàn)的，也就是說無法做到避免死機(jī)的狀態(tài)。

技術(shù)實(shí)現(xiàn)要素：

基于此，因此本發(fā)明的首要目地是提供一種解決系統(tǒng)死機(jī)的裝置及方法，該裝置及方法能夠解決電源異常引起的死機(jī)問題。

本發(fā)明的另一個(gè)目地在于提供一種解決系統(tǒng)死機(jī)的裝置及方法，該裝置及方法通過檢測(cè)及監(jiān)控vdd的變化，控制系統(tǒng)復(fù)位或暫停，從而避免死機(jī)問題，解決電源異常引起的死機(jī)，且實(shí)現(xiàn)簡(jiǎn)便，成本低廉。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為：

一種解決系統(tǒng)死機(jī)的裝置，其特征在于該裝置包括：

vdd檢測(cè)單元，用于實(shí)時(shí)檢測(cè)電源電壓vdd，將vdd與上電復(fù)位電壓vpor或低壓復(fù)位電壓vlvr比較，并把比較結(jié)果輸出到邏輯控制單元；還檢測(cè)是否發(fā)生vdd突變，把檢測(cè)結(jié)果輸出到邏輯控制單元；

邏輯控制單元，用于控制系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core；

系統(tǒng)時(shí)鐘單元，用于給系統(tǒng)內(nèi)核core提供時(shí)鐘，并受控于邏輯控制單元；

系統(tǒng)內(nèi)核core，用于運(yùn)行程序?qū)崿F(xiàn)設(shè)定的功能，并受控于邏輯控制單元。

一種解決系統(tǒng)死機(jī)的方法，包括：

101、電源vdd上電時(shí)，檢測(cè)vdd，

102、判斷是否vdd>vpor，若vdd<vpor則通過復(fù)位系統(tǒng)，并返回繼續(xù)進(jìn)行判斷；若vdd>vpor，則正常運(yùn)行系統(tǒng)；

103、運(yùn)行系統(tǒng)時(shí)，實(shí)時(shí)檢測(cè)vdd；

104、判斷是否vdd<vpor，并依據(jù)判斷結(jié)果進(jìn)行復(fù)位或暫停系統(tǒng)。

進(jìn)一步，所述104步驟中，若vdd下降到vdd<vlvr，則進(jìn)入復(fù)位系統(tǒng)，進(jìn)行復(fù)位；后續(xù)若vdd上升到vdd>vpor則重新運(yùn)行系統(tǒng)，否則一直處于復(fù)位態(tài)。

進(jìn)一步，所述104步驟中，若vdd突變降低但vdd>vlvr，或者vdd突變升高，那么暫停系統(tǒng)；后續(xù)若vdd穩(wěn)定則運(yùn)行系統(tǒng)且能繼續(xù)運(yùn)行于vdd突變前的工作狀態(tài)，否則一直處于暫停態(tài)。

本發(fā)明所實(shí)現(xiàn)的裝置及方法，通過vdd檢測(cè)單元檢測(cè)到vdd的變化，并通過邏輯控制單元控制系統(tǒng)內(nèi)核的運(yùn)行，在vdd穩(wěn)定后，系統(tǒng)能繼續(xù)運(yùn)行于vdd突變前的工作狀態(tài)，從而避免死機(jī)，解決電源異常引起的死機(jī)問題。

附圖說明

圖1是現(xiàn)有技術(shù)電影異常引起死機(jī)的電壓狀態(tài)圖。

圖2是本發(fā)明所實(shí)施解決系統(tǒng)死機(jī)的裝置的結(jié)構(gòu)框圖。

圖3是本發(fā)明所實(shí)施解決系統(tǒng)死機(jī)的控制流程圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

如圖2所示，為本發(fā)明實(shí)施例提供一種解決系統(tǒng)死機(jī)的裝置，該裝置包括有：

vdd檢測(cè)單元，用于實(shí)時(shí)檢測(cè)電源電壓，將vdd與vpor或vlvr比較，并把比較結(jié)果輸出到邏輯控制單元。還檢測(cè)是否發(fā)生vdd突變，把檢測(cè)結(jié)果輸出到邏輯控制單元；

邏輯控制單元，用于控制系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core；

系統(tǒng)時(shí)鐘單元，用于給系統(tǒng)內(nèi)核core提供時(shí)鐘，并受控于邏輯控制單元；

系統(tǒng)內(nèi)核core，用于運(yùn)行程序?qū)崿F(xiàn)設(shè)定的功能，并受控于邏輯控制單元。

其中，vdd檢測(cè)單元連接于邏輯控制單元，邏輯控制單元連接于系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core，系統(tǒng)時(shí)鐘單元又連接于系統(tǒng)內(nèi)核core，為系統(tǒng)內(nèi)核core提供時(shí)鐘信號(hào)。

當(dāng)電源vdd上電時(shí)，若vdd檢測(cè)單元檢測(cè)到vdd<vpor，并把比較結(jié)果輸出到邏輯控制單元，邏輯控制單元復(fù)位系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core。若vdd檢測(cè)單元檢測(cè)到vdd>vpor，并把比較結(jié)果輸出到邏輯控制單元，邏輯控制單元運(yùn)行系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core。

運(yùn)行系統(tǒng)時(shí)，若vdd檢測(cè)單元檢測(cè)到vdd<vlvr，并把比較結(jié)果輸出到邏輯控制單元，邏輯控制單元復(fù)位系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core。后續(xù)若vdd檢測(cè)單元檢測(cè)到vdd>vpor，并把比較結(jié)果輸出到邏輯控制單元，邏輯控制單元運(yùn)行系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core，否則一直處于復(fù)位態(tài)；

運(yùn)行系統(tǒng)時(shí)，若vdd檢測(cè)單元檢測(cè)到vdd突變降低但vdd>vlvr，或者檢測(cè)到vdd突變升高，并把比較結(jié)果輸出到邏輯控制單元，邏輯控制單元暫停系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core。后續(xù)若vdd檢測(cè)單元檢測(cè)到vdd穩(wěn)定，并把比較結(jié)果輸出到邏輯控制單元，邏輯控制單元運(yùn)行系統(tǒng)時(shí)鐘單元和系統(tǒng)內(nèi)核core，且能繼續(xù)運(yùn)行于vdd突變前的工作狀態(tài)，否則一直處于暫停態(tài)。

如圖3所示，為本發(fā)明實(shí)施例提供一種解決系統(tǒng)死機(jī)的方法，包括：

電源vdd上電時(shí)，若vdd<vpor(上電復(fù)位電壓)復(fù)位系統(tǒng)，若vdd>vpor運(yùn)行系統(tǒng)；

運(yùn)行系統(tǒng)時(shí)，實(shí)時(shí)檢測(cè)vdd，若vdd下降到vdd<vlvr(低壓復(fù)位電壓)復(fù)位系統(tǒng)，后續(xù)若vdd上升到vdd>vpor則重新運(yùn)行系統(tǒng)，否則一直處于復(fù)位態(tài)；

運(yùn)行系統(tǒng)時(shí)，實(shí)時(shí)檢測(cè)vdd，若vdd突變降低但vdd>vlvr，或者vdd突變升高，那么暫停系統(tǒng)。后續(xù)若vdd穩(wěn)定則運(yùn)行系統(tǒng)且能繼續(xù)運(yùn)行于vdd突變前的工作狀態(tài)，否則一直處于暫停態(tài)。

本發(fā)明所實(shí)現(xiàn)的裝置及方法，通過vdd檢測(cè)單元檢測(cè)到vdd的變化，并通過邏輯控制單元控制系統(tǒng)內(nèi)核的運(yùn)行，在vdd穩(wěn)定后，系統(tǒng)能繼續(xù)運(yùn)行于vdd突變前的工作狀態(tài)，從而避免死機(jī)，解決電源異常引起的死機(jī)問題。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。