本發(fā)明涉及大數(shù)據(jù)搜索領(lǐng)域，具體地說是加速arm處理器并行工作的方法及系統(tǒng)。

背景技術(shù)：

目前arm處理器發(fā)展日新月異，性能越來越強勁，單個arm處理器可以達到2.0ghz以上的主頻以及10核以上的內(nèi)核數(shù)，由于采用了與x86不同的架構(gòu)和指令集，由arm處理器組成的系統(tǒng)便于裁剪，結(jié)構(gòu)簡單，且功耗非常低。arm（英文全稱為advancedriscmachines，是英國acorn有限公司設計的低功耗成本的第一款risc微處理器）處理器所具有的各種數(shù)據(jù)總線已經(jīng)于x86的處理器趨于一致，常用的pcie（英文全稱為peripheralcomponentinterconnectexpress，中文翻譯為高速串行計算機擴展總線標準）、usb（英文全稱為universalserialbus，中文翻譯為通用串行總線）、vga（英文全稱為videographicsarray，中文翻譯為視頻圖形陣列）、hdmi（英文全稱為highdefinitionmultimediainterface，中文翻譯為高清晰度多媒體接口）、sata（英文全稱為serialadvancedtechnologyattachment，中文翻譯為串行高級技術(shù)附件）等信號總線都被集成在arm處理器中，不需要單獨橋片的支持。

在高性能服務器以及計算機領(lǐng)域，仍然是x86處理器的天下，多個cpu可以并行工作，分擔負載，提高工作效率。目前基于arm處理器的高性能服務器以及計算機已經(jīng)初見雛形，但是國內(nèi)還處于空白期，還需要做很多技術(shù)探索。

以太網(wǎng)、pcie和rapidio是現(xiàn)在多系統(tǒng)進行數(shù)據(jù)傳輸?shù)闹饕夹g(shù)，但是以太網(wǎng)由于受到負載和通訊協(xié)議的限制，存在網(wǎng)絡延遲大、容易丟包等缺點，pci-e則沒有完全擺脫落后的pci總線的協(xié)議限制。

rapidio是由motorola和mercury等公司率先倡導的一種高性能、低引腳數(shù)、基于數(shù)據(jù)包交換的互連體系結(jié)構(gòu)，是為滿足和未來高性能嵌入式系統(tǒng)需求而設計的一種開放式互連技術(shù)標準。rapidio主要應用于嵌入式系統(tǒng)內(nèi)部互連，支持芯片到芯片、板到板間的通訊，可作為嵌入式設備的背板（backplane）連接。

rapidio協(xié)議由邏輯層、傳輸層和物理層構(gòu)成。邏輯層定義了所有協(xié)議和包格式，這是對終端進行初始化和完成傳送的很有必要的信息；傳輸層為數(shù)據(jù)包從一個終端到另一個終端通道的必要信息；物理層描述了設備之間接口協(xié)議，例如包傳裝置，流量控制，電特性及低級錯誤管理等。rapidio分為并行rapidio標準和串行rapidio標準，串行rapidio是指物理層采用串行差分模擬信號傳輸?shù)膔apidio標準。

如何利用rapidio實現(xiàn)加速arm處理器并行工作，是需要解決的技術(shù)問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的技術(shù)任務是針對以上不足，提供加速arm處理器并行工作的方法及系統(tǒng)，來解決arm處理器通過以太網(wǎng)或pcie總線互連時工作效率低的問題。

本發(fā)明的技術(shù)任務是按以下方式實現(xiàn)的：

加速arm處理器并行工作的方法，將每個arm處理器的pcie總線轉(zhuǎn)換為rapidio總線，arm處理器之間通過rapidio總線進行數(shù)據(jù)通信。

進一步的，包括如下步驟：

s1、在每個arm處理器上均連接pcie轉(zhuǎn)rapidio橋，通過rapidio橋?qū)rm處理器的pcie總線轉(zhuǎn)換為rapidio總線；

s2、在pcie轉(zhuǎn)rapidio橋之間設置rapidio交換芯片，每個pcie轉(zhuǎn)rapidio橋均與rapidio交換芯片連接，通過pcie轉(zhuǎn)rapidio橋和rapidio交換芯片配合，arm處理器之間通過rapidio總線進行數(shù)據(jù)通信。

加速arm處理器并行工作的系統(tǒng)，包括rapidio交換芯片、多個arm處理器以及多個pcie轉(zhuǎn)rapidio橋，每個arm處理器對應一個pcie轉(zhuǎn)rapidio橋，且每個arm處理器均通過pcie總線和與其對應的pcie轉(zhuǎn)rapidio橋連接，每個pcie轉(zhuǎn)rapidio橋均通過rapidio總線與rapidio交換芯片連接。

進一步的，每個arm處理器上均設置有網(wǎng)絡接口、usb接口以及顯示接口。

本發(fā)明的加速arm處理器并行工作的方法及系統(tǒng)具有以下優(yōu)點：

1、將每個ram處理器的pcie總線轉(zhuǎn)換為rapidio總線，ram處理器之間通過rapidio總線進行數(shù)據(jù)通信，可以實現(xiàn)多個ram處理器的并行工作，有效分擔負載，提高工作效率；

2、rapidio總線具有與pcie總線和以太網(wǎng)相似的功能，并具有其它互連技術(shù)無法復制的功能，如：低時延、低抖動的系統(tǒng)事件分發(fā)，組合式鏈路層和網(wǎng)絡層流量控制機制，可配置的誤碼檢測和模糊拓撲路由可實現(xiàn)高效的備份、高可靠性和可用性，讀/寫和進程間通信消息語義的硬件實現(xiàn)，這些功能允許系統(tǒng)架構(gòu)師創(chuàng)建性能更高、功耗更低并且更容易擴展的系統(tǒng)。

附圖說明

下面結(jié)合附圖對本發(fā)明進一步說明。

附圖1為實施例1加速arm處理器并行工作的方法的工作原理框圖。

具體實施方式

參照說明書附圖和具體實施例對本發(fā)明的基于rapidio的arm處理器并行工作方法及系統(tǒng)作以下詳細地說明。

實施例1：

如附圖1所示，本發(fā)明的基于rapidio的arm處理器并行工作方法，將每個arm處理器的pcie總線轉(zhuǎn)換為rapidio總線，arm處理器之間通過rapidio總線進行數(shù)據(jù)通信。

具體包括如下步驟：

（1）、在每個arm處理器上均連接pcie轉(zhuǎn)rapidio橋，通過pcie轉(zhuǎn)rapidio橋?qū)rm處理器的pcie總線轉(zhuǎn)換為rapidio總線；

（2）、在pcie轉(zhuǎn)rapidio橋之間設置rapidio交換芯片，每個pcie轉(zhuǎn)rapidio橋均與rapidio交換芯片連接，通過pcie轉(zhuǎn)rapidio橋和rapidio交換芯片配合，arm處理器之間通過rapidio總線進行數(shù)據(jù)通信。

其中，pcie轉(zhuǎn)rapidio橋用于將arm處理器的pcie總線轉(zhuǎn)換為rapidio總線，常用的pcie轉(zhuǎn)rapidio橋如idt公司提供的tsi620和tsi721。

rapidio交換芯片用于實現(xiàn)rapidio的互聯(lián)，研制rapidio交換芯片的廠商主要有tundra公司、idt公司和redswitch公司等。redswitch公司的產(chǎn)品及應用都較少，tundra公司后并入idt公司。idt公司提供了多種高性能，低功耗的rapidio交換芯片，幾種應用較多的rapidio交換芯片如下：

1)cps-1848

cps-1848芯片基于rapidio2.1規(guī)范，共有48路串行通道，可以靈活配置為12×4，18×2，18×1的端口工作方式，端口數(shù)最多可以配置為18個，芯片內(nèi)部交換帶寬達到240gbps，提供無阻塞的全雙工交換能力。高性能的serdes通道可以實現(xiàn)單路1.25、2.5、3.125、5.0或6.25gbaud的傳輸速率。

2）cps-1432

cps-1432芯片基于rapidio2.1規(guī)范，共有32路串行通道，可以靈活配置為8×4，14×2，14×1的端口工作方式，端口數(shù)最多可以配置為14個，芯片內(nèi)部交換帶寬達到160gbps，(同上）。

3）cps-1616

cps-1616芯片基于rapidio2.1規(guī)范，共有16路串行通道，可以靈活配置為4×4，8×2，16×1的端口工作方式，端口數(shù)最多可以配置為16個，芯片內(nèi)部交換帶寬達到80gbps，(同上)。

4）tsi578

tsi578芯片是tundra公司推出的rapidio交換產(chǎn)品，后并入idt公司，該芯片基于rapidio1.3規(guī)范，共有16路串行通道，可以靈活配置為8×4或16×1的端口工作方式，(同上）2.5或3.125gbaud的傳輸速率。

實施例2：

本發(fā)明的加速arm處理器并行工作的系統(tǒng)，包括rapidio交換芯片、多個arm處理器以及多個pcie轉(zhuǎn)rapidio橋，每個arm處理器對應一個pcie轉(zhuǎn)rapidio橋，且每個arm處理器均通過pcie總線和與其對應的pcie轉(zhuǎn)rapidio橋連接，每個pcie轉(zhuǎn)rapidio橋均通過rapidio總線與rapidio交換芯片連接。

其中，pcie轉(zhuǎn)rapidio橋用于將與其對應的arm處理器的pcie總線轉(zhuǎn)換為rapidio總線，每個pcie轉(zhuǎn)rapidio橋均與rapidio交換芯片連接，rapidio交換芯片用于實現(xiàn)多個pcie轉(zhuǎn)rapidio橋的互聯(lián)，從而在pcie轉(zhuǎn)rapidio橋和rapidio交換芯片的配合下，多個處理器之間可通過rapidio總線進行數(shù)據(jù)通信。常用的pcie轉(zhuǎn)rapidio橋如idt公司提供的tsi620和tsi721，常用的rapidio交換芯片如idt公司提供的cps-1848、cps-1432、cps-1616和tsi578，在實際應用中，用于可根據(jù)需要選擇合適的pcie轉(zhuǎn)rapidio橋和rapidio交換芯片。

每個arm處理器上均設置有網(wǎng)絡接口、usb接口以及顯示接口，網(wǎng)絡接口通過網(wǎng)絡信號總線接收外部網(wǎng)絡信號，usb接口通過usb信號總線接收外部usb信號，顯示接口通過顯示信號總線接收外部顯示信號。

本發(fā)明的加速arm處理器并行工作的系統(tǒng)能夠?qū)崿F(xiàn)實施例1中的加速arm處理器并行工作的方法。

通過上面具體實施方式，所述技術(shù)領(lǐng)域的技術(shù)人員可容易的實現(xiàn)本發(fā)明。但是應當理解，本發(fā)明并不限于上述公開的具體實施方式。在公開的實施方式的基礎上，所述技術(shù)領(lǐng)域的技術(shù)人員可任意組合不同的技術(shù)特征，從而實現(xiàn)不同的技術(shù)方案。

除說明書所述的技術(shù)特征外，均為本專業(yè)技術(shù)人員的已知技術(shù)。