并行處理器中的共享存儲(chǔ)結(jié)構(gòu)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域，特別涉及并行處理器中的線程之間采用信息傳遞機(jī)制的數(shù)據(jù)交換與存儲(chǔ)。
【背景技術(shù)】
[0002]現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)以多處理器、多線程并行方式提高其處理能力，這一方式要求在多線程之間低開銷地交換信息。而目前線程間的信息傳遞通常采用由軟件實(shí)現(xiàn)的互斥機(jī)制，效率很低，實(shí)現(xiàn)也很復(fù)雜。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是:提供一種專門用于多處理器多線程之間采用信息傳遞機(jī)制的、數(shù)據(jù)交換的共享存儲(chǔ)結(jié)構(gòu)及方法，高效完成并行機(jī)中處理器間多線程的信息交換。
[0004]本發(fā)明的技術(shù)方案是:一種并行處理器中的共享存儲(chǔ)結(jié)構(gòu)，其特征是:它包括:數(shù)個(gè)信息通道，讀寫雙通道存儲(chǔ)器，數(shù)個(gè)多播計(jì)數(shù)器組，以及仲裁器；
[0005]所述數(shù)個(gè)信息通道各自連接多個(gè)并行處理器，每一所述并行處理器執(zhí)行2-16個(gè)線程；所述的數(shù)個(gè)信息通道均包括:地址信號(hào)線端、存儲(chǔ)使能信號(hào)線端、讀寫選擇信號(hào)線端、字節(jié)選擇信號(hào)線端、輸入數(shù)據(jù)信號(hào)線端、輸出數(shù)據(jù)信號(hào)線端、輸出有效信號(hào)線端；所述輸入數(shù)據(jù)信號(hào)線端中包括:輸入數(shù)據(jù)線端、多播計(jì)數(shù)線端、以及阻塞/非阻塞模式線端；
[0006]所述讀寫雙通道存儲(chǔ)器用于存取所述線程間傳遞的數(shù)據(jù)，數(shù)據(jù)寬度為4個(gè)字節(jié)，能夠按字節(jié)存取，數(shù)據(jù)是32位的單精度字或者64位的雙精度字；
[0007]所述的數(shù)個(gè)多播計(jì)數(shù)器組各自包含η個(gè)計(jì)數(shù)器，所述計(jì)數(shù)器用于記載多播計(jì)數(shù)信息，由地址信號(hào)選取，相應(yīng)的信號(hào)控制進(jìn)行讀、寫和遞減操作；
[0008]所述仲裁器執(zhí)行輪循仲裁算法，每次選擇一個(gè)所述線程對(duì)所述讀寫雙通道存儲(chǔ)器進(jìn)tx讀與。
[0009]一種并行處理器中的共享存儲(chǔ)方法，它上所述的并行處理器中的共享存儲(chǔ)結(jié)構(gòu)，并執(zhí)行以下操作:
[0010]A.阻塞模式的寫操作
[0011]Al.當(dāng)幾個(gè)來自所述信息通道的線程同時(shí)請(qǐng)求向所述雙通道存儲(chǔ)器寫數(shù)據(jù)時(shí)，由所述仲裁器選取其中一個(gè)線程，并輸出該線程給出的地址信號(hào)；
[0012]A2.由所述地址信號(hào)的最低1-2位選取一個(gè)所述多播計(jì)數(shù)器組，由所述地址信號(hào)的其它位選取該多播計(jì)數(shù)器組內(nèi)相應(yīng)的計(jì)數(shù)器，檢查該計(jì)數(shù)器的值是否為O ;
[0013]A3.如果為0，則將該線程給出的多播計(jì)數(shù)寫入該計(jì)數(shù)器，所述輸出有效信號(hào)線端置I，按照該線程給定地址將數(shù)據(jù)寫入所述雙通道存儲(chǔ)器；否則，
[0014]A4.所述輸出有效信號(hào)線端置0，本次寫操作失??；
[0015]B.阻塞模式的讀操作
[0016]B1.當(dāng)幾個(gè)來自所述信息通道的線程同時(shí)請(qǐng)求從所述雙通道存儲(chǔ)器讀數(shù)據(jù)時(shí)，由所述仲裁器選取其中一個(gè)線程，并輸出該線程給出的地址信號(hào)，該地址信號(hào)也用來選擇所述雙通道存儲(chǔ)器的一個(gè)字節(jié)；
[0017]B2.由所述地址信號(hào)的最低1-2位選取一個(gè)所述多播計(jì)數(shù)器組，由所述地址信號(hào)的其它位選取該多播計(jì)數(shù)器組內(nèi)相應(yīng)的計(jì)數(shù)器，檢查該計(jì)數(shù)器的值是否大于O ;
[0018]B3.如果大于0，則將該計(jì)數(shù)器值減1，所述輸出有效信號(hào)線端置1，按照該線程給定地址讀取所述雙通道存儲(chǔ)器的指定字節(jié)；否則，
[0019]B4.所述輸出有效信號(hào)線端置0，本次讀操作失?。?br>[0020]C.非阻塞模式的寫操作
[0021]Cl.當(dāng)幾個(gè)來自所述信息通道的線程同時(shí)請(qǐng)求向所述雙通道存儲(chǔ)器寫數(shù)據(jù)時(shí)，由所述仲裁器選取其中一個(gè)線程，并輸出該線程給出的地址信號(hào)；
[0022]C2.由所述地址信號(hào)的最低1-2位選取一個(gè)所述多播計(jì)數(shù)器組，由所述地址信號(hào)的其它位選取該多播計(jì)數(shù)器組內(nèi)相應(yīng)的計(jì)數(shù)器；
[0023]C3.將該線程給出的多播計(jì)數(shù)寫入該計(jì)數(shù)器，所述輸出有效信號(hào)線端置1，按照該線程給定地址將數(shù)據(jù)寫入所述雙通道存儲(chǔ)器；
[0024]D.非阻塞模式的讀操作
[0025]Dl.當(dāng)幾個(gè)來自所述信息通道的線程同時(shí)請(qǐng)求從所述雙通道存儲(chǔ)器讀數(shù)據(jù)時(shí)，由所述仲裁器選取其中一個(gè)線程，并輸出該線程給出的地址信號(hào)，該地址信號(hào)也用來選擇所述雙通道存儲(chǔ)器的一個(gè)字節(jié)；
[0026]D2.由所述地址信號(hào)的最低1-2位選取一個(gè)所述多播計(jì)數(shù)器組，由所述地址信號(hào)的其它位選取該多播計(jì)數(shù)器組內(nèi)相應(yīng)的計(jì)數(shù)器，檢查該計(jì)數(shù)器的值是否大于O ;
[0027]D3.如果大于0，則將該計(jì)數(shù)器值減1，所述輸出有效信號(hào)線端置1，按照該線程給定地址讀取所述雙通道存儲(chǔ)器的指定字節(jié)；否則，
[0028]D4.所述輸出有效信號(hào)線端置0，本次讀操作失敗。
[0029]本發(fā)明提供了并行處理器多線程間的信息傳遞機(jī)制，實(shí)現(xiàn)信息的多播傳輸，通常只需要一個(gè)時(shí)鐘就可以完成訪存互斥檢驗(yàn)，大大降低了通信開銷和功耗。本發(fā)明的結(jié)構(gòu)與方法還可以在可編程處理器陣列上高效地實(shí)現(xiàn)并行運(yùn)算。
【附圖說明】
[0030]附圖1為本發(fā)明結(jié)構(gòu)示意圖；
[0031]附圖2為本發(fā)明中多播計(jì)數(shù)器組結(jié)構(gòu)示意圖；
[0032]附圖3為本發(fā)明中阻塞模式的寫操作流程圖；
[0033]附圖4為本發(fā)明中阻塞模式及非阻塞模式的讀操作流程圖；
[0034]附圖5為本發(fā)明中非阻塞模式的寫操作流程圖。
【具體實(shí)施方式】
[0035]實(shí)施例1:參見附圖1、2，一種并行處理器中的共享存儲(chǔ)結(jié)構(gòu)，其特征是:它包括:數(shù)個(gè)信息通道，讀寫雙通道存儲(chǔ)器，數(shù)個(gè)多播計(jì)數(shù)器組，以及仲裁器；
[0036]所述數(shù)個(gè)信息通道各自連接多個(gè)并行處理器，每一所述并行處理器執(zhí)行2-16個(gè)線程；所述的數(shù)個(gè)信息通道均包括:地址信號(hào)線端、存儲(chǔ)使能信號(hào)線端、讀寫選擇信號(hào)線端、字節(jié)選擇信號(hào)線端、輸入數(shù)據(jù)信號(hào)線端、輸出數(shù)據(jù)信號(hào)線端、輸出有效信號(hào)線端；所述輸入數(shù)據(jù)信號(hào)線端中包括:輸入數(shù)據(jù)線端、多播計(jì)數(shù)線端、以及阻塞/非阻塞模式線端；
[0037]所述讀寫雙通道存儲(chǔ)器用于存取所述線程間傳遞的數(shù)據(jù)，數(shù)據(jù)寬度為4個(gè)字節(jié)，能夠按字節(jié)存取，數(shù)據(jù)是32位的單精度字或者64位的雙精度字；
[0038]所述的數(shù)個(gè)多播計(jì)數(shù)器組各自包含η個(gè)計(jì)數(shù)器，所述計(jì)數(shù)器用于記載多播計(jì)數(shù)信息，由地址信號(hào)選取，相應(yīng)的信號(hào)控制進(jìn)行讀、寫和遞減操作；
[0039]所述仲裁器執(zhí)行輪循仲裁算法，每次選擇一個(gè)所述線程對(duì)所述讀寫雙通道存儲(chǔ)器進(jìn)行讀與。
[0040]實(shí)施例2:參見附圖1、2，如實(shí)施例1所述并行處理器中的共享存儲(chǔ)結(jié)構(gòu)，其特征是:
[0041]所述信息通道的數(shù)量為4個(gè)，每個(gè)所述信息通道連接4個(gè)并行處理器；
[0042]所述多播計(jì)數(shù)器組的數(shù)量為16個(gè)，每個(gè)所述多播計(jì)數(shù)器組包含的計(jì)數(shù)器為16個(gè)，每個(gè)所述計(jì)數(shù)器為3-4比特，支持6-8個(gè)線程間的數(shù)據(jù)多播；
[0043]所述信息傳遞共享存儲(chǔ)結(jié)構(gòu)占有所述并行處理器數(shù)據(jù)存儲(chǔ)的地址空間，映射于該數(shù)據(jù)存儲(chǔ)空間的最高地址部分。
[0044]實(shí)施例3:參見附圖3、4、5，一種并行處理器中的共享存儲(chǔ)方法，它使用如實(shí)施例1或2所述的并行處理器中的共享存儲(chǔ)結(jié)構(gòu)，并執(zhí)行以下操作:
[0045]A.阻塞模式的寫操作
[0046]Al.當(dāng)幾個(gè)來自所述信息通道的線程同時(shí)請(qǐng)求向所述雙通道存儲(chǔ)器寫數(shù)據(jù)時(shí)，