技術(shù)總結(jié)
本發(fā)明提出了遠(yuǎn)程升級現(xiàn)場可編程門陣列的系統(tǒng)及方法，系統(tǒng)包括：現(xiàn)場可編程門陣列器件FPGA、中央處理器CPU、復(fù)雜可編程邏輯器件CPLD及閃存；CPLD分別與CPU、FPGA和閃存通過對應(yīng)的接口電性連接；CPLD模擬閃存的數(shù)據(jù)寫操作時(shí)序，將待升級鏡像文件寫入所述閃存；模擬閃存的數(shù)據(jù)讀操作時(shí)序，讀取所述閃存中存儲(chǔ)的鏡像文件至CPLD中；模擬FPGA的被動(dòng)加載配置接口時(shí)序，將CPLD中的鏡像文件發(fā)送至FPGA。本發(fā)明提高了FPGA芯片配置的成功率，縮短了配置的時(shí)間，減少了對CPU資源的占用。

技術(shù)研發(fā)人員：莫小妮;袁結(jié)全
受保護(hù)的技術(shù)使用者：深圳市風(fēng)云實(shí)業(yè)有限公司
文檔號(hào)碼：201710071858
技術(shù)研發(fā)日：2017.02.09
技術(shù)公布日：2017.06.13