本實(shí)用新型涉及集成電路領(lǐng)域，特別是涉及超大規(guī)模集成電路(VLSI)領(lǐng)域的設(shè)計(jì)方法。

背景技術(shù)：

近年來，集成電路行業(yè)受到國(guó)家政策支持力度加大和市場(chǎng)需求形勢(shì)趨好的推動(dòng)作用下，整體復(fù)蘇態(tài)勢(shì)強(qiáng)勁，產(chǎn)銷增長(zhǎng)加快,效益大幅提升，國(guó)內(nèi)產(chǎn)業(yè)實(shí)力進(jìn)一步增強(qiáng)，對(duì)提高我國(guó)電子信息產(chǎn)業(yè)核心競(jìng)爭(zhēng)力發(fā)揮了積極作用，整體產(chǎn)業(yè)呈現(xiàn)一派欣欣向榮的氣象。但是，我們?nèi)匀徊荒芎鲆暭呻娐樊a(chǎn)業(yè)是一個(gè)高風(fēng)險(xiǎn)、高投入的產(chǎn)業(yè)，傳統(tǒng)設(shè)計(jì)方式具有如下劣勢(shì)：工藝離散性強(qiáng)，不可控性高，開發(fā)周期長(zhǎng)，一般需多次MPW shutle，效率低下，致使產(chǎn)品成本高。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是針對(duì)SOC內(nèi)置RC Oscillator的校準(zhǔn)問題，針對(duì)當(dāng)前形勢(shì)提出一種易于實(shí)現(xiàn)的、高效的、低成本的、可靠的方法，實(shí)現(xiàn)高精度的Oscillator的校準(zhǔn)。

本實(shí)用新型的技術(shù)方案如下：

一種易于實(shí)現(xiàn)的SOC內(nèi)置高精度RC Oscillator的校準(zhǔn)系統(tǒng)，其特征在于：包括片外基準(zhǔn)，以及通過復(fù)用IO連接的集成電路，所述的集成電路包括片內(nèi)時(shí)鐘校準(zhǔn)邏輯，片內(nèi)時(shí)鐘校準(zhǔn)邏輯與復(fù)用IO連接，所述的片內(nèi)時(shí)鐘校準(zhǔn)邏輯與片內(nèi)RC振蕩電路連接，片內(nèi)RC振蕩電路連接有復(fù)用輸出端，所述片內(nèi)RC振蕩電路和復(fù)用輸出端之間反饋信號(hào)給片內(nèi)時(shí)鐘校準(zhǔn)邏輯，所述的片內(nèi)時(shí)鐘校準(zhǔn)邏輯還連接有片內(nèi)FLASH。

所述的片外基準(zhǔn)為通用PC機(jī)；所述的復(fù)用IO為IC與外界通訊端口；所述的片內(nèi)時(shí)鐘校準(zhǔn)邏輯，為純數(shù)字電路；所述的片內(nèi)RC振蕩電路，主要為模擬電路，所述的片內(nèi)FLASH一般為通用CMOS flash macro，進(jìn)一步的，復(fù)用IO(Pin2、Pin3)采用復(fù)用的形式，因此，沒有占用有限的IO資源；減少IO有利于控制芯片晶圓面積，從而降低成本；在外部設(shè)備兼容復(fù)用IO的電平模式前提下，能實(shí)現(xiàn)穩(wěn)定通訊，并且具有合理的ESD保護(hù)電路。因此，復(fù)用到GPIO上，一定程度上能保障電氣安全性和穩(wěn)定性。

進(jìn)一步的說，所述的片內(nèi)RC振蕩電路設(shè)置有與可微調(diào)電阻連接的第一接口，我們不必過多的顧慮集成電路的工藝離散性；從而縮短了設(shè)計(jì)周期，規(guī)避了風(fēng)險(xiǎn)，提高了效率；同時(shí)，采用所述的校準(zhǔn)系統(tǒng)后，所述的片內(nèi)RC振蕩電路不必過度的追求一致性和頻率精準(zhǔn)；因此，電路結(jié)構(gòu)簡(jiǎn)單，面積較小。

進(jìn)一步的說，所述的片內(nèi)RC振蕩電路輸出的信號(hào)作為片內(nèi)時(shí)鐘校準(zhǔn)邏輯的時(shí)鐘信號(hào)；所述的片內(nèi)RC振蕩電路的輸出信號(hào)clk_out，既作為被校準(zhǔn)信號(hào)，也作為片內(nèi)時(shí)鐘校準(zhǔn)邏輯工作的時(shí)鐘信號(hào)，因此片內(nèi)無(wú)需其他輔助時(shí)鐘。

用于校準(zhǔn)系統(tǒng)的校準(zhǔn)方法，其特征在于：包括以下步驟：

s01：片內(nèi)時(shí)鐘校準(zhǔn)邏輯從片內(nèi)FLASH中導(dǎo)出校準(zhǔn)信息到片內(nèi)時(shí)鐘校準(zhǔn)邏輯。

s02：判斷導(dǎo)出的數(shù)據(jù)，如果為FFH，表明導(dǎo)出的信息無(wú)效；因?yàn)椴脸蟮腃MOS flash macro，所有空間都為FFH，讀出FFH表明此空間沒有存儲(chǔ)過信息，校準(zhǔn)字節(jié)也不允許為FFH；如果判斷數(shù)據(jù)為FFH則轉(zhuǎn)入s03，否則轉(zhuǎn)入s12，將此數(shù)據(jù)導(dǎo)入到adj_byte；

s03：已經(jīng)進(jìn)入校準(zhǔn)階段，IC內(nèi)部等待外部基準(zhǔn)信號(hào)的到來；

s04：等待人工指令啟動(dòng)外部基準(zhǔn)；如果沒有指令則返回s03，否則到s05；

s05：IC內(nèi)部計(jì)數(shù)器啟動(dòng)，用clk_out來計(jì)數(shù)低電平的寬度；片外基準(zhǔn)PC以固定的波特率發(fā)送00H字節(jié)，因此，應(yīng)該收到9bit寬度的低電平；

s06：通過比較即時(shí)計(jì)數(shù)值與目標(biāo)值，來判斷自校準(zhǔn)是否完成；如果完成則以同樣的波特率反饋成功字節(jié)AAH；如果沒有完成則到s10，S10先判斷是否已經(jīng)到達(dá)掃描邊界；如果沒有到達(dá)邊界，則到S11，S11反饋失敗字節(jié)55H后，進(jìn)入到s05，循環(huán)校準(zhǔn)；如果到達(dá)邊界，則直接到達(dá)s07反饋成功字節(jié)AAH。外部基準(zhǔn)PC在判斷接收的數(shù)據(jù)的時(shí)候應(yīng)該注意：接收的失敗字節(jié)55H，由于時(shí)鐘沒有校準(zhǔn)，因此波特率不同，可能不是55H；

s07反饋成功字節(jié)AAH的時(shí)候，如果外部基準(zhǔn)PC收到不是AAH，也說明沒有成功?？傊和獠炕鶞?zhǔn)PC沒有收到AAH視為沒有校準(zhǔn)完、或者沒校準(zhǔn)成功；

s08：此處，校準(zhǔn)已經(jīng)成功完成，進(jìn)入記錄校準(zhǔn)字節(jié)的階段，我們將此時(shí)adj_byte信息寫入FLASH中；

s09：寫入完成，退出操作，校準(zhǔn)結(jié)束。

用于校準(zhǔn)系統(tǒng)的片內(nèi)時(shí)鐘校準(zhǔn)邏輯的校準(zhǔn)方法：復(fù)用IO傳遞給片內(nèi)時(shí)鐘校準(zhǔn)邏輯的信號(hào)通道為RX,稱為片內(nèi)RX，片內(nèi)時(shí)鐘校準(zhǔn)邏輯向復(fù)用IO傳遞信號(hào)的通道為TX，稱為片內(nèi)TX；

其特征在于：包括以下步驟：

s01：片內(nèi)時(shí)鐘校準(zhǔn)邏輯從片內(nèi)FLASH中導(dǎo)出校準(zhǔn)信息到片內(nèi)時(shí)鐘校準(zhǔn)邏輯；

s02：判斷導(dǎo)出的數(shù)據(jù)，如果為FFH，表明導(dǎo)出的信息無(wú)效。因?yàn)椴脸蟮腃MOS flash macro，所有空間都為FFH，讀出FFH表明此空間沒有存儲(chǔ)過信息，校準(zhǔn)字節(jié)也不允許為FFH；如果判斷數(shù)據(jù)為FFH則轉(zhuǎn)入s03，否則轉(zhuǎn)入s28；

s03：將adj_byte設(shè)置為中間值80H，并進(jìn)入standby模式，等待基準(zhǔn)信號(hào)。

s04：判斷片內(nèi)RX是否有下降沿到來。Uart的空閑狀態(tài)下是高電平，一旦有下降沿到來，表示有信息進(jìn)入IC；

s05：?jiǎn)?dòng)計(jì)數(shù)器，用clk_out計(jì)數(shù)低電平信號(hào)的寬度。片外基準(zhǔn)PC以固定的波特率發(fā)送00H字節(jié)，因此，應(yīng)該收到9bit寬度的低電平；

s06：判斷片內(nèi)RX是否有上升沿到來。上升沿到來表示一個(gè)字節(jié)傳遞結(jié)束。記錄此時(shí)計(jì)數(shù)器的值，與目標(biāo)值進(jìn)行對(duì)比如果小于目標(biāo)值表明內(nèi)部頻率偏小，則到s07，否則到s15；

s07：將adj_byte設(shè)置為最小值00H；即clk_out此時(shí)輸出最大頻率；

s08：通過片內(nèi)TX，返回錯(cuò)誤字節(jié)55H；

s09：講計(jì)數(shù)器清零，并進(jìn)入standby模式，等待片內(nèi)RX下一次下降沿到來；

s10：?jiǎn)?dòng)計(jì)數(shù)器，用更新后的clk_out重新計(jì)數(shù)低電平信號(hào)的寬度；

s11：判斷clk_out是否調(diào)整為最大頻率。如果不是則到s12，否則到s13；

s12：在最大頻率大于目標(biāo)頻率的前提下，進(jìn)入順序微調(diào)頻率的過程。在順序調(diào)整過程中，必然有adj_byte等于00H的條件下記錄寬度大于目標(biāo)值，因此，順序增加adj_byte就能使clk_out逐漸逼近目標(biāo)。監(jiān)測(cè)片內(nèi)RX上升沿到來時(shí)，記錄計(jì)數(shù)器的值，一旦出現(xiàn)記錄值小于目標(biāo)值，則跳出到s23(意味著內(nèi)部頻率達(dá)到目標(biāo))；否則轉(zhuǎn)到s14，經(jīng)過s14的微調(diào)后，再返回s08；

s13：在adj_byte等于00H的條件下，判斷內(nèi)部最大頻率是否大于目標(biāo)。如果大于則具備調(diào)整的條件，從而進(jìn)入s14來順序微調(diào)，否則不具備調(diào)整的條件，應(yīng)該直接跳出到s23；

s14：逐次遞增微調(diào)的過程；

s15：將adj_byte設(shè)置為最小值FFH；即clk_out此時(shí)輸出最小頻率；

s16：通過片內(nèi)TX，返回錯(cuò)誤字節(jié)55H；

s17：講計(jì)數(shù)器清零，并進(jìn)入standby模式，等待片內(nèi)RX下一次下降沿到來；

s18：?jiǎn)?dòng)計(jì)數(shù)器，用更新后的clk_out重新計(jì)數(shù)低電平信號(hào)的寬度；

s19：判斷clk_out是否調(diào)整為最小頻率。如果不是則到s20，否則到s21；

s20：在最小頻率小于目標(biāo)頻率的前提下，進(jìn)入順序微調(diào)頻率的過程。在順序調(diào)整過程中，必然有adj_byte等于FFH的條件下記錄寬度小于目標(biāo)值，因此，順序減小adj_byte就能使clk_out逐漸逼近目標(biāo)。監(jiān)測(cè)片內(nèi)RX上升沿到來時(shí)，記錄計(jì)數(shù)器的值，一旦出現(xiàn)記錄值大于目標(biāo)值，則跳出到s23(意味著內(nèi)部頻率達(dá)到目標(biāo))；否則轉(zhuǎn)到s22，經(jīng)過s22的微調(diào)后，再返回s16；

s21：在adj_byte等于FFH的條件下，判斷內(nèi)部最小頻率是否小于目標(biāo)。如果小于則具備調(diào)整的條件，從而進(jìn)入s22來順序微調(diào)，否則不具備調(diào)整的條件，應(yīng)該直接跳出到s23；

s22：逐次遞減微調(diào)的過程；

s23：校準(zhǔn)成功，立即返回AAH。因?yàn)闀r(shí)鐘已經(jīng)達(dá)到目標(biāo)，上位機(jī)可以收到此信息。注意：不具備調(diào)整空間的情況也轉(zhuǎn)到此步驟，需要一定的時(shí)間，才能使外部基準(zhǔn)意識(shí)到內(nèi)部發(fā)生了越界的情況；

s24：接收新命令；

s25：判斷是否為寫命令；

s26內(nèi)部收到異常命令，則直接將命令返回。一般情況，說明校準(zhǔn)發(fā)生了錯(cuò)誤，或者內(nèi)部?jī)?nèi)部發(fā)生了越界，不具備校準(zhǔn)的條件；

s27：校準(zhǔn)成功，結(jié)束；

s28：正常情況下，將導(dǎo)出的有效校準(zhǔn)信息加載到adj_byte。

綜上所述，采用上述方法后，本實(shí)用新型的有益效果是：

1、從很大程度上解決了集成電路設(shè)計(jì)過程中，由于工藝離散，導(dǎo)致設(shè)計(jì)風(fēng)險(xiǎn)高的問題，并且沒有特定的工藝要求，具有普遍性；

2、校準(zhǔn)系統(tǒng)簡(jiǎn)單，輔助設(shè)備隨處可見，因此，應(yīng)用廣泛，易于實(shí)現(xiàn)；

3、引入兩分法作為校準(zhǔn)算法，協(xié)議簡(jiǎn)單，且分時(shí)操作，高效可靠；

4、被校準(zhǔn)信號(hào)clk_out的階段性輸出方式(Pin1)，簡(jiǎn)潔巧妙，技術(shù)可控性高；

5、通訊端口復(fù)用，邏輯結(jié)構(gòu)高效，片內(nèi)RC振蕩器電路結(jié)構(gòu)簡(jiǎn)單，從而節(jié)省了片內(nèi)資源，控制了晶圓面積，從最根本上降低了成本。

附圖說明

圖1繪示為RC Oscillator的校準(zhǔn)系統(tǒng)的框圖；

圖2繪示為圖1中所示方法的流程圖；

圖3繪示為圖1中所示方法的IO復(fù)用電路圖；

圖4繪示為圖1中所示方法的外部基準(zhǔn)PC的操作流程；

圖5繪示為圖1中所示方法的片內(nèi)時(shí)鐘校準(zhǔn)邏輯的流程圖；

圖6繪示為圖1中通訊數(shù)據(jù)格式和時(shí)序圖；

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說明。

如圖1所示的一種易于實(shí)現(xiàn)的SOC內(nèi)置高精度RC Oscillator的校準(zhǔn)系統(tǒng)，其特征在于：包括片外基準(zhǔn)，以及通過復(fù)用IO連接的集成電路，所述的集成電路包括片內(nèi)時(shí)鐘校準(zhǔn)邏輯，片內(nèi)時(shí)鐘校準(zhǔn)邏輯與復(fù)用IO連接，所述的片內(nèi)時(shí)鐘校準(zhǔn)邏輯與片內(nèi)RC振蕩電路連接，片內(nèi)RC振蕩電路連接有復(fù)用輸出端，所述片內(nèi)RC振蕩電路和復(fù)用輸出端之間反饋信號(hào)給片內(nèi)時(shí)鐘校準(zhǔn)邏輯，所述的片內(nèi)時(shí)鐘校準(zhǔn)邏輯還連接有片內(nèi)FLASH。

片內(nèi)RC振蕩電路為一種簡(jiǎn)單的電路形式。此電路的輸出時(shí)鐘clk_out頻率Fclk_out近似等于2.2RC。其中C為圖中所示的電容，R為所示電阻。在R下方有R1……RX網(wǎng)絡(luò)，起到補(bǔ)償?shù)淖饔?，用于微調(diào)R的值，可以通過數(shù)字接口adj_byte來實(shí)現(xiàn)微調(diào)。片內(nèi)時(shí)鐘校準(zhǔn)邏輯是核心部件，需要做到高效、可靠。片內(nèi)時(shí)鐘校準(zhǔn)邏輯基于clk_out工作，解析RX的信息，依據(jù)其調(diào)整adj_byte的值，并通過TX反饋信息至片外。最終校準(zhǔn)后的信息被保留在圖中所示的片內(nèi)FLASH當(dāng)中。這種CMOS flash macro具有極佳的反復(fù)操作性，因此，使用所述方法來校準(zhǔn)的RC振蕩電路，具備反復(fù)校準(zhǔn)的功能。這樣可以解決溫度漂移、電壓變化等因素所引起的輸出頻率變化問題。

所述的片外基準(zhǔn)為通用PC機(jī)；可以通過RS232端口或者USB端口跟被測(cè)IC建立物理連接。這種連接線市場(chǎng)上比比皆是，具有廣泛的技術(shù)基礎(chǔ)。大大減輕了校準(zhǔn)系統(tǒng)搭建過程中的工作量。

所述的復(fù)用IO為IC與外界通訊端口；如圖3所示，這是復(fù)用IO的復(fù)用電路。GPIO一般都用到圖示的雙向IO PAD，作為兼容內(nèi)外電平的Level shift問題。圖中普通數(shù)據(jù)輸出(GPIO數(shù)據(jù)輸出)和RC校準(zhǔn)數(shù)據(jù)輸出(片內(nèi)TX)采用二選一的結(jié)構(gòu)，選擇端為RC校準(zhǔn)方向輸出，此電路保障RC校準(zhǔn)數(shù)據(jù)輸出的優(yōu)先級(jí)高于普通數(shù)據(jù)輸出。RC校準(zhǔn)方向輸出和普通方向輸出(GPIO方向輸出)進(jìn)行或運(yùn)算，或門輸出端控制IO PAD的輸出使能端。輸入端分別數(shù)據(jù)引入到普通數(shù)據(jù)輸入(GPIO數(shù)據(jù)輸入)和RC校準(zhǔn)數(shù)據(jù)輸人(片內(nèi)RX)。

所述的片內(nèi)時(shí)鐘校準(zhǔn)邏輯，為純數(shù)字電路；所述的片內(nèi)RC振蕩電路，主要為模擬電路，所述的片內(nèi)FLASH一般為通用CMOS flash macro，進(jìn)一步的，復(fù)用IO(Pin2、Pin3)采用復(fù)用的形式，因此，沒有占用有限的IO資源；減少IO有利于控制芯片晶圓面積，從而降低成本；在外部設(shè)備兼容復(fù)用IO的電平模式前提下，能實(shí)現(xiàn)穩(wěn)定通訊，并且具有合理的ESD保護(hù)電路。因此，復(fù)用到GPIO上，一定程度上能保障電氣安全性和穩(wěn)定性。

進(jìn)一步的說，所述的片內(nèi)RC振蕩電路設(shè)置有與可微調(diào)電阻連接的第一接口，我們不必過多的顧慮集成電路的工藝離散性；從而縮短了設(shè)計(jì)周期，規(guī)避了風(fēng)險(xiǎn)，提高了效率；同時(shí)，采用所述的校準(zhǔn)系統(tǒng)后，所述的片內(nèi)RC振蕩電路不必過度的追求一致性和頻率精準(zhǔn)；因此，電路結(jié)構(gòu)簡(jiǎn)單，面積較小。

進(jìn)一步的說，所述的片內(nèi)RC振蕩電路輸出的信號(hào)作為片內(nèi)時(shí)鐘校準(zhǔn)邏輯的時(shí)鐘信號(hào)；所述的片內(nèi)RC振蕩電路的輸出信號(hào)clk_out，既作為被校準(zhǔn)信號(hào)，也作為片內(nèi)時(shí)鐘校準(zhǔn)邏輯工作的時(shí)鐘信號(hào)，因此片內(nèi)無(wú)需其他輔助時(shí)鐘。

如圖2所示，用于校準(zhǔn)系統(tǒng)的校準(zhǔn)方法，圖中描述了adj_byte為8bit的情況。8bit的校準(zhǔn)字節(jié)，在一般的CMOS工藝下(例如CMOS 180nm、110nm)可以保障clk_out的誤差范圍控制在1％以內(nèi)，圖中描述了上電之后的每個(gè)步驟的狀態(tài)，包括以下步驟：

s01：片內(nèi)時(shí)鐘校準(zhǔn)邏輯從片內(nèi)FLASH中導(dǎo)出校準(zhǔn)信息到片內(nèi)時(shí)鐘校準(zhǔn)邏輯。

s02：判斷導(dǎo)出的數(shù)據(jù)，如果為FFH，表明導(dǎo)出的信息無(wú)效；因?yàn)椴脸蟮腃MOS flash macro，所有空間都為FFH，讀出FFH表明此空間沒有存儲(chǔ)過信息，校準(zhǔn)字節(jié)也不允許為FFH；如果判斷數(shù)據(jù)為FFH則轉(zhuǎn)入s03，否則轉(zhuǎn)入s12，將此數(shù)據(jù)導(dǎo)入到adj_byte；

s03：已經(jīng)進(jìn)入校準(zhǔn)階段，IC內(nèi)部等待外部基準(zhǔn)信號(hào)的到來；

s04：等待人工指令啟動(dòng)外部基準(zhǔn)；如果沒有指令則返回s03，否則到s05；

s05：IC內(nèi)部計(jì)數(shù)器啟動(dòng)，用clk_out來計(jì)數(shù)低電平的寬度；片外基準(zhǔn)PC以固定的波特率發(fā)送00H字節(jié)，因此，應(yīng)該收到9bit寬度的低電平；

s06：通過比較即時(shí)計(jì)數(shù)值與目標(biāo)值，來判斷自校準(zhǔn)是否完成；如果完成則以同樣的波特率反饋成功字節(jié)AAH；如果沒有完成則到s10，S10先判斷是否已經(jīng)到達(dá)掃描邊界；如果沒有到達(dá)邊界，則到S11，S11反饋失敗字節(jié)55H后，進(jìn)入到s05，循環(huán)校準(zhǔn)；如果到達(dá)邊界，則直接到達(dá)s07反饋成功字節(jié)AAH。外部基準(zhǔn)PC在判斷接收的數(shù)據(jù)的時(shí)候應(yīng)該注意：接收的失敗字節(jié)55H，由于時(shí)鐘沒有校準(zhǔn)，因此波特率不同，可能不是55H；

s07反饋成功字節(jié)AAH的時(shí)候，如果外部基準(zhǔn)PC收到不是AAH，也說明沒有成功?？傊和獠炕鶞?zhǔn)PC沒有收到AAH視為沒有校準(zhǔn)完、或者沒校準(zhǔn)成功；

s08：此處，校準(zhǔn)已經(jīng)成功完成，進(jìn)入記錄校準(zhǔn)字節(jié)的階段，我們將此時(shí)adj_byte信息寫入FLASH中；

s09：寫入完成，退出操作，校準(zhǔn)結(jié)束。

如圖5所示，這是片內(nèi)時(shí)鐘校準(zhǔn)邏輯的流程圖。這是本實(shí)用新型的重點(diǎn)，如何簡(jiǎn)潔、高效的銜接好內(nèi)外數(shù)據(jù)，并管理好數(shù)據(jù)的存儲(chǔ)、導(dǎo)出，圖中描述了adj_byte為8bit的情況。8bit的校準(zhǔn)字節(jié)，在一般的CMOS工藝下(例如CMOS180nm、110nm)可以保障clk_out的誤差范圍控制在1％以內(nèi)。如果要求更高(例如0.1％)，可以擴(kuò)展adj_byte的位寬(例如12bit)。圖中舉例adj_byte值減小，clk_out頻率將增大。

用于校準(zhǔn)系統(tǒng)的片內(nèi)時(shí)鐘校準(zhǔn)邏輯的校準(zhǔn)方法：復(fù)用IO傳遞給片內(nèi)時(shí)鐘校準(zhǔn)邏輯的信號(hào)通道為RX,稱為片內(nèi)RX，片內(nèi)時(shí)鐘校準(zhǔn)邏輯向復(fù)用IO傳遞信號(hào)的通道為TX，稱為片內(nèi)TX；

其特征在于：包括以下步驟：

s01：片內(nèi)時(shí)鐘校準(zhǔn)邏輯從片內(nèi)FLASH中導(dǎo)出校準(zhǔn)信息到片內(nèi)時(shí)鐘校準(zhǔn)邏輯；

s02：判斷導(dǎo)出的數(shù)據(jù)，如果為FFH，表明導(dǎo)出的信息無(wú)效。因?yàn)椴脸蟮腃MOS flash macro，所有空間都為FFH，讀出FFH表明此空間沒有存儲(chǔ)過信息，校準(zhǔn)字節(jié)也不允許為FFH；如果判斷數(shù)據(jù)為FFH則轉(zhuǎn)入s03，否則轉(zhuǎn)入s28；

s03：將adj_byte設(shè)置為中間值80H，并進(jìn)入standby模式，等待基準(zhǔn)信號(hào)。

s04：判斷片內(nèi)RX是否有下降沿到來。Uart的空閑狀態(tài)下是高電平，一旦有下降沿到來，表示有信息進(jìn)入IC；

s05：?jiǎn)?dòng)計(jì)數(shù)器，用clk_out計(jì)數(shù)低電平信號(hào)的寬度。片外基準(zhǔn)PC以固定的波特率發(fā)送00H字節(jié)，因此，應(yīng)該收到9bit寬度的低電平；

s06：判斷片內(nèi)RX是否有上升沿到來。上升沿到來表示一個(gè)字節(jié)傳遞結(jié)束。記錄此時(shí)計(jì)數(shù)器的值，與目標(biāo)值進(jìn)行對(duì)比如果小于目標(biāo)值表明內(nèi)部頻率偏小，則到s07，否則到s15；

s07：將adj_byte設(shè)置為最小值00H；即clk_out此時(shí)輸出最大頻率；

s08：通過片內(nèi)TX，返回錯(cuò)誤字節(jié)55H；

s09：講計(jì)數(shù)器清零，并進(jìn)入standby模式，等待片內(nèi)RX下一次下降沿到來；

s10：?jiǎn)?dòng)計(jì)數(shù)器，用更新后的clk_out重新計(jì)數(shù)低電平信號(hào)的寬度；

s11：判斷clk_out是否調(diào)整為最大頻率。如果不是則到s12，否則到s13；

s12：在最大頻率大于目標(biāo)頻率的前提下，進(jìn)入順序微調(diào)頻率的過程。在順序調(diào)整過程中，必然有adj_byte等于00H的條件下記錄寬度大于目標(biāo)值，因此，順序增加adj_byte就能使clk_out逐漸逼近目標(biāo)。監(jiān)測(cè)片內(nèi)RX上升沿到來時(shí)，記錄計(jì)數(shù)器的值，一旦出現(xiàn)記錄值小于目標(biāo)值，則跳出到s23；否則轉(zhuǎn)到s14，經(jīng)過s14的微調(diào)后，再返回s08；

s13：在adj_byte等于00H的條件下，判斷內(nèi)部最大頻率是否大于目標(biāo)。如果大于則具備調(diào)整的條件，從而進(jìn)入s14來順序微調(diào)，否則不具備調(diào)整的條件，應(yīng)該直接跳出到s23；

s14：逐次遞增微調(diào)的過程；

s15：將adj_byte設(shè)置為最小值FFH；即clk_out此時(shí)輸出最小頻率；

s16：通過片內(nèi)TX，返回錯(cuò)誤字節(jié)55H；

s17：講計(jì)數(shù)器清零，并進(jìn)入standby模式，等待片內(nèi)RX下一次下降沿到來；

s18：?jiǎn)?dòng)計(jì)數(shù)器，用更新后的clk_out重新計(jì)數(shù)低電平信號(hào)的寬度；

s19：判斷clk_out是否調(diào)整為最小頻率。如果不是則到s20，否則到s21；

s20：在最小頻率小于目標(biāo)頻率的前提下，進(jìn)入順序微調(diào)頻率的過程。在順序調(diào)整過程中，必然有adj_byte等于FFH的條件下記錄寬度小于目標(biāo)值，因此，順序減小adj_byte就能使clk_out逐漸逼近目標(biāo)。監(jiān)測(cè)片內(nèi)RX上升沿到來時(shí)，記錄計(jì)數(shù)器的值，一旦出現(xiàn)記錄值大于目標(biāo)值，則跳出到s23(意味著內(nèi)部頻率達(dá)到目標(biāo))；否則轉(zhuǎn)到s22，經(jīng)過s22的微調(diào)后，再返回s16；

s21：在adj_byte等于FFH的條件下，判斷內(nèi)部最小頻率是否小于目標(biāo)。如果小于則具備調(diào)整的條件，從而進(jìn)入s22來順序微調(diào)，否則不具備調(diào)整的條件，應(yīng)該直接跳出到s23；

s22：逐次遞減微調(diào)的過程；

s23：校準(zhǔn)成功，立即返回AAH。因?yàn)闀r(shí)鐘已經(jīng)達(dá)到目標(biāo)，上位機(jī)可以收到此信息。注意：不具備調(diào)整空間的情況也轉(zhuǎn)到此步驟，需要一定的時(shí)間，才能使外部基準(zhǔn)意識(shí)到內(nèi)部發(fā)生了越界的情況；

s24：接收新命令；

s25：判斷是否為寫命令；

s26內(nèi)部收到異常命令，則直接將命令返回。一般情況，說明校準(zhǔn)發(fā)生了錯(cuò)誤，或者內(nèi)部?jī)?nèi)部發(fā)生了越界，不具備校準(zhǔn)的條件；

s27：校準(zhǔn)成功，結(jié)束；

s28：正常情況下，將導(dǎo)出的有效校準(zhǔn)信息加載到adj_byte。

如圖4所示，這是外部基準(zhǔn)PC的操作流程。圖中列出所有步驟,以下詳細(xì)說明：

s01：外部基準(zhǔn)PC啟動(dòng)校準(zhǔn)界面，完成初始化，根據(jù)用戶設(shè)置的目標(biāo)始終來初始化波特率，配置串口模式為:1位起始位(0)+8位數(shù)據(jù)+1位停止位(1)的模式。

s02：等待用戶發(fā)出校準(zhǔn)指令，一般方式為點(diǎn)擊某個(gè)按鍵。

s03：以設(shè)定好的波特率發(fā)送00H，則會(huì)產(chǎn)生9bit寬度的低電平信號(hào)。

s04：發(fā)送完成后立刻進(jìn)入收數(shù)據(jù)模式，收完一字節(jié)數(shù)據(jù)后判斷時(shí)候?yàn)锳AH，為AAH則表明校準(zhǔn)完成，則進(jìn)入s08；否則表明沒有完成，則進(jìn)入s05。

s05：計(jì)算是否到達(dá)掃描邊界，如果到達(dá)邊界，則進(jìn)入s06，如果沒有到達(dá)邊界，則返回s03，重新發(fā)送基準(zhǔn)，重復(fù)校準(zhǔn)。

s06：一般進(jìn)入此環(huán)節(jié)，表明片內(nèi)時(shí)鐘頻率無(wú)法達(dá)到用戶設(shè)定的目標(biāo)，校準(zhǔn)已經(jīng)到達(dá)邊界。達(dá)到上邊界應(yīng)該提示用戶將目標(biāo)頻率調(diào)低，否則，調(diào)高。調(diào)整后重新進(jìn)入s04，再次校準(zhǔn)。

s08：表明內(nèi)部已經(jīng)達(dá)到目標(biāo)頻率，等待確認(rèn)，并發(fā)送寫入命令。此處寫入是指將此時(shí)記錄的adj_byte寫入片內(nèi)FLASH當(dāng)中。在MPW shuttle以及full mask初期需要加入等待確認(rèn)，full mask后期此處為順序執(zhí)行，即校準(zhǔn)完成后自動(dòng)將adj_byte寫入到片內(nèi)FLASH當(dāng)中。發(fā)送了寫命令后，IC內(nèi)部自動(dòng)將此命令翻譯為擦除+寫操作，以支持重復(fù)寫操作。

s09：等待寫入完成。寫入片內(nèi)FLASH需要一定時(shí)間。

如圖6所示，上半部分列出了Uart串口通訊的完整數(shù)據(jù)幀格式。解釋了發(fā)送00H時(shí)，9bit低電平的由來。下半部分為Uart串口通訊半雙工時(shí)序圖。圖中，紫色并標(biāo)注“1”的區(qū)域是IC內(nèi)部的特殊處理，為了兼顧普通PC收發(fā)銜接過長(zhǎng)的問題；紫色并標(biāo)注“write”為寫FLASH的區(qū)域。

綜上所述，采用上述方法后，本實(shí)用新型的有益效果是：

1、從很大程度上解決了集成電路設(shè)計(jì)過程中，由于工藝離散，導(dǎo)致設(shè)計(jì)風(fēng)險(xiǎn)高的問題，并且沒有特定的工藝要求，具有普遍性；

2、校準(zhǔn)系統(tǒng)簡(jiǎn)單，輔助設(shè)備隨處可見，因此，應(yīng)用廣泛，易于實(shí)現(xiàn)；

3、引入兩分法作為校準(zhǔn)算法，協(xié)議簡(jiǎn)單，且分時(shí)操作，高效可靠；

4、被校準(zhǔn)信號(hào)clk_out的階段性輸出方式(Pin1)，簡(jiǎn)潔巧妙，技術(shù)可控性高；

5、通訊端口復(fù)用，邏輯結(jié)構(gòu)高效，片內(nèi)RC振蕩器電路結(jié)構(gòu)簡(jiǎn)單，從而節(jié)省了片內(nèi)資源，控制了晶圓面積，從最根本上降低了成本。