本發(fā)明涉及一種控制單元，具體是一種微控制器芯片中的時(shí)鐘多路控制單元。

背景技術(shù)：

在某些微控制器芯片中，微控制器內(nèi)核的工作時(shí)鐘的選擇要在芯片的初始化配置時(shí)完成，在初始化配置后，不再允許時(shí)鐘切換，以避免芯片可能會(huì)因?yàn)闀r(shí)鐘切換時(shí)產(chǎn)生的毛刺而錯(cuò)誤地工作。在另一些微控制器芯片中，為了避免時(shí)鐘切換時(shí)芯片錯(cuò)誤地工作，在時(shí)鐘切換時(shí)，芯片內(nèi)部相關(guān)的寄存器需要保持復(fù)位狀態(tài)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種微控制器芯片中的時(shí)鐘多路控制單元，以解決上述背景技術(shù)中提出的問(wèn)題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種微控制器芯片中的時(shí)鐘多路控制單元，芯片內(nèi)部包括時(shí)鐘產(chǎn)生單元CLOCK、時(shí)鐘多路控制單元CKMUX以及微控制器內(nèi)核MCU_CORE，所述時(shí)鐘產(chǎn)生單元CLOCK負(fù)責(zé)產(chǎn)生微控制器的三種不同頻率的工作時(shí)鐘，時(shí)鐘多路控制單元CKMUX負(fù)責(zé)完成從微控制器某一工作時(shí)鐘切換為另一工作時(shí)鐘的切換過(guò)程，微控制器內(nèi)核MCU_CORE輸出的時(shí)鐘選擇信號(hào)ck0_sel、ck1_sel、ck2_sel用于控制時(shí)鐘的選擇，在某一時(shí)刻，這3個(gè)信號(hào)中只許有1個(gè)信號(hào)為高有效電平狀態(tài)，時(shí)鐘多路控制單元CKMUX時(shí)時(shí)刻刻監(jiān)測(cè)著微控制器內(nèi)核MCU_CORE輸出的3個(gè)時(shí)鐘選擇信號(hào)ck0_sel、ck1_sel、ck2_sel，當(dāng)時(shí)鐘多路控制單元CKMUX監(jiān)測(cè)到時(shí)鐘選擇信號(hào)的組合有變化時(shí)，將啟動(dòng)內(nèi)部時(shí)鐘切換過(guò)程，完成從之前工作時(shí)鐘切換至當(dāng)前的工作時(shí)鐘的過(guò)程，時(shí)鐘多路控制單元CKMUX輸出的內(nèi)核工作時(shí)鐘clk_mcu輸送至微控制器內(nèi)核，作為微控制器內(nèi)核的工作時(shí)鐘。

作為本發(fā)明進(jìn)一步的方案：時(shí)鐘多路控制單元CKMUX內(nèi)部包括對(duì)3路輸入時(shí)鐘的門(mén)控。

作為本發(fā)明再進(jìn)一步的方案：對(duì)輸入時(shí)鐘clk0、clk1、clk2的門(mén)控分別通過(guò)3個(gè)2輸入與門(mén)來(lái)完成。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明微控制器內(nèi)核可以在應(yīng)用場(chǎng)景中隨時(shí)從某一工作時(shí)鐘切換到另一工作時(shí)鐘，并且能夠保證時(shí)鐘信號(hào)在切換的過(guò)程中不出現(xiàn)毛刺，同時(shí)不存在競(jìng)爭(zhēng)條件，以確保芯片內(nèi)所有的寄存器不會(huì)因?yàn)闀r(shí)鐘信號(hào)上出現(xiàn)毛刺或者競(jìng)爭(zhēng)而出現(xiàn)時(shí)序上的違背，導(dǎo)致微控制器芯片出現(xiàn)錯(cuò)誤響應(yīng)。本發(fā)明的優(yōu)點(diǎn)還在于微控制器芯片能夠根據(jù)應(yīng)用時(shí)的需要，在高頻工作時(shí)鐘與低頻工作時(shí)鐘之間隨時(shí)切換，從而使整個(gè)應(yīng)用系統(tǒng)可能獲得更低的功耗。

附圖說(shuō)明

圖1為本發(fā)明內(nèi)部微控制器芯片方案框圖。

圖2為本發(fā)明內(nèi)部微控制器芯片中的時(shí)鐘多路控制單元的工作原理示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。

請(qǐng)參閱圖1～2，本發(fā)明實(shí)施例中，一種微控制器芯片中的時(shí)鐘多路控制單元，芯片內(nèi)部包括時(shí)鐘產(chǎn)生單元CLOCK、時(shí)鐘多路控制單元CKMUX以及微控制器內(nèi)核MCU_CORE。

在微控制器芯片中有3種可選的時(shí)鐘頻率，分別是clk0、clk1、clk2。芯片的用戶(hù)可以根據(jù)需要選擇其中之一作為微控制器芯片的工作時(shí)鐘，或者在應(yīng)用場(chǎng)景中，根據(jù)需要實(shí)時(shí)地在三者之中切換。時(shí)鐘產(chǎn)生單元CLOCK負(fù)責(zé)產(chǎn)生微控制器的三種不同頻率的工作時(shí)鐘。時(shí)鐘多路控制單元CKMUX負(fù)責(zé)完成從微控制器某一工作時(shí)鐘切換為另一工作時(shí)鐘的切換過(guò)程。微控制器內(nèi)核MCU_CORE輸出的時(shí)鐘選擇信號(hào)ck0_sel、ck1_sel、ck2_sel用于控制時(shí)鐘的選擇，在某一時(shí)刻，這3個(gè)信號(hào)中只許有1個(gè)信號(hào)為高有效電平狀態(tài)。時(shí)鐘多路控制單元CKMUX時(shí)時(shí)刻刻監(jiān)測(cè)著微控制器內(nèi)核MCU_CORE輸出的3個(gè)時(shí)鐘選擇信號(hào)ck0_sel、ck1_sel、ck2_sel。當(dāng)時(shí)鐘多路控制單元CKMUX監(jiān)測(cè)到時(shí)鐘選擇信號(hào)的組合有變化時(shí)，將啟動(dòng)內(nèi)部時(shí)鐘切換過(guò)程，完成從之前工作時(shí)鐘切換至當(dāng)前的工作時(shí)鐘的過(guò)程。時(shí)鐘多路控制單元CKMUX輸出的內(nèi)核工作時(shí)鐘clk_mcu輸送至微控制器內(nèi)核，作為微控制器內(nèi)核的工作時(shí)鐘。

時(shí)鐘多路控制單元CKMUX的工作原理如圖 2所示。時(shí)鐘多路控制單元CKMUX內(nèi)部包括對(duì)3路輸入時(shí)鐘的門(mén)控。對(duì)輸入時(shí)鐘clk0、clk1、clk2的門(mén)控分別通過(guò)3個(gè)2輸入與門(mén)來(lái)完成。如圖所示，輸入時(shí)鐘clk0的門(mén)控由2輸入與門(mén)AND02來(lái)完成，它的2個(gè)輸入端分別是時(shí)鐘0同步選擇控制信號(hào)ck0_sel_sync以及輸入時(shí)鐘clk0，它的輸出端即為門(mén)控后的時(shí)鐘clk0_gc。輸入時(shí)鐘clk1的門(mén)控由2輸入與門(mén)AND12來(lái)完成，它的2個(gè)輸入端分別是時(shí)鐘1同步選擇控制信號(hào)ck1_sel_sync以及輸入時(shí)鐘clk1，它的輸出端即為門(mén)控后的時(shí)鐘clk1_gc。輸入時(shí)鐘clk2的門(mén)控由2輸入與門(mén)AND22來(lái)完成，它的2個(gè)輸入端分別是時(shí)鐘2同步選擇控制信號(hào)ck2_sel_sync以及輸入時(shí)鐘clk2，它的輸出端即為門(mén)控后的時(shí)鐘clk2_gc。在時(shí)鐘多路控制單元CKMUX內(nèi)部，3路經(jīng)過(guò)門(mén)控后的時(shí)鐘clk0_gc、clk1_gc、clk2_gc輸入至3輸入或門(mén)(OR)的3個(gè)輸入端，經(jīng)過(guò)或運(yùn)算后，輸出的時(shí)鐘即為內(nèi)核工作時(shí)鐘clk_mcu。時(shí)鐘多路控制單元CKMUX在完成時(shí)鐘從某一工作時(shí)鐘切換至另一工作時(shí)鐘時(shí)，必須要保證時(shí)鐘信號(hào)在不出現(xiàn)毛刺，同時(shí)不存在競(jìng)爭(zhēng)條件，以確保芯片內(nèi)所有的寄存器沒(méi)有因此而出現(xiàn)時(shí)序上的違背，從而出現(xiàn)短暫的錯(cuò)誤響應(yīng)或者不可恢復(fù)的錯(cuò)誤響應(yīng)。為了保證時(shí)鐘信號(hào)在時(shí)鐘切換的過(guò)程中不出現(xiàn)毛刺和競(jìng)爭(zhēng)，在本發(fā)明中采用同步控制信號(hào)反饋機(jī)制。如圖 2所示，時(shí)鐘0選擇控制信號(hào)ck0_sel與反饋的時(shí)鐘1同步選擇控制信號(hào)ck1_sel_sync取反后得到的信號(hào)、時(shí)鐘2同步選擇控制信號(hào)ck2_sel_sync取反后得到的信號(hào)一起作為輸入信號(hào)連接到3輸入與門(mén)AND01的3個(gè)輸入端，與門(mén)AND01的輸出信號(hào)通過(guò)2個(gè)工作于時(shí)鐘clk0的寄存器R01、R02同步至clk0的時(shí)鐘域，同步寄存器R02的輸入信號(hào)即為時(shí)鐘0同步選擇控制信號(hào)ck0_sel_sync。通過(guò)類(lèi)似的邏輯原理得到時(shí)鐘1同步選擇控制信號(hào)ck1_sel_sync以及時(shí)鐘2同步選擇控制信號(hào)ck2_sel_sync。由于采用上述的同步控制信號(hào)反饋原理，可以保證時(shí)鐘信號(hào)在時(shí)鐘切換的過(guò)程中不出現(xiàn)毛刺和競(jìng)爭(zhēng)，確保微控制器芯片不會(huì)在時(shí)鐘切換過(guò)程中出現(xiàn)錯(cuò)誤響應(yīng)。

對(duì)于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本發(fā)明。因此，無(wú)論從哪一點(diǎn)來(lái)看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說(shuō)明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。

此外，應(yīng)當(dāng)理解，雖然本說(shuō)明書(shū)按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說(shuō)明書(shū)的這種敘述方式僅僅是為清楚起見(jiàn)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說(shuō)明書(shū)作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。