本發(fā)明涉及熱插拔技術(shù)領(lǐng)域，尤其涉及一種基于熱插拔功能的邏輯電路。

背景技術(shù)：

熱插拔技術(shù)是指系統(tǒng)在上電工作的情況下，插入或拔出子模塊，使其脫離工作狀態(tài)或并入系統(tǒng)工作而不影響整個(gè)系統(tǒng)的正常運(yùn)行。對(duì)于帶電插拔單板上的接口，主機(jī)發(fā)送的信號(hào)需要存在于總線，當(dāng)從機(jī)接入時(shí)，能夠及時(shí)的傳到子模塊的接收端，目前，熱插拔電路均能及時(shí)的傳輸通訊信號(hào)，并且能較好的抑制插拔時(shí)帶來(lái)的高頻振蕩脈沖，避免較為敏感的系統(tǒng)出現(xiàn)問(wèn)題，但是，對(duì)于剛插入的模塊，其內(nèi)部電源是按照一定的順序產(chǎn)生的，如果不考慮系統(tǒng)上電時(shí)序，總線信號(hào)會(huì)發(fā)生幅值紊亂的情況，從而產(chǎn)生大量的不穩(wěn)定信號(hào)，導(dǎo)致系統(tǒng)崩潰，同時(shí)，dsp復(fù)位需要200ms，其在進(jìn)行初始化的時(shí)候，i/o口信號(hào)未被定義，處于不可控狀態(tài)，一方面，dsp可能會(huì)將錯(cuò)誤的信號(hào)發(fā)送到總線，系統(tǒng)從總線讀取到錯(cuò)誤的信號(hào)，會(huì)做出相應(yīng)的誤操作，影響系統(tǒng)穩(wěn)定；另一方面，熱插拔設(shè)備自身在上電瞬間產(chǎn)生較多錯(cuò)誤的控制信號(hào)，輕微造成開(kāi)不了機(jī)，嚴(yán)重可能會(huì)導(dǎo)致炸機(jī)；目前常用的方法是通過(guò)軟件處理（加入延時(shí)以及識(shí)別誤發(fā)信號(hào)的程序，進(jìn)行適當(dāng)?shù)倪^(guò)濾），但是此方法并不能完全避免誤操作的發(fā)生，程序比較繁瑣會(huì)占用較多的運(yùn)行資源，并且由于需要考慮的情況較多，很容易忽略某些特殊狀況，存在風(fēng)險(xiǎn)。

可見(jiàn)，現(xiàn)有技術(shù)中仍然存在一定的問(wèn)題，需要進(jìn)一步改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種熱插拔邏輯電路，能夠克服現(xiàn)有的上電邏輯時(shí)序問(wèn)題，保證了系統(tǒng)總線信號(hào)的真實(shí)穩(wěn)定性，同時(shí)，設(shè)計(jì)的電路還解決了熱插拔電路因電源紊亂導(dǎo)致系統(tǒng)崩潰的難題。

本發(fā)明是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的：一種熱插拔邏輯電路，連接核心控制芯片和總線，配合熱插拔端子及外部連接電路工作，實(shí)現(xiàn)模塊化ups系統(tǒng)各個(gè)模塊的熱插拔正常工作，其特征在于包括dsp芯片電源監(jiān)控電路，電源電壓檢測(cè)電路，電源狀態(tài)信號(hào)處理電路，控制單元信號(hào)輸出電路，熱插拔通訊信號(hào)邏輯電路。

優(yōu)選的，所述dsp芯片電源監(jiān)控電路是由電源監(jiān)控芯片u1構(gòu)成，1腳和8腳接3.3v電源，dsp輸入電壓+3.3v串聯(lián)兩個(gè)分壓電阻r1和r2到lgnd，r2電壓上端接芯片2腳,3腳接dsp內(nèi)核電壓輸入電壓+1.9v，4腳接lgnd，5腳接到dsp芯片的80引腳（xrsn），6腳接到u6的22腳（oe端），7腳懸空。

優(yōu)選的，所述電源電壓檢測(cè)電路包括電阻r3，由+12v和電阻r4～r5構(gòu)成的基準(zhǔn)電壓電路，由電阻r7、對(duì)接二極管d1和運(yùn)算放大器u2構(gòu)成的信號(hào)比較電路，所述信號(hào)比較電路輸入端為輔助電源電壓采樣信號(hào)，以獲得控制板上各個(gè)芯片的電源電壓；通過(guò)比較電路，得到電源故障信號(hào)，檢測(cè)電路工作狀態(tài)。

優(yōu)選的，所述電源狀態(tài)信號(hào)處理電路包括電阻r8～14和電容c1,輸入端接控制板各個(gè)部分電源檢測(cè)電路故障信號(hào)，當(dāng)控制板各路電源準(zhǔn)備就緒時(shí)，該信號(hào)輸出為高電平，同看門狗信號(hào)共同作用使能輸出信號(hào)；當(dāng)某一電源存在問(wèn)題，該信號(hào)輸出為低電平，輸出電源狀態(tài)信號(hào)pow_good被強(qiáng)制拉低，輸出電路輸出被鎖定而輸出無(wú)效信號(hào)。

優(yōu)選的，dsp輸出的看門狗信號(hào)，與rs觸發(fā)器u10的1腳相連，其15腳和2腳分別通過(guò)電阻r22和r23連接至3.3v，其3腳clr接電阻r24至3.3v，二極管d7陽(yáng)極與d8陰極連接并與u10的3腳相連，d7的陰極與3.3v連接；與門u13的1腳輸入接所述電源狀態(tài)信號(hào)處理電路的輸出電源狀態(tài)信號(hào)pow_good,2腳接dsp的看門狗狀態(tài)輸出信號(hào)dsp_wd_out，u10的14腳接lgnd，與門u3的4和5腳輸入短接至一點(diǎn)并與u13的3腳輸出連接，與門u4的1腳接dsp定義的輸出信號(hào)dsp_out0，與門u4的2腳接u3的6腳，u13的3腳與發(fā)光二極管d1的陽(yáng)極連接，發(fā)光二極管d1的陰極連接r15至lgnd，當(dāng)電路的各個(gè)狀態(tài)信號(hào)正常輸出時(shí)，該電路輸出正常時(shí)序，且d1管被點(diǎn)亮；當(dāng)dsp的看門狗程序初始化完成之后，輸出低電平，rs觸發(fā)器u10翻轉(zhuǎn)得到dsp_wd為高電平，使能與門u13。

優(yōu)選的，該熱插拔通訊信號(hào)邏輯電路原理圖包括u9主控制芯片dsp引腳1輸出看門狗信號(hào)dsp_wd，u9主控制芯片dsp引腳25輸出輸出發(fā)送信號(hào)dsp_tx連接至與門u5的1腳，電源檢測(cè)電路與看門狗電路輸出信號(hào)dsp_out連接至與門u5的2腳，與門u5的3腳與雙電平轉(zhuǎn)換芯片u6的21腳連接，所述dsp芯片電源監(jiān)控電路的輸出狀態(tài)信號(hào)dsp_rst與u6的使能端22腳連接、u6的電源端23、24電容與c2～3連接至一點(diǎn)并與+3.3v連接，c2～3的另一端連接lgnd，u6的1腳接+5v，并與r16和c3組成的濾波電路公共端連接，u6的輸出端3腳串接r18至二極管d3的陽(yáng)極，d3的陰極與d4的陽(yáng)極連接，并與電感l(wèi)1、l2串接至總線，d4的陰極與電阻r19串接，r19的另一端與r20和c4組成的濾波電路連接，其公共端串接兩個(gè)帶有施密特觸發(fā)器功能的與非門u7和u8組成的電平轉(zhuǎn)換電路，輸出端與dsp的接收引腳連接。

優(yōu)選的，所述電源監(jiān)控芯片u1選用tps3307型號(hào)。

優(yōu)選的，所述雙電平轉(zhuǎn)換芯片u6選用74lvc4245型號(hào)。

本發(fā)明相比現(xiàn)有技術(shù)具有以下優(yōu)點(diǎn)：設(shè)備進(jìn)行熱插時(shí)，在滿足正常上電時(shí)序時(shí)保證了設(shè)備在各電源正常且dsp最小系統(tǒng)完成初始化之后才會(huì)進(jìn)行上電操作，對(duì)于保護(hù)核心芯片進(jìn)行正?？刂七壿嬀哂兄匾暙I(xiàn)，解決了由于芯片初始化帶來(lái)的i/o口輸入輸出不穩(wěn)定的問(wèn)題，邏輯電路完全由硬件電路完成，避免了存在軟件bug的風(fēng)險(xiǎn)，抗干擾能力較強(qiáng)，使得系統(tǒng)更加可靠，且硬件電路簡(jiǎn)單，通訊速度較快，成本較低，應(yīng)用范圍廣，容易實(shí)現(xiàn)。

附圖說(shuō)明

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明：

圖1是本發(fā)明的熱插拔邏輯電路結(jié)構(gòu)示意圖；

圖2是本發(fā)明的dsp芯片電源監(jiān)控電路原理圖；

圖3是本發(fā)明的電源電壓檢測(cè)電路原理圖；

圖4是本發(fā)明的電源狀態(tài)信號(hào)處理電路原理圖；

圖5是本發(fā)明的控制單元信號(hào)輸出電路原理圖；

圖6是本發(fā)明的熱插拔通訊信號(hào)邏輯電路原理圖。

具體實(shí)施方式

下面對(duì)本發(fā)明的實(shí)施例作詳細(xì)說(shuō)明，本實(shí)施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過(guò)程，但本發(fā)明的保護(hù)范圍不限于下述的實(shí)施例。

圖1所示為熱插拔邏輯電路結(jié)構(gòu)示意圖，當(dāng)設(shè)備進(jìn)行熱插過(guò)程時(shí)，一方面，dsp電源監(jiān)控系統(tǒng)監(jiān)測(cè)dsp最小系統(tǒng)上電情況，此時(shí)dsp最小系統(tǒng)進(jìn)行初始化，此時(shí)dsp最小系統(tǒng)不會(huì)發(fā)送錯(cuò)誤信號(hào)進(jìn)入總線，同時(shí)，由于電路中有二極管單元，dsp只能接受來(lái)自總線的信號(hào)，400ms后，dsp最小系統(tǒng)完成初始化，監(jiān)控芯片輸出使能信號(hào)使能電平轉(zhuǎn)換電路，模塊化的ups通過(guò)熱插拔邏輯電路實(shí)現(xiàn)和從機(jī)之間的通訊，完成并機(jī)工作；另一方面，對(duì)于熱插拔設(shè)備自身，當(dāng)上通電瞬間，由于dsp芯片內(nèi)部存在上拉和下拉兩種接口，其內(nèi)部dsp芯片的i/o口輸出特性不確定，此時(shí)，通過(guò)控制板電源檢測(cè)單元輸出控制信號(hào)，當(dāng)各控制板各電源未準(zhǔn)備完善時(shí)，該電路鎖定各信號(hào)輸出電路，使得dsp輸出的各個(gè)信號(hào)無(wú)效，當(dāng)dsp完成初始化，各部分電路電源均達(dá)到要求時(shí)，該電路使能信號(hào)輸出電路，電路正常開(kāi)機(jī)。當(dāng)有新的從機(jī)模塊插入或者某個(gè)模塊出現(xiàn)問(wèn)題退出系統(tǒng)，剩余的模塊可以通過(guò)總線進(jìn)行交流。通過(guò)熱插拔邏輯電路，任何時(shí)候插入或者拔出模塊，均能保證系統(tǒng)穩(wěn)定的工作，不會(huì)對(duì)總線信號(hào)和整個(gè)系統(tǒng)造成影響。

如圖2所示，所述dsp芯片電源監(jiān)控電路是由u1電源監(jiān)控芯片tps3307芯片構(gòu)成，1腳和8腳接3.3v電源，dsp輸入電壓+3.3v串聯(lián)兩個(gè)分壓電阻r1和r2到lgnd，r2電壓上端接芯片2腳,3腳接dsp內(nèi)核電壓輸入電壓+1.9v，4腳接lgnd，5腳接到dsp芯片的80引腳（xrsn），6腳接到u6(選用芯片74lvc4245)的22腳（oe端），7腳懸空。

如圖3所示，所述電源電壓檢測(cè)電路包括電阻r3，由+12v和電阻r4～r5構(gòu)成的基準(zhǔn)電壓電路，由電阻r7、對(duì)接二極管d1和運(yùn)算放大器u2構(gòu)成的信號(hào)比較電路，所述信號(hào)比較電路輸入端為輔助電源電壓采樣信號(hào)，以獲得控制板上各個(gè)芯片的電源電壓；通過(guò)比較電路，得到電源故障信號(hào)，檢測(cè)電路工作狀態(tài)。

如圖4所示，所述電源狀態(tài)信號(hào)處理電路包括電阻r8～14和電容c1,輸入端接控制板各個(gè)部分電源檢測(cè)電路故障信號(hào)，當(dāng)控制板各路電源準(zhǔn)備就緒時(shí)，該信號(hào)輸出為高電平，同看門狗信號(hào)共同作用使能輸出信號(hào)；當(dāng)某一電源存在問(wèn)題，該信號(hào)輸出為低電平，輸出電源狀態(tài)信號(hào)pow_good被強(qiáng)制拉低，輸出電路輸出被鎖定而輸出無(wú)效信號(hào)。

如圖5所示，dsp輸出的看門狗信號(hào)，與rs觸發(fā)器u10的1腳相連，其15腳和2腳分別通過(guò)電阻r22和r23連接至3.3v，其3腳clr接電阻r24至3.3v，二極管d7陽(yáng)極與d8陰極連接并與u10的3腳相連，d7的陰極與3.3v連接；與門u13的1腳輸入接所述電源狀態(tài)信號(hào)處理電路的輸出電源狀態(tài)信號(hào)pow_good,2腳接dsp的看門狗狀態(tài)輸出信號(hào)dsp_wd_out，u10的14腳接lgnd，與門u3的4和5腳輸入短接至一點(diǎn)并與u13的3腳輸出連接，與門u4的1腳接dsp定義的輸出信號(hào)dsp_out0，與門u4的2腳接u3的6腳，u13的3腳與發(fā)光二極管d1的陽(yáng)極連接，發(fā)光二極管d1的陰極連接r15至lgnd，當(dāng)電路的各個(gè)狀態(tài)信號(hào)正常輸出時(shí)，該電路輸出正常時(shí)序，且d1管被點(diǎn)亮；當(dāng)dsp的看門狗程序初始化完成之后，輸出低電平，rs觸發(fā)器u10翻轉(zhuǎn)得到dsp_wd為高電平，使能與門u13。

如圖6所示，該熱插拔通訊信號(hào)邏輯電路原理圖包括u9主控制芯片dsp引腳1輸出看門狗信號(hào)dsp_wd，u9主控制芯片dsp引腳25輸出輸出發(fā)送信號(hào)dsp_tx連接至與門u5的1腳，電源檢測(cè)電路與看門狗電路輸出信號(hào)dsp_out連接至與門u5的2腳，與門u5的3腳與雙電平轉(zhuǎn)換芯片u6(選用芯片74lvc4245)的21腳連接，所述dsp芯片電源監(jiān)控電路的輸出狀態(tài)信號(hào)dsp_rst與u6的使能端22腳連接、u6的電源端23、24電容與c2～3連接至一點(diǎn)并與+3.3v連接，c2～3的另一端連接lgnd，u6的1腳接+5v，并與r16和c3組成的濾波電路公共端連接，u6的輸出端3腳串接r18至二極管d3的陽(yáng)極，d3的陰極與d4的陽(yáng)極連接，并與電感l(wèi)1、l2串接至總線，d4的陰極與電阻r19串接，r19的另一端與r20和c4組成的濾波電路連接，其公共端串接兩個(gè)帶有施密特觸發(fā)器功能的與非門u7和u8組成的電平轉(zhuǎn)換電路，輸出端與dsp的接收引腳連接。當(dāng)模塊熱插時(shí)，從機(jī)上電瞬間進(jìn)行初始化，在200ms以內(nèi)均輸出無(wú)效信號(hào)，此時(shí)，rst信號(hào)控制u6使能端，禁止dsp向總線發(fā)出信息，由于dsp還未工作，此時(shí)接受到來(lái)自在總線的信息，不會(huì)有任何動(dòng)作，對(duì)系統(tǒng)無(wú)影響。當(dāng)電路準(zhǔn)備完畢，dsp初始化完成，rst使能u6參與總線通信工作，有效避免了熱插拔帶來(lái)的干擾。

本實(shí)施例設(shè)計(jì)原理，電源監(jiān)控芯片tps3307組成了dsp電源檢測(cè)電路（+3v和+1.9v），將其輸出引腳rst~與由電平轉(zhuǎn)換芯片74lvc4245的使能端連接，當(dāng)dsp的電源和內(nèi)核電源輸出正常時(shí)，rst輸出高電平，使能74lvc4245電平轉(zhuǎn)換電路；當(dāng)子模塊通過(guò)熱插加入系統(tǒng)進(jìn)行并機(jī)行為時(shí)，dsp芯片已經(jīng)初始化完成，各個(gè)引腳已經(jīng)定義完畢，此電路保證了子模塊輸入到總線的信號(hào)是真實(shí)有效的；當(dāng)子模塊通過(guò)熱拔退出系統(tǒng)時(shí)，總線信號(hào)由于濾波電路不會(huì)受到干擾，系統(tǒng)正常工作。

看門狗電路的輸出信號(hào)在初次上電時(shí)一般為800ms左右，斷電后快速上電一般也在500ms左右，可以覆蓋dsp初始化所需的200ms時(shí)間，當(dāng)看門狗電路輸出使能信號(hào)時(shí)，dsp已經(jīng)完全使能完畢，可以正常工作。

由比較器組成的電源監(jiān)測(cè)電路為系統(tǒng)提供了pow_good信號(hào)，通過(guò)與門電路配合將該信號(hào)與dsp所有的輸出引腳進(jìn)行“與”操作，然后輸出到ups的各個(gè)工作單元。當(dāng)一個(gè)新的子模塊熱插加入系統(tǒng)時(shí)，電路檢測(cè)各個(gè)部分電源是否正常，當(dāng)某路電源不正常時(shí)，該電路輸出信號(hào)pow_good為低，通過(guò)與門強(qiáng)制鎖死各個(gè)輸出信號(hào)，使得系統(tǒng)不工作；當(dāng)控制板電源準(zhǔn)備就緒，pow_good變?yōu)楦唠娖?，各個(gè)輸出信號(hào)被使能，系統(tǒng)完成相應(yīng)的并機(jī)行為；電路保證了子模塊內(nèi)部cpu各個(gè)i/o口初始化完成后的狀態(tài)，使系統(tǒng)一直工作在電源穩(wěn)定的狀態(tài)下。

在進(jìn)行設(shè)備熱插拔時(shí)，電源監(jiān)測(cè)電路和看門狗電路共同保障了設(shè)備的不受干擾性，使得系統(tǒng)能夠在較為穩(wěn)定的狀況下運(yùn)行，并且保障了系統(tǒng)不受熱插設(shè)備的影響。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。