技術(shù)總結(jié)
本發(fā)明涉及一種用于大容量FPGA電路功能仿真的最優(yōu)網(wǎng)表的生成方法，可以根據(jù)FPGA電路使用資源動(dòng)態(tài)生成最優(yōu)網(wǎng)表。該方法需要獲取全芯片網(wǎng)表中頂層單元所有單元名字以及例化單元名字，得到全芯片網(wǎng)表的配置文件。然后根據(jù)FPGA電路布局布線資源分布，由配套FPGA軟件生成相應(yīng)的配置文件，可準(zhǔn)備定位到所利用的FPGA的模塊資源、布線資源以及配置資源。最后，將所需資源的配置文件加入到全芯片網(wǎng)表中，通過(guò)腳本處理即生成FPGA電路所用資源的最優(yōu)網(wǎng)表。本發(fā)明能根據(jù)驗(yàn)證用例需求，利用FPGA預(yù)先配置一定的功能，通過(guò)采取不同的配置文件得到最優(yōu)網(wǎng)表。本發(fā)明具有靈活動(dòng)態(tài)配置網(wǎng)表功能，能夠節(jié)省仿真資源，提高仿真器運(yùn)行速度和驗(yàn)證效率，最大限度提高驗(yàn)證電路的覆蓋率。

技術(shù)研發(fā)人員：叢紅艷;于宗光;閆華;胡凱;劉瑛;單悅爾
受保護(hù)的技術(shù)使用者：中國(guó)電子科技集團(tuán)公司第五十八研究所
文檔號(hào)碼：201610562716
技術(shù)研發(fā)日：2016.07.15
技術(shù)公布日：2016.12.07