本公開(kāi)總體上涉及處理器、服務(wù)器和其他計(jì)算設(shè)備的功率管理。

背景技術(shù)：

半導(dǎo)體加工和邏輯設(shè)計(jì)的發(fā)展允許增加集成電路設(shè)備上可能存在的邏輯量。因此，計(jì)算機(jī)系統(tǒng)配置已經(jīng)從系統(tǒng)中的多個(gè)集成電路演變成單個(gè)集成電路上的多個(gè)硬件線程、多個(gè)核、多個(gè)設(shè)備和/或完整系統(tǒng)。隨著集成電路的密度的增加，計(jì)算系統(tǒng)(從嵌入式系統(tǒng)到服務(wù)器)的功率要求也有所增長(zhǎng)。

功率管理問(wèn)題和熱管理問(wèn)題是設(shè)計(jì)基于計(jì)算機(jī)的系統(tǒng)時(shí)的考慮因素。在服務(wù)器領(lǐng)域，電力的成本推動(dòng)了對(duì)低功率系統(tǒng)的需要。在移動(dòng)系統(tǒng)中，電池壽命和耐熱極限使這些問(wèn)題相關(guān)聯(lián)。通常使用操作系統(tǒng)(os)或系統(tǒng)軟件控制硬件元件來(lái)優(yōu)化系統(tǒng)，從而以最小功耗得到最大性能。

在服務(wù)器系統(tǒng)或其他計(jì)算機(jī)系統(tǒng)中，電源的大小通常被設(shè)定用于運(yùn)行了帶有指令的功率病毒軟件的完整系統(tǒng)配置，所述指令被配置成用于在執(zhí)行時(shí)達(dá)到處理器最大功率。對(duì)快速改變處理器核的電流的更尖銳的病毒程序(即，di/dt病毒程序，其中“di/dt”對(duì)應(yīng)于電流隨時(shí)間變化的速率)的持續(xù)開(kāi)發(fā)導(dǎo)致電源上的電壓出現(xiàn)較大下降(droop)。這正在成為服務(wù)器核上的問(wèn)題，其中每一代均添加處理更廣泛的向量指令以提升性能的附加計(jì)算引擎。高功率di/dt病毒程序可在很少的周期內(nèi)從低電流達(dá)到高電流。此外，電流的變化發(fā)生在核的小區(qū)域內(nèi)，從而導(dǎo)致(與核的其他區(qū)域相比的)高電流密度區(qū)域以及較大的電壓下降。較大的電壓下降可能導(dǎo)致由于增加的功率而造成的性能損失，因?yàn)樘岣吡撕藰?biāo)稱電壓來(lái)補(bǔ)償該下降。由于與電壓的平方關(guān)系，這個(gè)功率增加可能較高，并且功率增加可能降低服務(wù)器的各種組件的性能。

附圖說(shuō)明

可參考下述附圖詳細(xì)描述布置和實(shí)施例，其中相同的參考數(shù)字指的是相同的元素。

圖1是根據(jù)一個(gè)實(shí)施例的系統(tǒng)的一部分的框圖。

圖2是根據(jù)一個(gè)實(shí)施例的用于緩解核或域中的電壓下降的方法的流程圖。

圖3是根據(jù)一個(gè)實(shí)施例的包括全集成電壓調(diào)節(jié)器(fullyintegratedvoltageregulator，fivr)的系統(tǒng)的一部分的框圖。

圖4a和圖4b示出了根據(jù)某些實(shí)施例的用于兩個(gè)示例性許可證模式的核的電壓下降對(duì)頻率的示例性曲線圖。

圖5是根據(jù)一個(gè)實(shí)施例的耦合到第一電壓感測(cè)線和第二電壓感測(cè)線上的fivr的框圖。

圖6是根據(jù)某些實(shí)施例的系統(tǒng)的一部分的框圖。

圖7是根據(jù)一個(gè)實(shí)施例的耦合到第一電壓感測(cè)線和第二電壓感測(cè)線上的fivr的框圖。

圖8是根據(jù)某些實(shí)施例的系統(tǒng)的框圖。

具體實(shí)施方式

給定的電壓域可具有不同的頻率水平或現(xiàn)行要求，并且這些要求中的一些可經(jīng)由來(lái)自功率控制單元的許可證分配來(lái)控制。如在下文將論述的，響應(yīng)于di/dt病毒程序，每個(gè)許可證級(jí)別可導(dǎo)致不同水平的電壓下降。在此公開(kāi)的某些實(shí)施例基于與核或域中的所選執(zhí)行單元集合相對(duì)應(yīng)的許可證模式從多個(gè)電壓下降閾值中進(jìn)行選擇。所選閾值用于觸發(fā)電壓下降校正過(guò)程?；谠S可證模式選擇電壓下降閾值允許更快速地響應(yīng)下降事件。在某些實(shí)施例中，更快速的響應(yīng)通過(guò)減少電壓下降來(lái)提高性能，允許使用降低的電壓和/或更高的頻率，縮減了電壓調(diào)節(jié)器的大小并降低了電壓調(diào)節(jié)器的成本，和/或減小了系統(tǒng)中的噪聲。

出于在此論述的目的，所述實(shí)施例是關(guān)于計(jì)算機(jī)系統(tǒng)的電壓調(diào)節(jié)器的。盡管一個(gè)這類的實(shí)施例可以出于服務(wù)器計(jì)算機(jī)系統(tǒng)的目的，但是本公開(kāi)的范圍不限制在此方面并且實(shí)施例是高度可擴(kuò)展的，以實(shí)現(xiàn)許多不同類型的計(jì)算機(jī)系統(tǒng)的解決方案，所述計(jì)算機(jī)系統(tǒng)的范圍從高功率系統(tǒng)(諸如基于服務(wù)器的系統(tǒng))到低功率系統(tǒng)(諸如便攜式計(jì)算機(jī)、諸如膝上型計(jì)算機(jī)或ultrabooktm、平板計(jì)算機(jī)、智能手機(jī)以及其他便攜式設(shè)備)。實(shí)施例同等地適用于具有介于高功率與低功率系統(tǒng)之間的功率要求的系統(tǒng)(諸如臺(tái)式計(jì)算機(jī))。

如在上文所論述的，增加核的數(shù)量通過(guò)例如允許多線程化操作來(lái)提高性能。此外，核性能的一部分提高來(lái)自頻率增加。然而，頻率增加還增加了功耗。因此，微體系結(jié)構(gòu)特征可被添加到核以提高性能，同時(shí)允許更高的頻率。在某些處理器中，電流可從空轉(zhuǎn)模式值變化到高值，這可在極少的周期內(nèi)發(fā)生。例如，核的某些區(qū)域中的電流可在三至四個(gè)周期內(nèi)從低空轉(zhuǎn)模式值達(dá)到最大(或接近最大)電流值，這導(dǎo)致了電壓下降。

通常，電源無(wú)法足夠快速地響應(yīng)電壓下降。問(wèn)題可通過(guò)添加大容量輸出電容器來(lái)得到緩解。然而，由于電力輸送網(wǎng)絡(luò)的阻抗，大容量電容器僅可為較慢的下降事件(例如，在板級(jí)為數(shù)千納秒或在封裝級(jí)為數(shù)百納秒)提供緩解。此外，使用大容量電容器是解決問(wèn)題的昂貴的方法，并且由于可同時(shí)經(jīng)歷電壓下降的核的數(shù)量，電容器趨于耗盡電量。在此公開(kāi)的某些實(shí)施例減少了對(duì)用于提供額外的電流容量(遞送和/或吸收)的更大量的電容器和總電容量(諸如大容量輸出電容器)的需要，再次降低了給定解決方案的成本并縮減了給定解決方案的大小。換言之，根據(jù)某些實(shí)施例的電壓調(diào)節(jié)器可以是更便宜、更小、更加功率高效的，并且可耗散較少的溫度和功率，從而實(shí)現(xiàn)更小的系統(tǒng)。

圖1是根據(jù)一個(gè)實(shí)施例的系統(tǒng)100的一部分的框圖。系統(tǒng)100包括處理器核110、功率控制單元(pcu)111、電源112以及電壓調(diào)節(jié)器114。電壓調(diào)節(jié)器114可以(例如，與電源112一起)定位在母板上或者可與核110集成。電壓調(diào)節(jié)器114被配置成用于從電源112接收電壓并用于向處理器核110提供經(jīng)調(diào)節(jié)的電壓。處理器核110包括第一執(zhí)行單元集合116、第二執(zhí)行單元集合118以及第三執(zhí)行單元集合120。執(zhí)行單元可以包括例如各種整數(shù)、浮點(diǎn)以及單指令多數(shù)據(jù)(simd)邏輯單元等其他專門硬件。例如，這類執(zhí)行單元可以包括一個(gè)或多個(gè)算術(shù)邏輯單元(alu)、跳轉(zhuǎn)執(zhí)行單元、負(fù)載執(zhí)行單元、存儲(chǔ)執(zhí)行單元以及其他已知的執(zhí)行單元。

處理器核110被配置成用于在對(duì)應(yīng)于一個(gè)或多個(gè)執(zhí)行單元集合的各種許可證模式下進(jìn)行操作，所述一個(gè)或多個(gè)執(zhí)行單元集合可以在特定時(shí)間處使用并且/或者可用于特定過(guò)程。例如，在低許可證模式下，處理器核110由pcu111授權(quán)來(lái)僅使用第一執(zhí)行單元集合116。在中許可證模式下，處理器核110既可使用第一執(zhí)行單元集合116又可使用第二執(zhí)行單元集合118。在高許可證模式下，處理器核110可以使用第一執(zhí)行單元集合116、第二執(zhí)行單元集合118以及第三執(zhí)行單元集合120。本領(lǐng)域技術(shù)人員將從在此的公開(kāi)認(rèn)識(shí)到，其他許可證模式可以與附加組的執(zhí)行單元或這些組的執(zhí)行單元的其他組合一起使用。在某些實(shí)施例中，例如，處理器核110可以僅具有兩種許可證模式，而在其他實(shí)施例中，可以使用多于三種許可證模式。

在低許可證模式下，第一執(zhí)行單元集合116可以向處理器核110僅提供某些基本浮點(diǎn)運(yùn)算。某些軟件應(yīng)用和標(biāo)準(zhǔn)檢查程序例如需要最低限度的處理，從而允許通過(guò)斷開(kāi)第二執(zhí)行單元集合118和第三執(zhí)行單元集合120來(lái)降低功耗。因?yàn)閮H使用第一執(zhí)行單元集合120消耗較少的功率，所以處理器核110可以在較高的頻率下運(yùn)行。當(dāng)處理器核110(例如，基于用于處理較廣泛的向量指令或數(shù)據(jù)的新的軟件應(yīng)用)確定需要附加功能或附加執(zhí)行單元時(shí)，處理器核110向pcu111發(fā)送許可證請(qǐng)求消息122。在相同的頻率下，新的軟件應(yīng)用可以導(dǎo)致處理器核110超過(guò)熱設(shè)計(jì)功率(tdp)限度。因此，在授予許可證之前，pcu111可以降低頻率以使得不超過(guò)tdp限度。pcu111然后向處理器核110發(fā)送許可證授予消息124，所述許可證授予消息可授權(quán)處理器核110變更為中許可證模式或高許可證模式。

在低許可證模式下，電流可發(fā)生變化的速率(di/dt)小于中許可證模式下的電流可發(fā)生變化的速率(di/dt)。類似地，在中許可證模式下，電流可發(fā)生變化的速率(di/dt)小于高許可證模式下的電流可發(fā)生變化的速率(di/dt)。因此，可發(fā)生在處理器核110中的電壓下降的量在每種許可證模式下是不同的。在某些實(shí)施例中，系統(tǒng)100基于許可證模式選擇電壓下降閾值。如果(例如)處理器核110處于低許可證模式下，所選電壓下降閾值低于中許可證模式或高許可證模式下的電壓下降閾值。因此，系統(tǒng)100對(duì)低許可證模式的較小電壓下降的敏感程度超過(guò)其在始終使用中許可證模式的較高電壓下降閾值或高許可證閾值時(shí)的敏感程度。

在圖1中示出的示例中，電壓調(diào)節(jié)器114包括電壓下降校正模塊126，所述電壓下降校正模塊被配置成用于緩解處理器核110中檢測(cè)到的電壓下降。所述緩解通過(guò)超過(guò)所選電壓下降閾值來(lái)觸發(fā)。盡管示出為電壓調(diào)節(jié)器114的一部分，但是在其他實(shí)施例中，電壓下降校正模塊126可以是pcu111或系統(tǒng)110的另一個(gè)組件的一部分。電壓下降校正模塊126可以被配置成用于提供任何類型的電壓下降緩解方案。例如，電壓下降校正模塊126可以包括用于向處理器核110提供附加電流的電路。其他緩解示例包括但不限于時(shí)鐘門控和/或參差調(diào)諧邏輯活動(dòng)。

圖2是根據(jù)一個(gè)實(shí)施例的用于緩解核或域中的電壓下降的方法200的流程圖。方法200可以由例如圖1中示出的系統(tǒng)100或由在此公開(kāi)的其他實(shí)施例來(lái)執(zhí)行。方法200包括：接收210指示許可證模式的信號(hào)，所述許可證模式對(duì)應(yīng)于核或域中的所選執(zhí)行單元集合?；谒鏊甘镜脑S可證模式，方法200包括選擇212多個(gè)閾值之一。方法200進(jìn)一步包括：檢測(cè)214核或域中的電壓下降事件，并判定216所檢測(cè)到的下降事件是否超過(guò)所選閾值。如果下降事件未超過(guò)所選閾值，方法200重復(fù)或繼續(xù)監(jiān)測(cè)超過(guò)所選閾值的電壓下降事件。然而，如果下降事件超過(guò)所選閾值，方法200包括觸發(fā)電壓下降校正過(guò)程。再一次，方法200然后可以重復(fù)或繼續(xù)監(jiān)測(cè)電壓下降事件。

下文論述的某些示例性實(shí)施例使用全集成電壓調(diào)節(jié)器(fivr)和非線性控制(nlc)來(lái)緩解核或域中的電壓下降。將fivr引入到計(jì)算機(jī)系統(tǒng)中導(dǎo)致大di/dt電流變化，所述大di/dt電流變化可導(dǎo)致fivr的輸入電源上的極高的噪聲水平。噪聲水平進(jìn)一步影響fivr以及共享電源的其他區(qū)域中的敏感模擬電路的性能。這些噪聲問(wèn)題顯著地影響了服務(wù)器以及其他計(jì)算機(jī)系統(tǒng)。根據(jù)某些實(shí)施例，通過(guò)基于與核或域中的所選執(zhí)行單元集合相對(duì)應(yīng)的許可證模式選擇電壓下降閾值，噪聲可降低。

圖3是根據(jù)一個(gè)實(shí)施例的包括fivr310的系統(tǒng)300的一部分的框圖。除了fivr310之外，系統(tǒng)300包括pcu312以及處理器的核和/或域(核/域)314。為了清楚起見(jiàn)，未示出其他系統(tǒng)組件(諸如耦合到fivr310上的電源)。核/域314被配置成用于在對(duì)應(yīng)于所使用的一個(gè)或多個(gè)執(zhí)行單元集合的各種許可證模式下進(jìn)行操作。如在上文關(guān)于圖1所論述的，核/域314可以包括第一執(zhí)行單元集合116、第二執(zhí)行單元集合118以及第三執(zhí)行單元集合120。在低許可證模式下，核/域314由pcu312授權(quán)來(lái)僅使用第一執(zhí)行單元集合116。在中許可證模式下，核/域314既可使用第一執(zhí)行單元集合116又可使用第二執(zhí)行單元集合118。在高許可證模式下，核/域314可以使用第一執(zhí)行單元集合116、第二執(zhí)行單元集合118以及第三執(zhí)行單元集合120。本領(lǐng)域技術(shù)人員將從在此的公開(kāi)認(rèn)識(shí)到，其他許可證模式可以與附加組的執(zhí)行單元或這些組的執(zhí)行單元的其他組合一起使用。在某些實(shí)施例中，例如，核/域314可以僅具有兩種許可證模式，而在其他實(shí)施例中，可使用多于三種許可證模式。

fivr310被配置成用于向核/域314提供經(jīng)調(diào)節(jié)的電壓，并包括用于響應(yīng)核/域314中的電流和電壓的變化的主反饋回路(未示出)。fivr310的主反饋回路可以具有較寬泛范圍的帶寬以用于響應(yīng)功率變化。然而，根據(jù)某些實(shí)施例，有效地緩解由di/dt病毒程序?qū)е碌碾妷合陆悼赡苄枰∮诩s2納秒的響應(yīng)時(shí)間。因此，這類實(shí)施例中的fivr310的主回路可能無(wú)法足夠快速地響應(yīng)di/dt病毒程序所驅(qū)動(dòng)的下降。此外，電力輸送網(wǎng)絡(luò)的管芯上去耦電容可能不足以控制下降并且可能以面積的成本為代價(jià)得到(例如，添加附加電容可能增加系統(tǒng)300的大小和成本)。此外，通過(guò)增加fivr310的切換帶寬來(lái)緩解電壓下降可能影響效率和穩(wěn)定性。例如，使用母板電壓調(diào)節(jié)器(mbvr)的芯片外電力輸送同樣可能具有類似的問(wèn)題，其可能更加緩慢地響應(yīng)電壓快速衰減。

為了加快響應(yīng)時(shí)間，five310包括多個(gè)電流鉗316(已示出三個(gè))，一旦超過(guò)某一電壓下降閾值，所述電流鉗即可激發(fā)。fivr310被配置成用于通過(guò)使用電流鉗316來(lái)有效地繞過(guò)fivr的主回路，從而加速將電流直接輸送到核/域314的與電壓下降相關(guān)聯(lián)的一個(gè)或多個(gè)部分，以提供非線性控制(nlc)來(lái)響應(yīng)電壓快速下降。在某些實(shí)施例中，電流鉗316包括由fivr310的輸入電源供電的晶體管。例如，電流鉗316可各自包括p型金屬氧化物半導(dǎo)體(pmos)晶體管，所述p型金屬氧化物半導(dǎo)體(pmos)晶體管具有電耦合到外部母板電源(未示出)上的源極端子以及通過(guò)對(duì)應(yīng)的電流供應(yīng)線318電耦合到核/域314中的對(duì)應(yīng)位置上的漏極端子。

系統(tǒng)300包括耦合到核/域314中的區(qū)域322上的電壓感測(cè)線320，所述區(qū)域有可能經(jīng)受較大并且可能是最大的電壓下降。電壓感測(cè)線320可以包括例如導(dǎo)電金屬。電流鉗316可以被配置成用于基于設(shè)定的(例如，預(yù)先確定的)電壓下降閾值來(lái)進(jìn)行觸發(fā)。盡管使用預(yù)先確定的閾值可能是有效的，但是某些實(shí)現(xiàn)方式可以使用通用型(one-size-fits-all)解決方案，所述解決方案針對(duì)高許可證模式下的最壞情況di/dt病毒程序進(jìn)行觸發(fā)。如在上文所論述的，閾值設(shè)置可以在高許可證模式下更高，因?yàn)榕c低或中許可證級(jí)別相比，在此許可證級(jí)別下，預(yù)期電壓下降更大。現(xiàn)有解決方案基于最高的下降水平并由此基于最高許可證模式來(lái)設(shè)置閾值，因?yàn)閷㈤撝翟O(shè)置得較低可以(至少在高許可證模式下操作時(shí))導(dǎo)致電流鉗316的持續(xù)或頻繁啟動(dòng)。

過(guò)度啟動(dòng)電流鉗316可以在fivr的輸入電源上產(chǎn)生較大噪聲水平，因?yàn)殡娏魇窃跊](méi)有通常的fivr310的電感器-電容器(lc)濾波器配置的情況下從電源直接汲取的。當(dāng)用于nlc的電流鉗在例如多核服務(wù)器芯片中被同時(shí)激發(fā)時(shí)，可以產(chǎn)生較高的噪聲水平。輸入電源上的噪聲可以導(dǎo)致由于最低電壓(vmin)違限以及將噪聲傳遞到fivr輸出電源而造成的fivr電路的故障。這些效應(yīng)都可能有害于fivr的操作。當(dāng)鉗與母板vr解決方案一起使用時(shí)，電源上的由于鉗而產(chǎn)生的噪聲可以影響共享這個(gè)電源的周圍電路的vmin，從而導(dǎo)致功率增加以及電路故障。因此，設(shè)置閾值以減少或最低限度地啟動(dòng)鉗是有用的。修整用于(與下降成比例地)分發(fā)給核的許可證的閾值可以導(dǎo)致剛好的控制，以產(chǎn)生核在每一種狀態(tài)下所需的下降減少。許可證信息的用途不需要限于改變閾值，還可以用于調(diào)整電流鉗的大小或強(qiáng)度。這種強(qiáng)度的變化也將降低鉗在電源上的噪聲。

在圖3中示出的示例中，系統(tǒng)300修整nlc過(guò)程以更加有效地為核/域314支持的各種許可證模式工作。系統(tǒng)300基于核在給定時(shí)間處的許可證級(jí)別來(lái)選擇性地調(diào)整nlc閾值(即，電壓下降閾值或非線性控制響應(yīng)于下降事件而激發(fā)電流鉗316的點(diǎn))。每種許可證模式下的預(yù)期電壓下降在高許可證模式下(例如，當(dāng)使用所有執(zhí)行單元集合116、118、120時(shí))是最高的，之后是中許可證模式(當(dāng)使用所述執(zhí)行單元集合組116、118時(shí))，進(jìn)而之后是低執(zhí)行模式(當(dāng)使用所述執(zhí)行單元集合116時(shí))。

一旦從核/域314接收到許可證請(qǐng)求消息324，核/域314的許可證授予消息326由pcu111進(jìn)行授予。在所示出的實(shí)施例中，許可證授予消息326還被傳遞到fivr310以動(dòng)態(tài)地改變電壓下降閾值。應(yīng)注意，圖3中示出的實(shí)施例可應(yīng)用到利用電流鉗控制下降的任何電壓域。這類域可以支持可選擇的模式，其中因?yàn)槊繂挝粫r(shí)間的電流變化水平不同(由于頻率、電壓或功率變化)，所以每種模式經(jīng)歷不同的電壓下降水平。此外，由于鉗解決方案獨(dú)立于fivr，所以所示出的實(shí)施例的解決方案還可以應(yīng)用到針對(duì)所述域所選任何電壓調(diào)節(jié)器。此外，或在其他實(shí)施例中，關(guān)于核許可證模式的信息可用于選擇性地調(diào)整鉗的強(qiáng)度，因?yàn)檩^低的電壓下降也可以使用較低的電流。換言之，基于許可證模式，鉗可以向核/域314提供不同的電流電平。

如在圖3中所示，fivr310進(jìn)一步包括第一閾值寄存器328、第二閾值寄存器330、第三閾值寄存器332、閾值選擇器模塊334、數(shù)模轉(zhuǎn)換器(dac)336以及比較器(cmp)338。這個(gè)示例中的三個(gè)閾值寄存器提供了三種許可級(jí)別。然而，本領(lǐng)域技術(shù)人員將從在此的公開(kāi)認(rèn)識(shí)到，還可以使用附加的或較少的寄存器和/或閾值。第一閾值寄存器328被配置成用于存儲(chǔ)第一閾值(th1)，第二閾值寄存器330被配置成用于存儲(chǔ)第二閾值(th2)，并且第三閾值寄存器332被配置成用于存儲(chǔ)第三閾值(th3)。

閾值寄存器向閾值選擇模塊334提供閾值th1、th2、th3。閾值選擇模塊334可以包括多路復(fù)用器或其他電路或計(jì)算機(jī)可執(zhí)行指令以基于來(lái)自pcu312的許可證授予消息326來(lái)選擇閾值th1、th2、th3之一。閾值選擇模塊334被配置成用于在許可證授予消息326指示低許可證模式時(shí)選擇第一閾值th1，在許可證授予消息326指示中許可證模式時(shí)選擇第二閾值th2，并且在許可證授予消息326指示高許可證模式時(shí)選擇第三閾值th3。閾值th1、th2、th3和/或閾值選擇模塊334的輸出可以包括數(shù)字?jǐn)?shù)據(jù)，數(shù)模轉(zhuǎn)換器336將所述數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成提供到比較器338的第一輸入端的模擬閾值。比較器338的第二輸入端電耦合到來(lái)自核/域314的電壓感測(cè)線上。如果電壓感測(cè)線320上的下降下降到低于模擬閾值，比較器338將鉗激發(fā)信號(hào)340輸出到電流鉗316。作為響應(yīng)，電流鉗316開(kāi)啟以驅(qū)動(dòng)電流通過(guò)電流供應(yīng)線318到達(dá)核/域314中的預(yù)期經(jīng)歷電壓下降的對(duì)應(yīng)位置(例如，特定執(zhí)行單元)。開(kāi)啟電流鉗可在下降之前有效地將核/域314中的對(duì)應(yīng)位置處的電壓拉升回標(biāo)稱電壓。

圖4a和圖4b示出了根據(jù)某些實(shí)施例的用于兩個(gè)示例性許可證模式的核的電壓下降對(duì)頻率的示例性曲線圖。在這個(gè)示例中，所示出的曲線圖使用最壞情況(wc)核病毒程序制成。圖4a和圖4b各自比較對(duì)應(yīng)于不使用nlc(例如，nlc閑置從而使得不使用電流鉗)的第一曲線圖410、對(duì)應(yīng)于利用基于最高許可證模式電壓下降的設(shè)定的wc閾值來(lái)使用nlc電流鉗的第二曲線圖412以及對(duì)應(yīng)于利用基于分發(fā)給核的許可證的變化閾值來(lái)使用nlc電流鉗的第三曲線圖414。

在圖4a中，使用了中許可證級(jí)別，并且第一曲線圖410與第二曲線圖412的比較清楚地顯示了(與不使用nlc時(shí)相比)使用nlc時(shí)電壓下降的改進(jìn)。然而，如第三曲線圖414所示，在閾值被修整用于當(dāng)前操作中的許可證模式時(shí)，存在進(jìn)一步的改進(jìn)。在這個(gè)示例中，假設(shè)對(duì)應(yīng)于第二曲線圖412的wc閾值表示一種情況，其中閾值通過(guò)比中許可證模式更高的許可證模式來(lái)設(shè)置。

在圖4b中，使用了低許可證級(jí)別。圖4b中的第一曲線圖410和第二曲線圖412在很大的頻率范圍是彼此重合或幾乎彼此重合的，這指示了在使用wc閾值時(shí)，nlc在低許可證級(jí)別下的無(wú)效性。換言之，對(duì)于許多頻率，使用針對(duì)最高許可證模式而不是當(dāng)前所選許可證模式而設(shè)計(jì)的閾值是無(wú)用的。圖4b中示出的第三曲線圖414顯示了通過(guò)使用針對(duì)低許可證級(jí)別修整的閾值而使電壓下降得到明顯改進(jìn)。在某些實(shí)施例中，通過(guò)使用針對(duì)所選許可證級(jí)別修整的閾值而使電壓下降得到改進(jìn)的范圍可從約10mv至約40mv。

回到圖3，所示出的示例性實(shí)施例包括單個(gè)電壓感測(cè)線320并且fivr310被配置成用于同時(shí)激發(fā)電流鉗316中的每一個(gè)。在其他實(shí)施例中，可使用附加電壓感測(cè)線。例如，圖5是根據(jù)一個(gè)實(shí)施例的耦合到第一電壓感測(cè)線512和第二電壓感測(cè)線514上的fivr510的框圖。如在圖3中所示，fivr510包括第一閾值寄存器328、第二閾值寄存器330、第三閾值寄存器332、閾值選擇器模塊334以及數(shù)模轉(zhuǎn)換器(dac)336。

然而，圖5中示出的fivr510包括耦合到第一電壓感測(cè)線512上的第一比較器(cmp)516以及耦合到第二電壓感測(cè)線514上的第二比較器518。數(shù)模轉(zhuǎn)換器被配置成用于將所選模擬閾值作為附加輸入既提供到第一比較器516也提供到第二比較器518?；谒x閾值以及來(lái)自第一電壓感測(cè)線512的輸入，第一比較器516被配置成用于激發(fā)耦合到核/域中的對(duì)應(yīng)位置(例如，特定執(zhí)行單元)上的第一組電流鉗520(已示出三個(gè))。類似地，基于所選閾值以及來(lái)自第二電壓感測(cè)線514的輸入，第二比較器518被配置成用于激發(fā)耦合到核/域中的對(duì)應(yīng)位置(例如，特定執(zhí)行單元)上的第二組電流鉗522(已示出兩個(gè))。因此，可檢測(cè)到并緩解獨(dú)立下降事件。

圖6是根據(jù)某些實(shí)施例的系統(tǒng)600的一部分的框圖。如在圖6中所示,系統(tǒng)600可以包括各種組件，所述組件包括示出為多核處理器的處理器610。處理器610可以經(jīng)由外部電力輸送系統(tǒng)660耦合到電源650上。如圖所示，處理器610可以是包括多個(gè)核620a-620n的單個(gè)管芯處理器。此外，每個(gè)核可以與單獨(dú)電壓調(diào)節(jié)器625a-625n相關(guān)聯(lián)。因此，fivr實(shí)現(xiàn)方式可以被提供來(lái)允許對(duì)電壓進(jìn)行精細(xì)控制，并因此對(duì)每一個(gè)單獨(dú)核的功率和性能進(jìn)行精細(xì)控制。這樣，每個(gè)核可以在獨(dú)立的電壓和頻率下進(jìn)行操作，從而實(shí)現(xiàn)很大的靈活性并提供很多機(jī)會(huì)以使功耗與性能平衡。

此外，每個(gè)電壓調(diào)節(jié)器625a-625n可以包括圖3中示出的fivr310或圖5中示出的fivr510，并且可以被配置成用于基于對(duì)應(yīng)于其對(duì)應(yīng)的核中的所選執(zhí)行單元集合的許可證模式從多個(gè)電壓下降閾值中進(jìn)行選擇。電力輸送系統(tǒng)660可以包括pcu或被配置成用于從核620a-620n接收單獨(dú)許可證請(qǐng)求并且響應(yīng)許可證授予的其他組件，所述pcu或其他組件還與相應(yīng)的電壓調(diào)節(jié)器625a-625n通信以允許在每個(gè)核中進(jìn)行獨(dú)立的電壓下降閾值選擇。

此外，或在其他實(shí)施例中，單個(gè)電壓調(diào)節(jié)器可以被配置成用于控制核620a-620n中的兩個(gè)或更多個(gè)。例如，圖7是根據(jù)一個(gè)實(shí)施例的耦合到第一核的第一電壓感測(cè)線712上和第二核的第二電壓感測(cè)線714上的fivr710的框圖。如在圖3中所示，fivr710包括第一閾值寄存器328、第二閾值寄存器330、第三閾值寄存器332、閾值選擇器模塊334、數(shù)模轉(zhuǎn)換器(dac)336、比較器(cmp)338以及多個(gè)電流鉗316。電流鉗316的輸出端可以耦合到第一核中的對(duì)應(yīng)位置(例如，特定執(zhí)行單元)上。fivr710還包括第二閾值選擇器模塊716、第二數(shù)模轉(zhuǎn)換器(dac)718、第二比較器(cmp)720以及第二多個(gè)電流鉗722。第二電流鉗722的輸出端可以耦合到第二核中的對(duì)應(yīng)位置(例如，特定執(zhí)行單元)上。

閾值選擇器模塊334接收對(duì)應(yīng)于授予第一核的許可證級(jí)別的第一許可證授予消息724。閾值選擇器模塊334被配置成用于基于第一許可證授予消息724選擇電壓下降閾值th1、th2或th3。類似地，第二閾值選擇器模塊716接收對(duì)應(yīng)于授予第二核的許可證水平的第二許可證授予消息726。第二閾值選擇器模塊716被配置成用于基于第二許可證授予消息726選擇電壓下降閾值th1、th2或th3。因此，根據(jù)在此公開(kāi)的實(shí)施例，對(duì)于每個(gè)核，可選擇不同的閾值，這樣使得獨(dú)立的下降事件可以在每個(gè)核中被檢測(cè)到并且被緩解。

回到圖6，處理器610內(nèi)可以存在附加組件，所述附加組件包括輸入/輸出接口(if)632、另一個(gè)接口634以及集成存儲(chǔ)器控制器(imc)636。如圖所示，這些組件中的每一個(gè)都可由另一個(gè)集成電壓調(diào)節(jié)器625x來(lái)供電。在一個(gè)實(shí)施例中，接口632可以是根據(jù)快速路徑互連(qpi)協(xié)議的，所述協(xié)議在高速緩存一致性協(xié)議中提供點(diǎn)對(duì)點(diǎn)(ptp)鏈路，所述高速緩存一致性協(xié)議包括多個(gè)層，所述多個(gè)層包括物理層、鏈路層和協(xié)議層。繼而，接口634可以是根據(jù)快速外圍組件互連(pcie^tm)規(guī)范的。盡管為了便于說(shuō)明，未示出附加組件，但是應(yīng)理解，處理器610內(nèi)可以存在附加組件，所述附加組件諸如非核邏輯、功率控制單元以及諸如內(nèi)部存儲(chǔ)器(例如，高速緩沖存儲(chǔ)器層級(jí)等的一個(gè)或多個(gè)層)的其他組件。此外，盡管在圖6的實(shí)現(xiàn)方式中示出了帶有集成電壓調(diào)節(jié)器的實(shí)施例，但是實(shí)施例不限于此。

圖8是根據(jù)某些實(shí)施例的系統(tǒng)800的框圖。如在圖8中所示，系統(tǒng)800包括處理器805，所示處理器可以是具有核域的多個(gè)核810a-810n的多核處理器。在一個(gè)實(shí)施例中，每個(gè)這類的核都可以具有獨(dú)立的功率域并且可以被配置成用于在獨(dú)立的電壓和/或頻率下進(jìn)行操作。各種核可以經(jīng)由互連件815耦合到包括各種組件的系統(tǒng)代理或非核域820上。如所示出，非核域820可以包括可以是終極緩存的共享高速緩存830。此外，非核域820可以包括集成存儲(chǔ)器控制器840、各種接口850以及功率控制單元855。如上所述，帶有電壓調(diào)節(jié)器的電力輸送系統(tǒng)870可以經(jīng)由供電線880耦合到處理器805上。電力輸送系統(tǒng)870可以被配置成用于基于授予特定核和/或非核域的許可證模式來(lái)緩解電壓下降。處理器805可以(例如，經(jīng)由存儲(chǔ)器總線)與系統(tǒng)存儲(chǔ)器860通信。此外，可以通過(guò)接口850與諸如外圍設(shè)備、大容量存儲(chǔ)設(shè)備等的各種封裝外組件進(jìn)行連接。雖然在圖8的實(shí)施例中利用這一特定實(shí)現(xiàn)方式被示出，但本發(fā)明的范圍并不局限于此方面。

在一些實(shí)施例中，許可證的變化也與不同電壓和頻率相結(jié)合。因此，許可證授予被延遲直到達(dá)到所述模式的安全電壓和頻率。電壓下降閾值的變化也可延遲到許可證被授予的時(shí)間。然而，在某些實(shí)施例中，不存在許可證授予與閾值變化同步的需要。在表1中對(duì)此進(jìn)行示出。

表1

在表1的示例中，類型a事件是當(dāng)給核的許可證授予比閾值變化更早生效的情況，而類型b事件是當(dāng)閾值變化比許可證授予更早生效的情況。步驟3顯示了電流鉗如何可以在任一過(guò)渡運(yùn)轉(zhuǎn)并發(fā)揮作用的。如圖所示，任一類型的過(guò)渡都未經(jīng)歷過(guò)度的電壓下降。

示例實(shí)施例

以下示例涉及進(jìn)一步的實(shí)施例。

示例1是一種裝置，所述裝置包括多個(gè)閾值寄存器、接口以及電壓下降校正模塊。所述多個(gè)閾值寄存器被配置成用于存儲(chǔ)對(duì)應(yīng)的電壓下降閾值。所述接口被配置成用于接收許可證授予消息，所述許可證授予消息指示處理器核或域的許可證模式，所述許可證模式對(duì)應(yīng)于所述處理器核或域中的所選執(zhí)行單元集合。所述電壓下降校正模塊被配置成用于基于所述許可證授予消息中所指示的所述許可證模式而從所述多個(gè)電壓下降寄存器中選擇所述電壓下降閾值中的一個(gè)。所述電壓下降校正模塊被配置成用于將所述處理器核或域中的電壓下降與所選電壓下降閾值進(jìn)行比較。所述電壓下降校正模塊被配置成用于基于所述比較來(lái)觸發(fā)電壓下降校正過(guò)程。

在示例2中，如示例1所述的裝置進(jìn)一步包括電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器用于將經(jīng)調(diào)節(jié)的電壓耦合到包括所述處理器核或域的設(shè)備。

在示例3中，如示例2所述的電壓調(diào)節(jié)器耦合到母板。

在示例4中，如示例1至2中任一項(xiàng)所述的電壓調(diào)節(jié)器包括fivr，所述fivr與包括所述處理器核或域的所述設(shè)備集成。

在示例5中，如示例1至3中任一項(xiàng)所述的接口從pcu接收所述許可證授予消息。

在示例6中，如示例1至4中任一項(xiàng)所述的電壓下降校正過(guò)程包括非線性控制過(guò)程，所述非線性控制過(guò)程用于經(jīng)由一條或多條電流供應(yīng)線向所述處理器核或域提供過(guò)電流。

在示例7中，如示例6所述的電壓下降校正模塊進(jìn)一步包括一個(gè)或多個(gè)電流鉗，所述電流鉗被配置成用于響應(yīng)于所述觸發(fā)而向所述一條或多條電流供應(yīng)線提供所述過(guò)電流。

在示例8中，如示例7所述的電壓下降校正模塊進(jìn)一步包括閾值選擇器模塊，所述閾值選擇器模塊耦合到所述多個(gè)閾值寄存器，所述閾值選擇器模塊被配置成用于基于所述許可證授予消息中所指示的所述許可證模式而從所述多個(gè)電壓下降寄存器中選擇所述電壓下降寄存器中的一個(gè)。所述電壓下降校正模塊進(jìn)一步包括電壓感測(cè)線，所述電壓感測(cè)線耦合到所述處理器核或域的預(yù)期經(jīng)歷所述電壓下降的區(qū)域。所述電壓下降校正模塊進(jìn)一步包括比較器，所述比較器用于將所述電壓感測(cè)線上的感測(cè)到的電壓下降與所選電壓下降閾值進(jìn)行比較以檢測(cè)下降事件，并且用于響應(yīng)于檢測(cè)到的下降事件而激發(fā)所述一個(gè)或多個(gè)電流鉗。

在示例9中，如示例8所述的電壓感測(cè)線包括第一電壓感測(cè)線，所述處理器核或域的所述區(qū)域包括所述處理器核或域的第一區(qū)域，所述比較器包括第一比較器，所述感測(cè)到的電壓下降包括第一感測(cè)到的電壓下降，并且所述下降事件包括第一下降事件。所述電壓下降校正模塊進(jìn)一步包括第二電壓感測(cè)線，所述第二電壓感測(cè)線耦合到所述處理器核或域的預(yù)期經(jīng)歷所述電壓下降的第二區(qū)域。所述電壓組校正模塊進(jìn)一步包括第二比較器，所述第二比較器用于將所述第二電壓感測(cè)線上的感測(cè)到的第二電壓下降與所述所選電壓下降閾值進(jìn)行比較以檢測(cè)第二下降事件，并且用于響應(yīng)于檢測(cè)到的第二下降事件來(lái)激發(fā)所述一個(gè)或多個(gè)電流鉗。

在示例10中，如示例8至9中任一項(xiàng)所述的電壓下降校正模塊進(jìn)一步包括數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器耦合在所述閾值選擇器模塊與所述比較器之間。所選電壓下降閾值包括數(shù)字值，并且所述數(shù)模轉(zhuǎn)換器被配置成用于將所述數(shù)字值轉(zhuǎn)換成模擬閾值信號(hào)并且用于向所述比較器的輸入端提供所述模擬閾值信號(hào)。

在示例11中，如示例7至10中任一項(xiàng)所述的電壓下降校正模塊被配置成用于基于所述許可證授予消息中所指示的所述許可證模式來(lái)調(diào)整所述一個(gè)或多個(gè)電流鉗的強(qiáng)度。

示例12是一種方法，所述方法包括：在電壓調(diào)節(jié)器處接收指示許可證模式的信號(hào)，所述許可證模式對(duì)應(yīng)于處理器的核或域中的所選執(zhí)行單元集合。所述方法包括：基于所指示的許可證模式來(lái)選擇多個(gè)閾值中的一個(gè)。所述方法包括：檢測(cè)所述處理器的所述核或域中的電壓下降事件。所述方法包括：確定所述電壓下降事件超過(guò)所選閾值。所述方法包括：響應(yīng)于所述確定來(lái)觸發(fā)電壓下降校正過(guò)程。

在示例13中，如示例12所述的電壓下降校正過(guò)程包括非線性控制過(guò)程，所述非線性控制過(guò)程包括經(jīng)由一條或多條電流供應(yīng)線向所述處理器核或域提供過(guò)電流。

在示例14中，觸發(fā)如示例13所述的電壓下降校正過(guò)程包括觸發(fā)一個(gè)或多個(gè)電流鉗，所述電流鉗被配置成用于向所述一條或多條電流供應(yīng)線提供所述過(guò)電流。

在示例15中，如示例14所述的方法進(jìn)一步包括：基于所述許可證授予消息中所指示的所述許可證模式來(lái)調(diào)整所述一個(gè)或多個(gè)電流鉗的強(qiáng)度。

在示例16中，觸發(fā)如示例13至15中任一項(xiàng)所述的電壓下降校正過(guò)程包括基于所述許可證授予消息中所指示的所述許可證模式來(lái)調(diào)整一個(gè)或多個(gè)電流鉗的強(qiáng)度，所述電流鉗被配置成用于提供所述過(guò)電流。

在示例17中，檢測(cè)示例12至16中任一項(xiàng)所述的電壓下降事件包括：從耦合到所述處理器核或域的預(yù)期經(jīng)歷所述電壓下降的區(qū)域的電壓感測(cè)線接收信號(hào)。

示例18是至少一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，具有存儲(chǔ)在所述計(jì)算機(jī)可讀介質(zhì)上的指令，所述指令在由處理器執(zhí)行時(shí)致使所述處理器執(zhí)行操作。所述操作包括接收指示許可證模式的信號(hào)，所述許可證模式對(duì)應(yīng)于核或域中的所選執(zhí)行單元集合。所述操作包括：基于所指示的許可證模式來(lái)選擇多個(gè)閾值中的一個(gè)。所述操作包括：檢測(cè)所述核或域中的電壓下降事件。所述操作包括：確定所述電壓下降事件超過(guò)所選閾值。所述操作包括：響應(yīng)于所述確定來(lái)觸發(fā)電壓下降校正過(guò)程。

在示例19中，如示例19所述的電壓下降校正過(guò)程包括非線性控制過(guò)程，所述非線性控制過(guò)程包括經(jīng)由一條或多條電流供應(yīng)線向所述處理器核或域提供過(guò)電流。

在示例20中，觸發(fā)如示例19所述的電壓下降校正過(guò)程包括觸發(fā)一個(gè)或多個(gè)電流鉗，所述電流鉗被配置成用于向所述一條或多條電流供應(yīng)線提供所述過(guò)電流。

在示例21中，如示例20所述的操作進(jìn)一步包括基于所述許可證授予消息中所指示的所述許可證模式來(lái)調(diào)整所述一個(gè)或多個(gè)電流鉗的強(qiáng)度。

在示例22中，所述觸發(fā)如示例19至22中任一項(xiàng)所述的電壓下降校正過(guò)程包括基于所述許可證授予消息中所指示的所述許可證模式來(lái)調(diào)整一個(gè)或多個(gè)電流鉗的強(qiáng)度，所述電流鉗被配置成用于提供所述過(guò)電流。

示例23是一種處理器，所述處理器包括多個(gè)核，所述多個(gè)核各自用于獨(dú)立地執(zhí)行指令并且用于在獨(dú)立的電壓和頻率下進(jìn)行操作。所述處理器包括一個(gè)或多個(gè)集成電壓調(diào)節(jié)器，所述集成電壓調(diào)節(jié)器用于向所述多個(gè)核提供所述獨(dú)立的電壓和頻率，其中，所述一個(gè)或多個(gè)電壓調(diào)節(jié)器中的每一個(gè)包括存儲(chǔ)設(shè)備、接口以及電壓下降校正模塊。所述存儲(chǔ)設(shè)備被配置成用于存儲(chǔ)多個(gè)電壓下降閾值。所述接口被配置成用于從功率控制單元接收許可證授予消息，所述許可證授予消息指示所述多個(gè)核中的相應(yīng)核的許可證模式，所述許可證模式對(duì)應(yīng)于所選執(zhí)行單元集合。所述電壓下降校正模塊被配置成用于基于所述許可證授予消息中所指示的所述許可證模式來(lái)選擇所述多個(gè)電壓下降閾值中的一個(gè)。所述電壓下降校正模塊被配置成用于將所述相應(yīng)的核中的電壓下降與所選電壓下降閾值進(jìn)行比較。所述電壓下降校正模塊被配置成用于基于所述比較來(lái)觸發(fā)電壓下降校正過(guò)程。

在示例24中，如示例23所述的電壓下降校正過(guò)程包括非線性控制過(guò)程，所述非線性控制過(guò)程用于經(jīng)由一條或多條電流供應(yīng)線向所述相應(yīng)的核提供過(guò)電流。

在示例25中，如示例23所述的電壓下降校正模塊進(jìn)一步包括一個(gè)或多個(gè)電流鉗，所述電流鉗被配置成用于響應(yīng)于所述觸發(fā)而向所述一條或多條電流所述供應(yīng)線提供所述過(guò)電流。

在示例26中，如示例24所述的電壓下降校正模塊進(jìn)一步包括閾值選擇器模塊、電壓感測(cè)線以及比較器。所述閾值選擇器模塊被配置成用于基于所述許可證授予消息中所指示的所述許可證模式而選擇所述多個(gè)電壓下降閾值中的一個(gè)。所述電壓感測(cè)線耦合到所述相應(yīng)核的預(yù)期經(jīng)歷所述電壓下降的區(qū)域。所述比較器被配置成用于將所述電壓感測(cè)線上的感測(cè)到的電壓下降與所選電壓下降閾值進(jìn)行比較以檢測(cè)下降事件，并且用于響應(yīng)于檢測(cè)到的下降事件而激發(fā)所述一個(gè)或多個(gè)電流鉗。

示例27是一種方法，所述方法包括：在多個(gè)閾值寄存器中存儲(chǔ)對(duì)應(yīng)的電壓下降閾值。所述方法包括：接收許可證授予消息，所述許可證授予消息指示處理器核或域的許可證模式，所述許可證模式對(duì)應(yīng)于所述處理器核或域中的所選執(zhí)行單元集合。所述方法包括：基于所述許可證授予消息中所指示的所述許可證模式，從所述多個(gè)電壓下降寄存器中選擇所述電壓下降閾值中的一個(gè)。所述方法包括：將所述處理器核或域中的電壓下降與所選電壓下降閾值進(jìn)行比較。所述方法包括：基于所述比較來(lái)觸發(fā)電壓下降校正過(guò)程。

示例28是一種設(shè)備，所述裝置包括用于執(zhí)行如示例12至17和27中任一項(xiàng)所述的方法的裝置。

示例29是一種機(jī)器可讀存儲(chǔ)器，所述機(jī)器可讀存儲(chǔ)器包括機(jī)器可讀指令，所述指令用于實(shí)現(xiàn)如示例12至17和27至28中任一項(xiàng)所述的方法或裝置。

以上描述提供了許多特定細(xì)節(jié)以便徹底地了解在此描述的實(shí)施例。然而，本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，可以省略特定細(xì)節(jié)中的一個(gè)或多個(gè)，或者可以使用其他方法、組件或材料。在一些情況下，未示出或詳細(xì)描述公知的特征、結(jié)構(gòu)或操作。

此外，所述特征、操作或特性可以安排并設(shè)計(jì)在多種多樣的不同配置中和/或以任何適合的方式組合在一個(gè)或多個(gè)實(shí)施例中。因此，如前所述，所述系統(tǒng)和方法的實(shí)施例的詳細(xì)描述不旨在限制本公開(kāi)的范圍，而是僅代表本公開(kāi)的可能的實(shí)施例。此外，還應(yīng)容易地理解，如本領(lǐng)域的技術(shù)人員將清楚的，結(jié)合所公開(kāi)的實(shí)施例的所述方法的步驟或動(dòng)作的順序可發(fā)生改變。因此，除非指定需要一種順序，否則附圖或詳細(xì)描述中的任何順序僅出于說(shuō)明性的目的，并且不意味著暗示所要求的順序。

此處使用的術(shù)語(yǔ)“耦合”是指討論部件之間的任何類型的關(guān)系，直接的或間接的，并且可以應(yīng)用于電的、機(jī)械的、流體的、光學(xué)的、電磁的、電動(dòng)機(jī)械的或其他連接。另外，此處使用的術(shù)語(yǔ)“第一”，“第二”等只幫助討論，除非另外指明，其不帶有特殊的時(shí)間或時(shí)間順序意義。

本說(shuō)明書(shū)中對(duì)“一個(gè)實(shí)施例”、“實(shí)施例”、“示例性實(shí)施例”等的任何引用意味著結(jié)合實(shí)施例所描述的具體特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。這類短語(yǔ)在本說(shuō)明書(shū)中各地方的出現(xiàn)不一定全都涉及同一個(gè)實(shí)施例。此外，當(dāng)結(jié)合任何實(shí)施例描述具體特征、結(jié)構(gòu)或特性時(shí)，應(yīng)認(rèn)為，結(jié)合實(shí)施例中的其他一些來(lái)實(shí)現(xiàn)這類特征、結(jié)構(gòu)或特性在本領(lǐng)域的技術(shù)人員的知識(shí)范圍內(nèi)。

可使用硬件元件、軟件元件和/或兩者的組合來(lái)實(shí)現(xiàn)各種實(shí)施例。硬件元件的示例可以包括：處理器、微處理器、電路、電路元件(例如，晶體管、電阻器、電容器、電感器等等)、集成電路、專用集成電路(asic)、可編程邏輯器件(pld)、數(shù)字信號(hào)處理器(dsp)、現(xiàn)場(chǎng)可編程門陣列(fpga)、邏輯門、寄存器、半導(dǎo)體器件、芯片、微芯片、芯片組等等。軟件的示例可以包括：軟件組件、程序、應(yīng)用、計(jì)算機(jī)程序、應(yīng)用程序、系統(tǒng)程序、機(jī)器程序、操作系統(tǒng)軟件、中間件、固件、軟件模塊、例程、子例程、函數(shù)、方法、過(guò)程、軟件接口、應(yīng)用程序接口(api)、指令集、計(jì)算代碼、計(jì)算機(jī)代碼、代碼段、計(jì)算機(jī)代碼段、字、值、符號(hào)、或其任意組合。

可以由機(jī)器可讀介質(zhì)上所存儲(chǔ)的表屬性指令實(shí)現(xiàn)至少一個(gè)實(shí)施例的一個(gè)或多個(gè)方面，該指令代表處理器內(nèi)的各種邏輯，當(dāng)被機(jī)器讀取時(shí)該指令使該機(jī)器制作用于執(zhí)行在此所描述的技術(shù)的邏輯。此類表示(稱為“ip核”)可以被存儲(chǔ)在有形的機(jī)器可讀介質(zhì)上并提供給各顧客或制造設(shè)施以加載至實(shí)際制作所述邏輯或處理器的制作機(jī)器中。

盡管實(shí)施例已經(jīng)參考其多個(gè)說(shuō)明性實(shí)施例進(jìn)行了描述，但是應(yīng)理解，本領(lǐng)域的技術(shù)人員可設(shè)計(jì)出許多其他修改和實(shí)施例，所述其他修改和實(shí)施例都落在本公開(kāi)的原理的精神和范圍內(nèi)。更具體地說(shuō)，在本公開(kāi)、附圖以及所附權(quán)利要求書(shū)的范圍內(nèi)，各種變化和修改在主題組合安排的組件部分和/或安排中是可能的。除了組件部分和/或安排中的變化和修改之外，本領(lǐng)域的技術(shù)人員還將清楚替代性的用途。本發(fā)明的范圍因此應(yīng)僅由以下權(quán)利要求來(lái)確定。