串口主從通信控制系統(tǒng)及方法
【專利摘要】本發(fā)明提供一種串口主從通信控制系統(tǒng)及方法，用于解決現(xiàn)有技術(shù)中串口主從通信結(jié)構(gòu)復(fù)雜，串口數(shù)量受制約的問題。主控卡向從卡發(fā)送控制信號時依據(jù)時鐘周期進行計數(shù)，直至達(dá)到一預(yù)設(shè)的編碼值時停止計數(shù)，并依據(jù)編碼值與主控卡的時鐘周期生成一編碼脈沖信號主控卡通過串口以分時復(fù)用的方式發(fā)送調(diào)試串口信號及經(jīng)編碼的控制信號。從卡接收主控卡發(fā)送的調(diào)試串口信號及經(jīng)編碼的控制信號，并在接收到控制信號時將其進行解碼以選通或關(guān)閉相應(yīng)通道的串口。
【專利說明】串口主從通信控制系統(tǒng)及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域，特別是涉及一種串口主從通信控制系統(tǒng)及方法。

【背景技術(shù)】
[0002]串口技術(shù)是一個非常成熟的低速通信接口，在當(dāng)今高密度高速系統(tǒng)中，它仍然在很多智能可管理芯片中廣泛使用，不可替代。在通信設(shè)備等大型系統(tǒng)中，經(jīng)常會采用一主控卡，多從卡的設(shè)計方式，支持多種從卡，這些從卡類型多樣，可以靈活的添加或者移除。從卡和主控卡的連接多采用共用背板或者線纜的方式連接，從卡和主控間接口信號通常除了業(yè)務(wù)信號接口之外，還會預(yù)留電源，管理，以及調(diào)試接口 ；隨著智能化的越來越高，從卡上會有多個智能芯片具有串口，串口會提供底層的命令和信息顯示，而這些串口需要連接到主控卡，用于調(diào)試，診斷或者通信之用。
[0003]這種情況下，通常主控卡和從卡間串口連接會有兩種方式:
[0004]方案一，如附圖1所示，主控和從卡之間采用點到點的連接，從卡接入主控板上的FPGA (Field 一 Programmable Gate Array,現(xiàn)場可編程門陣列),由主控板直接選通其中一路進行通信。
[0005]方案二，如附圖2所示，把從屬設(shè)備直接掛在同一組串口總線上，主控卡通過額外的通信接口和從屬設(shè)備通信，從卡再決定是否占用或釋放串口總線。
[0006]但是，上述兩種方案都存在一定的問題。
[0007]對于方案一，主控卡和從卡之間連接線很多，增加了背板設(shè)計的復(fù)雜度，而且配置不靈活，背板預(yù)留了幾路串口就只能接幾個串口，每一塊從卡能夠接出的串口數(shù)量是固定的。
[0008]對于方案二，背板需要規(guī)劃控制總線接口類型及預(yù)算從卡引出串口數(shù)量，主控卡和從卡之間控制信號較多，背板設(shè)計復(fù)雜度增加，配置不靈活，每一塊從卡能夠接出的串口數(shù)量也是固定的，對于系統(tǒng)的智能性很不方便。
[0009]對于上述幾種方法存在的問題，亟需開發(fā)出一種主從板卡間多串口通信背板設(shè)計簡單，管理方式靈活，對軟件依賴性低適用范圍廣泛的串口主從通信方法。


【發(fā)明內(nèi)容】

[0010]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種串口主從通信控制系統(tǒng)及方法，用于解決現(xiàn)有技術(shù)中串口主從通信結(jié)構(gòu)復(fù)雜，串口數(shù)量受制約的問題。
[0011]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種串口主從通信控制系統(tǒng)，包括:主控卡，用于通過串口以分時復(fù)用的方式發(fā)送調(diào)試串口信號及經(jīng)編碼的控制信號；
[0012]至少一從卡，通過串口與所述主控卡連接，并與所述主控卡為同頻時鐘，用于接收所述主控卡發(fā)送的發(fā)送調(diào)試串口信號及經(jīng)編碼的控制信號，并在接收到所述控制信號時將其進行解碼以選通或關(guān)閉相應(yīng)通道的串口。
[0013]優(yōu)選地，所述主控卡包括:編碼寄存器，用于存儲至少一編碼值；脈寬生成器，用于在所述主控卡向所述從卡發(fā)送控制信號時依據(jù)時鐘周期開始計數(shù)，直至達(dá)到所述編碼值時停止計數(shù)，并依據(jù)所述編碼值與所述主控卡的時鐘周期生成一編碼脈沖信號；輸出選擇器，用于輸出所述調(diào)試串口信號或編碼脈沖信號；CPU控制模塊，用于控制所述輸出選擇器以分時復(fù)用的方式輸出所述調(diào)試串口信號或編碼脈沖信號，以及用于向所述從卡發(fā)送控制信號時將所述脈寬生成器清零以便其開始計數(shù)。
[0014]優(yōu)選地，所述從卡包括:脈寬計數(shù)器，用于檢測到所述主控卡輸出的編碼脈沖信號時依據(jù)時鐘周期開始計數(shù)，直至接收到所述主控卡發(fā)送的調(diào)試串口信號時停止計數(shù)，并將所述計數(shù)結(jié)果輸出；譯碼器，用于接收所述計數(shù)結(jié)果并依據(jù)所述時鐘周期解碼得到的一解碼值；選通控制器，用于根據(jù)所述譯碼器解碼出的解碼值選通或關(guān)閉相應(yīng)通道的串口。
[0015]優(yōu)選地，所述系統(tǒng)還包括一背板，用于連接所述主控卡和至少一從卡之間的串口。
[0016]本發(fā)明還提供一種串口主從通信控制方法，所述控制方法應(yīng)用于包括主控卡以及至少一從卡組成的串口通信架構(gòu)中，所述主控卡與所述從卡的時鐘為同頻時鐘，所述主控卡通過串口向所述從卡發(fā)送調(diào)試串口信號及控制信號，包括:令所述主控卡通過串口以分時復(fù)用的方式發(fā)送調(diào)試串口信號及經(jīng)編碼的控制信號；令所述從卡接收所述主控卡發(fā)送的調(diào)試串口信號及經(jīng)編碼的控制信號，并在接收到所述控制信號時將其進行解碼，以選通或關(guān)閉相應(yīng)通道的串口。
[0017]優(yōu)選地，所述主控卡發(fā)送經(jīng)編碼的控制信號的步驟包括:在所述主控卡向所述從卡發(fā)送控制信號時依據(jù)時鐘周期開始計數(shù)，直至達(dá)到一預(yù)設(shè)的編碼值時停止計數(shù)，并依據(jù)所述編碼值與所述主控卡的時鐘周期生成一編碼脈沖信號。
[0018]優(yōu)選地，所述從卡接收到經(jīng)編碼的控制信號并將其進行解碼的步驟包括:用于檢測到所述主控卡輸出的編碼脈沖信號時依據(jù)時鐘周期開始計數(shù)，直至接收到所述主控卡發(fā)送的調(diào)試串口信號時停止計數(shù)，并將所述計數(shù)結(jié)果輸出；根據(jù)所述計數(shù)結(jié)果并依據(jù)所述時鐘周期解碼得到一解碼值。
[0019]如上所述，本發(fā)明的串口主從通信控制系統(tǒng)及方法，具有以下有益效果:
[0020]1、背板總線極簡，設(shè)計規(guī)劃簡單，易于升級；
[0021]2、各線卡支持的串口數(shù)量靈活，配置智能方便；
[0022]3、從卡不需要CPU參與，智能化要求低；
[0023]4、邏輯簡單，成本低廉。

【專利附圖】

【附圖說明】
[0024]圖1顯示為現(xiàn)有技術(shù)中的方案一的結(jié)構(gòu)示意圖。
[0025]圖2顯示為現(xiàn)有技術(shù)中的方案二的結(jié)構(gòu)示意圖。
[0026]圖3顯示為本發(fā)明的串口主從通信控制系統(tǒng)的結(jié)構(gòu)示意圖。
[0027]圖4顯示為本發(fā)明串口主從通信控制系統(tǒng)的主控卡結(jié)構(gòu)示意圖。
[0028]圖5顯示為本發(fā)明串口主從通信控制系統(tǒng)的從卡結(jié)構(gòu)示意圖。
[0029]圖6顯示為本發(fā)明串口主從通信控制方法的工作流程示意圖。
[0030]圖7顯示為本發(fā)明串口主從通信控制方法的主卡工作流程示意圖。
[0031]圖8顯示為本發(fā)明串口主從通信控制方法的從卡工作流程示意圖
[0032]元件標(biāo)號說明
[0033]2 串口主從通信控制系統(tǒng)
[0034]21 主控卡
[0035]22 背板
[0036]23 從卡
[0037]211編碼寄存器
[0038]212脈寬生成器
[0039]213輸出選擇器
[0040]214 CPU控制模塊
[0041]215 主控串口
[0042]216 RS232 收發(fā)器
[0043]217主控卡高速時鐘
[0044]231脈寬計數(shù)器
[0045]232譯碼器
[0046]233選通控制器
[0047]234從卡高速時鐘
[0048]S1-S2 步驟
[0049]SI 1-S17 步驟
[0050]S21-S28 步驟

【具體實施方式】
[0051]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。需說明的是，在不沖突的情況下，以下實施例及實施例中的特征可以相互組合。
[0052]需要說明的是，以下實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0053]請參閱圖3-5，本發(fā)明提供一種串口主從通信控制系統(tǒng)，用于解決現(xiàn)有技術(shù)中串口主從通信結(jié)構(gòu)復(fù)雜，串口數(shù)量受制約的問題。以下將詳細(xì)闡述本發(fā)明的一種串口主從通信控制系統(tǒng)的原理及實施方式，使本領(lǐng)域技術(shù)人員不需要創(chuàng)造性勞動即可理解本發(fā)明的一種串口主從通信控制系統(tǒng)。
[0054]下面結(jié)合實施例和附圖對本發(fā)明進行詳細(xì)說明。于具體的實施例中，作為脈寬檢測的可以是邏輯“ 1”，也可以是邏輯“ O ”。
[0055]本實施例提供一種串口主從通信控制系統(tǒng)，請參閱圖3，顯示為本發(fā)明的串口主從通信控制系統(tǒng)架構(gòu)示意圖，所述串口主從通信控制系統(tǒng)2包括:主控卡21，至少一從卡23。
[0056]所述主控卡21，用于通過串口以分時復(fù)用的方式發(fā)送調(diào)試串口信號及經(jīng)編碼的控制信號。請參閱圖4，主控卡21的結(jié)構(gòu)為，包括:編碼寄存器211，用于存儲至少一編碼值；脈寬生成器212，用于在所述主控卡向所述從卡發(fā)送控制信號時依據(jù)主控卡高速時鐘217的時鐘周期開始計數(shù)，直至達(dá)到所述編碼值時停止計數(shù)，并依據(jù)所述編碼值與所述主控卡的時鐘周期生成一編碼脈沖信號；輸出選擇器213，用于輸出主控串口 215通過RS232收發(fā)器216生成的調(diào)試串口信號或脈寬生成器212生成的編碼脈沖信號；CPU控制模塊214，用于控制所述輸出選擇器以分時復(fù)用的方式輸出所述發(fā)送調(diào)試串口信號或編碼脈沖信號，以及用于向所述從卡發(fā)送控制信號時將所述脈寬生成器清零以便其開始計數(shù)。CPU控制模塊214根據(jù)待傳輸?shù)膭幼髦噶钤O(shè)置編碼寄存器211，其中，待傳輸?shù)膭幼髦噶羁梢詾檫x通或關(guān)閉某路從卡的串口，脈寬生成器212根據(jù)編碼寄存器的相關(guān)編碼生成編碼脈沖信號，CPU控制模塊214控制輸出選擇器213輸出調(diào)試串口信號或編碼脈沖信號。在本實施例中，以選通從卡m的串口為例，主控卡21的工作過程為，首先，將編碼寄存器的值設(shè)置為m，配置輸出選擇器213使BP_TXD從FPGA輸出，值為O，使脈寬生成器212清零，再將BP_TXD值設(shè)為1，脈寬生成器212開始計數(shù)高速時鐘的個數(shù)，并比較脈寬生成器212與編碼寄存器211的值是否相等，當(dāng)脈寬生成器212計數(shù)的時鐘個數(shù)為m時，將BP_TXD值設(shè)為O，使脈寬生成器212停止計數(shù)，通過輸出選擇器213輸出編碼脈沖信號。在輸出動作指令的間隙，主控卡21在CPU控制模塊214的指令下輸出調(diào)試串口信號。
[0057]所述從卡23，通過串口與所述主控卡21連接，并與所述主控卡21為同頻時鐘，用于接收所述主控卡21發(fā)送的調(diào)試串口信號及經(jīng)編碼的控制信號，并在接收到所述控制信號時將其進行解碼以選通或關(guān)閉相應(yīng)通道的串口。請參閱圖5，所述從卡23的結(jié)構(gòu)為，包括:脈寬計數(shù)器231，用于在檢測到所述主控卡21輸出的編碼脈沖信號時依據(jù)從卡高速時鐘234的時鐘周期開始計數(shù)，直至接收到所述主控卡21發(fā)送的調(diào)試串口信號時停止計數(shù)，并將所述計數(shù)結(jié)果輸出；譯碼器232，用于一句接收到的所述計數(shù)結(jié)果和所述時鐘周期解碼得到一解碼值；選通控制器233，用于根據(jù)所述譯碼器232解碼出的解碼值選通或關(guān)閉相應(yīng)通道的串口。從卡23通過脈寬計數(shù)器231持續(xù)接收主控卡21輸出的信號，之后通過譯碼器232對接收到的信號進行解碼，得出解碼值，選通控制器233根據(jù)解碼值選通或關(guān)閉對應(yīng)通道的串口，在本實施例中，從卡23的工作過程為，首先從卡23接收主控卡21輸出的信號，在檢測到BP_TXD的上升邊沿時，脈寬計數(shù)231器清零，脈寬計數(shù)器231開始計數(shù)，在檢測到BP_TXD的下降邊沿時，脈寬計數(shù)器231停止計數(shù)，譯碼器對232脈寬計數(shù)器231接收的脈沖信號進行解碼，得到脈寬計數(shù)結(jié)果m，選通控制器233根據(jù)脈寬技術(shù)結(jié)果m選通從卡m的串口。相應(yīng)的，如果解碼出的結(jié)果是串口數(shù)據(jù)則自動略過。
[0058]此外，串口主從通信控制系統(tǒng)2還包括一背板22，用于連接所述主控卡21和至少一從卡23之間的串口，本實施例中，背板串口總線使用LVCMOS邏輯電平信號，所有的從卡發(fā)送信號連在一起，當(dāng)從卡未被選通時，其發(fā)送接口設(shè)置為高阻輸出。
[0059]本發(fā)明還提供一種串口主從通信控制方法，應(yīng)用于包括主控卡以及至少一從卡組成的串口通信架構(gòu)中，所述主控卡與所述從卡的時鐘為同頻時鐘，所述主控卡通過串口向所述從卡發(fā)送調(diào)試串口信號及控制信號。請參閱圖6，顯示為本發(fā)明串口主從通信控制方法的一種實施方式流程圖，在本實施例中，以主控卡生成邏輯“ I”編碼脈沖為例，所述串口主從通信控制方法包括以下步驟:
[0060]S1、令所述主控卡通過串口以分時復(fù)用的方式發(fā)送調(diào)試串口信號及經(jīng)編碼的控制信號。所述主控卡向所述從卡發(fā)送控制信號時依據(jù)時鐘周期開始計數(shù)，直至達(dá)到一預(yù)設(shè)的編碼值時停止計數(shù)，并依據(jù)所述編碼值與所述主控卡的時鐘周期生成一編碼脈沖信號。
[0061]所述主控卡工作的流程如圖7所示，包括以下步驟:
[0062]S11、設(shè)置編碼寄存器；CPU控制模塊根據(jù)待傳輸?shù)膭幼髦噶钤O(shè)置編碼寄存器，其中，待傳輸?shù)膭幼髦噶羁梢詾檫x通或關(guān)閉某串口，本實施例中，將待傳輸?shù)膭幼髦噶钤O(shè)置為選通從卡m的串口，將編碼寄存器的值設(shè)為m ；
[0063]S12、配置輸出選擇器使BP_TXD從FPGA輸出，值為O ;
[0064]S13、脈寬生成器清零；
[0065]S14、將BP_TXD值設(shè)為I，脈寬生成器開始計數(shù)高速時鐘的個數(shù)；
[0066]S15、比較脈寬生成器與編碼寄存器的值是否相等，在相等時，進入下一步，不相等時，繼續(xù)計數(shù)；本實施例中，當(dāng)脈寬生成器的值為m時，進入下一步；
[0067]S16、將BP_TXD值設(shè)為0，使脈寬生成器停止計數(shù)，假設(shè)高速時鐘周期為T，則生成一個脈寬為m*T的編碼脈沖信號；
[0068]S17、輸出所述編碼脈沖信號或串口數(shù)據(jù)；
[0069]S2、令所述從卡接收所述主控卡發(fā)送的調(diào)試串口信號及經(jīng)編碼的控制信號，并在接收到所述控制信號時將其進行解碼以選通或關(guān)閉相應(yīng)通道的串口。在檢測到所述主控卡輸出編碼脈沖信號時依據(jù)時鐘周期開始計數(shù)，直至接收到所述主控卡發(fā)送的調(diào)試串口信號時停止計數(shù)，并將所述計數(shù)結(jié)果輸出；根據(jù)接收到的所述計數(shù)結(jié)果和所述時鐘周期解碼得到一解碼值，進而執(zhí)行相應(yīng)的指令。
[0070]所述從卡工作的流程如圖8所示，包括以下步驟:
[0071]S21、從卡接收主控卡輸出的信號，檢測BP_TXD的上升邊沿
[0072]S22、脈寬計數(shù)器清零；
[0073]S23、脈寬計數(shù)器開始計數(shù)；
[0074]S24、檢測BP_TXD的下降邊沿時；
[0075]S25、脈寬計數(shù)器停止計數(shù)；
[0076]S26、解碼脈寬計數(shù)器，根據(jù)解碼出的信號，輸出相應(yīng)的動作指令，選通某串口進至S27，關(guān)閉某串口，進至S28，如果解碼出的是串口調(diào)試數(shù)據(jù)，則返回S21 ;本實施例中，解碼出的信號為選通從卡m的串口；
[0077]S27、選通某路串口；
[0078]S28、關(guān)閉某路串口。
[0079]本發(fā)明的串口主從通信控制系統(tǒng)及方法，背板設(shè)計簡單，管理方式靈活，對軟件依賴性低，適用范圍廣泛。
[0080]綜上所述，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0081]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種串口主從通信控制系統(tǒng)，其特征在于，包括: 主控卡，用于通過串口以分時復(fù)用的方式發(fā)送調(diào)試串口信號及經(jīng)編碼的控制信號； 至少一從卡，通過串口與所述主控卡連接，并與所述主控卡為同頻時鐘，用于接收所述主控卡發(fā)送的調(diào)試串口信號及經(jīng)編碼的控制信號，并在接收到所述控制信號時將其進行解碼以選通或關(guān)閉相應(yīng)通道的串口。
2.根據(jù)權(quán)利要求1所述的串口主從通信控制系統(tǒng)，其特征在于，所述主控卡包括: 編碼寄存器，用于存儲至少一編碼值； 脈寬生成器，用于在所述主控卡向所述從卡發(fā)送控制信號時依據(jù)時鐘周期開始計數(shù)，直至達(dá)到所述編碼值時停止計數(shù)，并依據(jù)所述編碼值與所述主控卡的時鐘周期生成一編碼脈沖信號； 輸出選擇器，用于輸出所述調(diào)試串口信號或編碼脈沖信號； (PU控制模塊，用于控制所述輸出選擇器以分時復(fù)用的方式輸出所述調(diào)試串口信號或編碼脈沖信號，以及用于在發(fā)送控制信號時將所述脈寬生成器清零以便其開始計數(shù)。
3.根據(jù)權(quán)利要求2所述的串口主從通信控制系統(tǒng)，其特征在于，所述從卡包括: 脈寬計數(shù)器，用于在檢測到所述主控卡輸出的編碼脈沖信號時，依據(jù)時鐘周期開始計數(shù)，直至接收到所述主控卡發(fā)送的調(diào)試串口信號時停止計數(shù)，并將所述計數(shù)結(jié)果輸出； 譯碼器，用于接收所述計數(shù)結(jié)果并依據(jù)所述時鐘周期解碼得到的一解碼值； 選通控制器，用于根據(jù)所述譯碼器解碼出的解碼值選通或關(guān)閉相應(yīng)通道的串口。
4.根據(jù)權(quán)利要求1所述的串口主從通信控制系統(tǒng)，其特征在于:還包括一背板，用于連接所述主控卡和至少一從卡之間的串口。
5.一種串口主從通信控制方法，應(yīng)用于包括主控卡以及至少一從卡組成的串口通信架構(gòu)中，所述主控卡與所述從卡的時鐘為同頻時鐘，所述主控卡通過串口向所述從卡發(fā)送調(diào)試串口信號及控制信號，其特征在于，所述控制方法包括: 令所述主控卡通過串口以分時復(fù)用的方式發(fā)送調(diào)試串口信號及經(jīng)編碼的控制信號； 令所述從卡接收所述主控卡發(fā)送的調(diào)試串口信號及經(jīng)編碼的控制信號，并在接收到所述控制信號后將其進行解碼以選通或關(guān)閉相應(yīng)通道的串口。
6.根據(jù)權(quán)利要求5所述的串口主從通信控制方法，其特征在于，所述主控卡發(fā)送經(jīng)編碼的控制信號的步驟包括: 在所述主控卡向所述從卡發(fā)送控制信號時依據(jù)時鐘周期開始計數(shù)，直至達(dá)到一預(yù)設(shè)的編碼值時停止計數(shù)，并依據(jù)所述編碼值與所述主控卡的時鐘周期生成一編碼脈沖信號。
7.根據(jù)權(quán)利要求6所述的串口主從通信控制方法，其特征在于，所述從卡接收到經(jīng)編碼的控制信號并將其進行解碼的步驟包括: 在檢測到所述主控卡輸出的編碼脈沖信號時依據(jù)時鐘周期開始計數(shù)，直至接收到所述主控卡發(fā)送的調(diào)試串口信號時停止計數(shù)，并將所述計數(shù)結(jié)果輸出； 依據(jù)接收到的所述計數(shù)結(jié)果和時鐘周期解碼得到一解碼值。
【文檔編號】G06F13/28GK104408002SQ201410738224
【公開日】2015年3月11日 申請日期:2014年12月5日 優(yōu)先權(quán)日:2014年12月5日
【發(fā)明者】吳夕周 申請人:上海斐訊數(shù)據(jù)通信技術(shù)有限公司