一種fpga現(xiàn)場可編程門陣列配置程序的升級電路的制作方法
【專利摘要】本實用新型公開了一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路，包括具有以太網接口的以太網控制器、集成有I/O接口和SPI串行外設接口控制器1的ARM芯片、FPGA現(xiàn)場可編程門陣列、第一總線開關芯片、第一SPIFlash存儲器，以太網控制器連接ARM芯片，ARM芯片通過I/O接口和SPI串行外設接口控制器1連接第一總線開關芯片，第一總線開關芯片均與第一SPIFlash存儲器和FPGA現(xiàn)場可編程門陣列連接。它可以在遠程對成百上千臺FPGA現(xiàn)場可編程門陣列的嵌入式設備進行同時升級，工作效率高、工作質量穩(wěn)定，所需的人力物力少。
【專利說明】—種FPGA現(xiàn)場可編程門陣列配置程序的升級電路
【技術領域】
[0001 ] 本實用新型涉及數(shù)字電路【技術領域】，具體涉及一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路。
【背景技術】
[0002]FPGA現(xiàn)場可編程門陣列具有豐富的外圍接口、大量的邏輯功能模塊、內嵌CPU、可配置能力強、設計工程周期短的優(yōu)勢，使其具有構造簡單，固化程度高，功能全面等特點，其被廣泛應用于消費電子、汽車電子、工業(yè)控制、測試測量等廣泛的領域。
[0003]FPGA現(xiàn)場可編程門陣列采用邏輯單元陣列的設計概念，其由內部包括可配置邏輯模塊、輸入輸出模塊、內部連線三個部分組成。現(xiàn)場可編程門陣列的邏輯是通過向內部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/o間的聯(lián)接方式，并最終決定了 FPGA所能實現(xiàn)的功能，F(xiàn)PGA需要通過編程來配置各組件的功能，通常FPGA的配置程序保存在可擦寫存儲器中。
[0004]FPGA現(xiàn)場可編程門陣列的配置程序的升級，通常采用JTAG將升級配置程序寫入可擦寫存儲器中，用寫好的可擦寫存儲器更換FPGA現(xiàn)場可編程門陣列的可擦寫存儲器來實現(xiàn)配置程序的升級。
[0005]如果只是更換一臺基于FPGA現(xiàn)場可編程門陣列的嵌入式設備，這種方法還是比較可行的，當涉及到幾百臺，甚至上千臺這種設備時，這種現(xiàn)成更換的方法無論從效率還是工作量來說都是不可取的?；贔PGA現(xiàn)場可編程門陣列的嵌入式設備使用中要經常根據(jù)應用的需要調整配置程序，現(xiàn)場升級更加無法滿足大規(guī)模升級的需要。
實用新型內容
[0006]為了克服現(xiàn)有技術在對大量的基于FPGA現(xiàn)場可編程門陣列的嵌入式設備進行配置程序升級時，采用現(xiàn)場更換配置程序存儲器的技術方案，這種方案工作量大、工作效率低，其根本無法滿足大量基于于FPGA現(xiàn)場可編程門陣列的嵌入式設備配置程序的經常性升級，本實用新型提供一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路。
[0007]為解決上述的技術問題，本實用新型采用以下技術方案:
[0008]一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路，包括具有以太網接口的以太網控制器、集成有I/o接口和SPI串行外設接口控制器I的ARM芯片、FPGA現(xiàn)場可編程門陣列、第一總線開關芯片、第一 SPI Flash存儲器，以太網控制器連接ARM芯片，ARM芯片通過I/O接口和SPI串行外設接口控制器I連接第一總線開關芯片，第一總線開關芯片均與第一 SPI Flash存儲器和FPGA現(xiàn)場可編程門陣列連接。
[0009]本實用新型的工作原理是，將以太網控制器的以太網接口，配置適當?shù)木W絡參數(shù)，從而實現(xiàn)遠程監(jiān)控計算機通過該以太網接口和ARM芯片進行通信，接通后計算機將控制權交給ARM芯片，ARM芯片通過I/O接口和SPI串行外設接口控制器I取得第一總線開關芯片的控制權，通過第一總線開關芯片和FPGA現(xiàn)場可編程門陣列、第一 SPI Flash存儲器進行通信，取得對第一 SPI Flash存儲器和FPGA現(xiàn)場可編程門陣列的控制權，調取遠程監(jiān)控計算機的配置程序的升級程序，將升級程序以16進制數(shù)的形式從遠程監(jiān)控計算機以應用編程方式寫入第一 SPI Flash存儲器，并配置成外部SPI FLASH啟動。等所有的程序代碼全部寫入內部第一 SPI Flash存儲器之后，再通過重啟FPGA現(xiàn)場可編程門陣列來加載新的程序。整個FPGA現(xiàn)場可編程門陣列的配置程序升級的過程都是在ARM芯片的控制下完成的。
[0010]和現(xiàn)有技術在，對大量的基于FPGA現(xiàn)場可編程門陣列的嵌入式設備進行配置程序升級時，采用現(xiàn)場更換配置程序存儲器的技術方案相比，本實用新型在現(xiàn)有技術的基礎上將FPGA現(xiàn)場可編程門陣列及其配套的第一 SPI Flash存儲器通過第一總線開關芯片和ARM芯片建立數(shù)據(jù)通信鏈路，ARM芯片又通過具有以太網接口的以太網控制器和遠程監(jiān)控計算機建立數(shù)據(jù)通信鏈路，就在FPGA現(xiàn)場可編程門陣列及其配套的第一 SPI Flash存儲器和遠程監(jiān)控計算機之間建立好完整的數(shù)據(jù)通信鏈路，然后在ARM芯片的控制下將遠程計算機的配置程序升級程序，以應用編程方式寫入第一 SPI Flash存儲器，從而實現(xiàn)對FPGA現(xiàn)場可編程門陣列的配置程序升級，本實用新型所要解決的技術問題是對FPGA現(xiàn)場可編程門陣列的配置程序進行遠程升級，替代現(xiàn)有的現(xiàn)場升級的技術方案，本實用新型的技術方案沒有被現(xiàn)有技術公開，同時也不能通過現(xiàn)有技術進行分析、邏輯推導、有限次試驗而得至IJ，也不能通過現(xiàn)有技術和公知常識相結合而得到，其具有實質性的特點，是非顯而易見的，本實用新型為現(xiàn)有技術做出了貢獻；本實用新型可以實現(xiàn)在通過監(jiān)控計算機對成百上千臺FPGA現(xiàn)場可編程門陣列的嵌入式設備進行同時升級、效率高、工作質量高、這對整個嵌入式設備的產業(yè)或者使用嵌入式設備的產業(yè)都有積極的意義，本實用新型取得了進步。
[0011]為了進一步優(yōu)化，提高FPGA現(xiàn)場可編程門陣列配置程序的升級電路的使用范圍，作為優(yōu)選，F(xiàn)PGA現(xiàn)場可編程門陣列配置程序的升級電路，還包括用于升級ARM芯片配置程序的升級電路，用于升級ARM芯片配置程序的升級電路包括集成在ARM芯片中的以太網緩存、用于存儲配置程序的FLASH存儲器和ARM處理器，以太網控制器連接以太網緩存，以太網緩存連接ARM處理器，ARM處理器連接FLASH存儲器。
[0012]以上是對FPGA現(xiàn)場可編程門陣列配置程序的升級電路的使用范圍的進一步改進。ARM芯片的升級原理是利用原有FPGA現(xiàn)場可編程門陣列配置程序的升級電路和遠程計算機建立的數(shù)據(jù)通信鏈路和FPGA現(xiàn)場可編程門陣列內部的數(shù)據(jù)通信鏈路，ARM芯片配置程序升級前，ARM處理器先對ARM芯片的FLASH存儲器進行分區(qū)，分為存程序運行區(qū)和待升級程序存儲區(qū)兩部分。配置程序升級時，通過遠程監(jiān)控計算機將待升級的配置程序文件以16進制數(shù)的形式發(fā)送給ARM芯片，ARM芯片將遠端發(fā)送來的數(shù)據(jù)以應用編程方式寫入內部FLASH的待升級程序存儲區(qū)，等所有的程序代碼全部寫入內部FLASH之后，再通過重啟芯片來加載新的程序。從而實現(xiàn)了對和FPGA現(xiàn)場可編程門陣列配套的ARM芯片的配置程序進行升級。
[0013]為了進一步優(yōu)化，提高ARM芯片的數(shù)據(jù)通信能力，作為優(yōu)選，ARM芯片還包括SPI串行外設接口控制器2，SPI串行外設接口控制器2連接ARM處理器。
[0014]以上是對FPGA現(xiàn)場可編程門陣列配置程序的升級電路的數(shù)據(jù)通信能力的進一步改進。多一個SPI串行外設接口控制器2就使ARM芯片具有更強的外圍電路接入能力，能更好地配合FPGA現(xiàn)場可編程門陣列實現(xiàn)更多的功能、擁有更強的計算能力。[0015]為了進一步優(yōu)化，提高FPGA現(xiàn)場可編程門陣列配置程序的升級電路的使用范圍，作為優(yōu)選，F(xiàn)PGA現(xiàn)場可編程門陣列配置程序的升級電路，還包括用于升級DSP數(shù)字信號處理器配置程序的升級電路，用于升級DSP數(shù)字信號處理器配置程序的升級電路包括DSP數(shù)字信號處理器、第二總線開關芯片、第二 SPI Flash存儲器，ARM芯片通過SPI串行外設接口控制器2連接第二總線開關芯片，第二總線開關芯片均與DSP數(shù)字信號處理器和第二 SPIFlash存儲器連接。
[0016]以上是對FPGA現(xiàn)場可編程門陣列配置程序的升級電路的使用范圍的進一步改進。ARM芯片的升級原理是利用原有FPGA現(xiàn)場可編程門陣列配置程序的升級電路和遠程計算機建立的數(shù)據(jù)通信鏈路，和FPGA現(xiàn)場可編程門陣列內部的數(shù)據(jù)通信鏈路，將DSP數(shù)字信號處理器及和其配套的第二 SPI Flash存儲器通過第二總線開關芯片和DSP數(shù)字信號處理器建立數(shù)據(jù)通信鏈路，從而在DSP數(shù)字信號處理器及其配套的第二 SPI Flash存儲器和遠程監(jiān)控計算機之間建立好完整的數(shù)據(jù)通信鏈路，然后在ARM芯片的控制下將遠程計算機的配置程序升級程序，以應用編程方式寫入第二SPI Flash存儲器，等所有的程序代碼全部寫入內部FLASH之后，再通過重啟芯片來加載新的程序。從而實現(xiàn)了對和FPGA現(xiàn)場可編程門陣列配套的DSP數(shù)字信號處理器的配置程序進行升級。
[0017]為了進一步優(yōu)化，提高ARM芯片和FPGA現(xiàn)場可編程門陣列及其配套的第一 SPIFlash存儲的數(shù)據(jù)通信能力，作為優(yōu)選，第一總線開關芯片為4位2選I總線開關芯片。
[0018]以上是對FPGA現(xiàn)場可編程門陣列配置程序的升級電路的數(shù)據(jù)通信能力的進一步改進。4位2選I總線開關芯片體積小，能有效縮小整個電路的體積，同時這種總線開關芯片效率高，能縮短總線開關芯片的鏈路響應時間。
[0019]為了進一步優(yōu)化，提高ARM芯片和DSP數(shù)字信號處理器及其配套的第二SPI Flash存儲的數(shù)據(jù)通信能力，作為優(yōu)選，第二總線開關芯片為4位2選I總線開關芯片。
[0020]以上是對FPGA現(xiàn)場可編程門陣列配置程序的升級電路的數(shù)據(jù)通信能力的進一步改進。4位2選I總線開關芯片體積小，能有效縮小整個電路的體積，同時這種總線開關芯片效率高，能縮短總線開關芯片的鏈路響應時間。
[0021]與現(xiàn)有技術相比，本實用新型的有益效果是:
[0022]1.對大量的基于FPGA現(xiàn)場可編程門陣列的嵌入式設備進行配置程序升級時，采用現(xiàn)場更換配置程序存儲器的技術方案相比，本實用新型FPGA現(xiàn)場可編程門陣列及其配套的第一 SPI Flash存儲器通過第一總線開關芯片、ARM芯片、具有以太網接口的以太網控制器和遠程監(jiān)控計算機建立數(shù)據(jù)通信鏈路，在ARM芯片的控制下，在遠程實現(xiàn)對FPGA現(xiàn)場可編程門陣列的配置程序的升級，這種升級方式可以在遠程對成百上千臺FPGA現(xiàn)場可編程門陣列的嵌入式設備進行同時升級，工作效率高、工作質量穩(wěn)定，所需的人力物力少。同時這個升級電路還可以對集成有以太網緩存和用于存儲配置程序的FLASH存儲器的ARM芯片，在不增加任何硬件的前提下進行升級，提高ARM芯片和FPGA現(xiàn)場可編程門陣列工作的協(xié)同性，對于ARM芯片的升級可以和FPGA現(xiàn)場可編程門陣列的升級在同一次操作中完成，整個升級過程都是在ARM芯片的控制下完成，操作簡單、可靠性高，工作質量穩(wěn)定。
[0023]2.本實用新型在增加第二總線開關芯片、第二 SPI Flash存儲器兩個器件的情況下，就可以對DSP數(shù)字信號處理器的配置程序進行升級，同時對DSP數(shù)字信號處理器配置程序的升級可以和ARM芯片配置程序和FPGA現(xiàn)場可編程門陣列配置程序的升級在同一次操作中完成，整個升級過程都是在ARM芯片的控制下完成，操作簡單、可靠性高，工作質量穩(wěn)定。
[0024]本實用新型解決了現(xiàn)有技術在對大量的基于FPGA現(xiàn)場可編程門陣列的嵌入式設備進行配置程序升級時，采用現(xiàn)場更換配置程序存儲器的技術方案，這種方案工作量大、工作效率低的技術問題，它可以在遠程對成百上千臺FPGA現(xiàn)場可編程門陣列的嵌入式設備進行同時升級，工作效率高、工作質量穩(wěn)定，所需的人力物力少，同時還可以對和FPGA現(xiàn)場可編程門陣列配套的ARM芯片和DSP數(shù)字信號處理器的配置程序在同一次操作中完成升級，取得了進步，它具有很好的實用性，具有很好的產業(yè)價值。
【專利附圖】

【附圖說明】
[0025]為了更清楚地說明本實用新型的實施例，下面將對描述本實用新型實施例中所需要用到的附圖作簡單的說明。顯而易見的，下面描述中的附圖僅僅是本實用新型中記載的一些實施例，對于本領域的技術人員而言，在不付出創(chuàng)造性勞動的情況下，還可以根據(jù)下面的附圖，采用等同替代或者是明顯變型方式得到其它附圖。
[0026]圖1為本實用新型的結構示意圖。
【具體實施方式】
[0027]下面結合說明書附圖對本實用新型的【具體實施方式】進一步說明。對這些實施方式的說明主要用于幫助理解本實用新型的發(fā)明構思、所解決的技術問題、構成技術方案的技術特征和帶來的技術效果。對這些實施方式的說明是示意性的，不構成對本實用新型的具體限定。本實用新型各個實施方式所涉及的技術特征，只要彼此不構成沖突就可以相互組合，通過等同替代或者是明顯變型方式得到的所有實施例，和本實用新型的實施例實質上相同。
[0028]實施例一:
[0029]如圖1所示，本實用新型，包括具有以太網接口的以太網控制器、集成有I/O接口和SPI串行外設接口控制器I的ARM芯片、FPGA現(xiàn)場可編程門陣列、第一總線開關芯片、第一 SPI Flash存儲器，以太網控制器連接ARM芯片，ARM芯片通過I/O接口和SPI串行外設接口控制器I連接第一總線開關芯片，第一總線開關芯片均與第一 SPI Flash存儲器和FPGA現(xiàn)場可編程門陣列連接。
[0030]本實用新型投入使用時，第一步，檢查、調試設備:檢查以太網控制器、ARM芯片、FPGA現(xiàn)場可編程門陣列、第一總線開關芯片、第一 SPI Flash存儲器是否按本實用新型的技術方案連接，它們之間的硬件連接是否正常，如果出現(xiàn)異常，予以糾正；第二步，加電測試設備:啟動電源，確認FPGA現(xiàn)場可編程門陣列配置程序的升級電路工作狀態(tài)是否正常，正常后才投入使用；第三步執(zhí)行FPGA現(xiàn)場可編程門陣列配置程序的升級作業(yè)。
[0031]本領域技術人員可根據(jù)實際施工環(huán)境和工件的要求自由選擇組件的參數(shù)。
[0032]實施例二:
[0033]為了提高FPGA現(xiàn)場可編程門陣列配置程序的升級電路的使用范圍，本實施例在實施例一的基礎上進一步地改進，如圖1所示，本實施例的FPGA現(xiàn)場可編程門陣列配置程序的升級電路，還包括用于升級ARM芯片配置程序的升級電路，用于升級ARM芯片配置程序的升級電路包括集成在ARM芯片中的以太網緩存、用于存儲配置程序的FLASH存儲器和ARM處理器，以太網控制器連接以太網緩存，以太網緩存連接ARM處理器，ARM處理器連接FLASH存儲器。
[0034]實施例三:
[0035]為了提高FPGA現(xiàn)場可編程門陣列配置程序的升級電路的數(shù)據(jù)通信能力，本實施例在實施例一?二的任意一個實施例的基礎上進一步地改進，如圖1所示，本實施例的ARM芯片還包括SPI串行外設接口控制器2，SPI串行外設接口控制器2連接ARM處理器。
[0036]實施例四:
[0037]為了提高FPGA現(xiàn)場可編程門陣列配置程序的升級電路的使用范圍，本實施例在實施例一?三的任意一個實施例的基礎上進一步地改進，如圖1所示，本實施例的FPGA現(xiàn)場可編程門陣列配置程序的升級電路，還包括用于升級DSP數(shù)字信號處理器配置程序的升級電路，用于升級DSP數(shù)字信號處理器配置程序的升級電路包括DSP數(shù)字信號處理器、第二總線開關芯片、第二 SPI Flash存儲器，ARM芯片通過SPI串行外設接口控制器2連接第二總線開關芯片，第二總線開關芯片均與DSP數(shù)字信號處理器和第二 SPI Flash存儲器連接。
[0038]實施例五:
[0039]為了提高FPGA現(xiàn)場可編程門陣列配置程序的升級電路的數(shù)據(jù)通信能力，本實施例在實施例一?四的任意一個實施例的基礎上進一步地改進，如圖1所示，本實施例的第一總線開關芯片為4位2選I總線開關芯片。
[0040]實施例六:
[0041]為了提高FPGA現(xiàn)場可編程門陣列配置程序的升級電路的數(shù)據(jù)通信能力，本實施例在實施例四的基礎上進一步地改進，如圖1所示，本實施例的第二總線開關芯片為4位2選I總線開關芯片。
[0042]以上結合說明書附圖對本實用新型的實施方式作出詳細說明，但本實用新型并不限于上述實施方式和實施例，在基于本實用新型的發(fā)明構思的基礎上，對本實用新型的上述實施方式進行各種變化、修改、替換或變型，均落入本實用新型的保護范圍。
【權利要求】
1.一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路，包括具有以太網接口的以太網控制器、集成有I/O接口和SPI串行外設接口控制器I的ARM芯片，其特征在于，還包括FPGA現(xiàn)場可編程門陣列、第一總線開關芯片、第一 SPI Flash存儲器，所述以太網控制器連接ARM芯片，所述ARM芯片通過I/O接口和SPI串行外設接口控制器I連接第一總線開關芯片，所述第一總線開關芯片均與第一 SPI Flash存儲器和FPGA現(xiàn)場可編程門陣列連接。
2.根據(jù)權利要求1所述的一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路，其特征在于，還包括用于升級ARM芯片配置程序的升級電路，所述用于升級ARM芯片配置程序的升級電路包括集成在ARM芯片中的以太網緩存、用于存儲配置程序的FLASH存儲器和ARM處理器，以太網控制器連接以太網緩存，所述以太網緩存連接ARM處理器，ARM處理器連接FLASH存儲器。
3.根據(jù)權利要求1所述的一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路，其特征在于，所述ARM芯片還包括SPI串行外設接口控制器2，所述SPI串行外設接口控制器2連接ARM處理器。
4.根據(jù)權利要求1所述的一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路，其特征在于，還包括用于升級DSP數(shù)字信號處理器配置程序的升級電路，所述用于升級DSP數(shù)字信號處理器配置程序的升級電路包括DSP數(shù)字信號處理器、第二總線開關芯片、第二 SPI Flash存儲器，ARM芯片通過SPI串行外設接口控制器2連接第二總線開關芯片，所述第二總線開關芯片均與DSP數(shù)字信號處理器和第二 SPI Flash存儲器連接。
5.根據(jù)權利要求1所述的一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路，其特征在于，所述第一總線開關芯片為4位2選I總線開關芯片。
6.根據(jù)權利要求4所述的一種FPGA現(xiàn)場可編程門陣列配置程序的升級電路，其特征在于，所述第二總線開關芯片為4位2選I總線開關芯片。
【文檔編號】G06F9/445GK203588252SQ201320776476
【公開日】2014年5月7日 申請日期:2013年11月30日 優(yōu)先權日:2013年11月30日
【發(fā)明者】劉佳 申請人:成都天奧信息科技有限公司