電壓縮放技術(shù)的方法和裝置制造方法【專利摘要】一種電壓縮放電路包括第一關(guān)鍵路徑和邊沿檢測單元。第一關(guān)鍵路徑包括輸入端和輸出端。邊沿檢測單元包括第一輸入端、第二輸入端、計數(shù)器和時間-數(shù)字轉(zhuǎn)換器（TDC）。第一關(guān)鍵路徑的輸入端與邊沿檢測單元的第一輸入端電連接，而該關(guān)鍵路徑的輸出端與邊沿檢測單元的第二輸入端電連接。計數(shù)器被配置成基于時鐘周期測量邊沿檢測單元的第一輸入端的起始信號的有效邊沿和所述邊沿檢測單元的第二輸入端的停止信號的有效邊沿之間的持續(xù)時間。TDC被配置成測量持續(xù)時間的開始部分和結(jié)束部分。本發(fā)明還提供了電壓縮放技術(shù)的方法和裝置。【專利說明】電壓縮放技術(shù)的方法和裝置[0001]優(yōu)先權(quán)[0002]本申請要求于2012年10月10日提交的名稱為“MethodandApparatusofVoltageScalingTechniques(電壓縮放技術(shù)的方法和裝置)”的序列號為61/711，849的美國臨時申請的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考?！?br>技術(shù)領(lǐng)域：
】[0003]本發(fā)明通常涉及電路，更具體地，涉及電壓縮放技術(shù)?！?br>背景技術(shù)：
】[0004]給定電子器件中的許多集成電路(1C)具有不同的功能并且可以在不同的頻率下工作。通常，所有的1C和/或給定1C的所有部件都可以接收基本上相同的電壓電勢。然而，消費性電子產(chǎn)品的市場在不斷的完善。對于在增大的速度下工作并且消耗較少的動力來延長電池壽命的電路組合(諸如在無線通訊應(yīng)用中)的需求也在日益增長。因此，節(jié)能的一種方式是自適應(yīng)電壓調(diào)節(jié)(AVS)或動態(tài)電壓調(diào)節(jié)(DVS)，使得不同的1C或者甚至是單個1C的不同部分可以采用根據(jù)應(yīng)用用途自適應(yīng)性地和動態(tài)地優(yōu)化的電壓工作同時仍然保持必要的性能。因此，通過根據(jù)應(yīng)用用途無需對給定的一個或多個1C施加更多的足夠動力來保持電子器件中的動力。【
發(fā)明內(nèi)容】[0005]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種電壓縮放電路，包括:第一關(guān)鍵路徑，包括輸入端和輸出端；以及邊沿檢測單元，包括第一輸入端和第二輸入端，所述邊沿檢測單元包括:計數(shù)器；和時間數(shù)字轉(zhuǎn)換器(TDC)，其中:所述第一關(guān)鍵路徑的輸入端與所述邊沿檢測單元的第一輸入端電連接，所述關(guān)鍵路徑的輸出端與所述邊沿檢測單元的第二輸入端電連接；所述計數(shù)器被配置成基于時鐘周期測量所述邊沿檢測單元的第一輸入端的起始信號的有效邊沿和所述邊沿檢測單元的第二輸入端的停止信號的有效邊沿之間的持續(xù)時間；以及所述TDC被配置成測量所述持續(xù)時間的開始部分和結(jié)束部分。[0006]在該電壓縮放電路中，所述停止信號的定時相當于所述起始信號的定時加上所述第一關(guān)鍵路徑的相應(yīng)傳播延遲。[0007]該電壓縮放電路進一步包括電壓控制單元，所述電壓控制單元被配置成根據(jù)所述計數(shù)器和所述TDC的測量結(jié)果生成指令。[0008]在該電壓縮放電路中，所述第一關(guān)鍵路徑的工作電壓被配置成根據(jù)所述指令而改變。[0009]在該電壓縮放電路中，所述TDC包括延遲元件，所述延遲元件包括用于調(diào)節(jié)所述延遲元件的延遲持續(xù)時間的可配置選項。[0010]該電壓縮放電路進一步包括第二關(guān)鍵路徑，所述第二關(guān)鍵路徑包括輸入端和輸出端，所述第二關(guān)鍵路徑的輸入端與所述邊沿檢測單元的第一輸入端電連接，而所述第二關(guān)鍵路徑的輸出端與所述邊沿檢測單元的第二輸入端電連接。[0011]在該電壓縮放電路中，選擇所述第一關(guān)鍵路徑或第二關(guān)鍵路徑來測量相應(yīng)的持續(xù)時間。[0012]根據(jù)本發(fā)明的另一方面，提供了一種電壓縮放電路，包括:知識產(chǎn)權(quán)(IP)模塊，包括第一關(guān)鍵路徑；以及邊沿檢測單元，包括:計數(shù)器；和時間數(shù)字轉(zhuǎn)換器(TDC)，其中:所述第一關(guān)鍵路徑的輸入端和輸出端分別與所述IP模塊的第一輸出端和第二輸出端電連接；所述IP模塊的第一輸出端和第二輸出端與所述邊沿檢測單元電連接；所述計數(shù)器被配置成基于時鐘周期測量所述IP模塊的第一輸出端的起始信號的有效邊沿和所述IP模塊的第二輸出端的停止信號的有效邊沿之間的持續(xù)時間；以及所述TDC被配置成測量所述持續(xù)時間的開始部分和結(jié)束部分。[0013]在該電壓縮放電路中，所述停止信號的定時相當于所述起始信號的定時加上所述第一關(guān)鍵路徑的相應(yīng)傳播延遲。[0014]該電壓縮放電路進一步包括電壓控制單元，所述電壓控制單元被配置成根據(jù)所述計數(shù)器和所述TDC的測量結(jié)果生成指令。[0015]在該電壓縮放電路中，所述IP模塊的工作電壓被配置成根據(jù)所述指令而改變。[0016]在該電壓縮放電路中，所述TDC包括延遲元件，所述延遲元件包括用于調(diào)節(jié)所述延遲元件的延遲持續(xù)時間的可配置選項。[0017]在該電壓縮放電路中，所述IP模塊進一步包括第二關(guān)鍵路徑，所述第二關(guān)鍵路徑包括輸入端和輸出端，所述第二關(guān)鍵路徑的輸入端與所述IP模塊的第一輸出端電連接，并且所述第二關(guān)鍵路徑的輸出端與所述IP模塊的第二輸出端電連接。[0018]在該電壓縮放電路中，選擇所述第一關(guān)鍵路徑或第二關(guān)鍵路徑來測量相應(yīng)的持續(xù)時間。[0019]根據(jù)本發(fā)明的又一方面，提供了一種配置電壓縮放電路的方法，包括:在計數(shù)器中基于時鐘周期測量邊沿檢測單元的輸入端的起始信號的有效邊沿和所述邊沿檢測單元的另一輸入端的停止信號的有效邊沿之間的持續(xù)時間；在100中測量所述持續(xù)時間的開始部分和結(jié)束部分；以及根據(jù)所述計數(shù)器和所述TDC的測量時間生成電壓指令。[0020]在該方法中，所述TDC包括可配置延遲元件，并且所述方法進一步包括調(diào)節(jié)所述延遲元件的延遲持續(xù)時間。[0021]該方法進一步包括根據(jù)所述電壓指令改變工作電壓。[0022]在該方法中，通過查表生成所述電壓指令。[0023]該方法進一步包括將所述持續(xù)時間與第一閾值進行比較，如果所述持續(xù)時間小于所述第一閾值，則生成升壓指令。[0024]該方法進一步包括將所述持續(xù)時間與第二閾值進行比較，如果所述持續(xù)時間大于所述第二閾值，則生成降壓指令?！緦＠綀D】【附圖說明】[0025]圖1是根據(jù)一些示例性實施例的電壓縮放電路100的示意圖。[0026]圖2是根據(jù)一些示例性實施例的另一電壓縮放電路200的示意圖。[0027]圖3是根據(jù)一些示例性實施例的圖1和圖2中所使用的邊沿檢測單元300的示意圖。[0028]圖4是用于示出根據(jù)一些示例性實施例的圖3中的邊沿檢測單元的示例性輸入/輸出的波形400。[0029]圖5示出根據(jù)一些示例性實施例的圖3中所使用的TDC500的示意圖。[0030]圖6示出根據(jù)一些示例性實施例的圖5中所使用的延遲元件600的示意圖。[0031]圖7示出根據(jù)一些示例性實施例的圖1中的電壓縮放電路100和圖2中的電壓縮放電路200的電壓縮放方法的流程圖700?！揪唧w實施方式】[0032]在下面詳細論述制造和使用本發(fā)明的各個實施例。然而，應(yīng)該理解，實施例提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的發(fā)明構(gòu)思。所論述的具體實施例僅是示例性的而不用于限制本發(fā)明的范圍。[0033]一些實施例具有以下特征和/或優(yōu)點中的一種或組合。電壓縮放電路包括關(guān)鍵路徑(criticalpath)、邊沿檢測單元和電壓控制單元。在邊沿檢測單元中測量關(guān)鍵路徑的延遲持續(xù)時間。邊沿檢測單元包括計數(shù)器和時間-數(shù)字轉(zhuǎn)換器(TDC)。計數(shù)器基于時鐘周期測量關(guān)鍵路徑的延遲持續(xù)時間。TDC測量關(guān)鍵路徑的延遲持續(xù)時間的開始部分和結(jié)束部分。電壓控制單元根據(jù)計數(shù)器和TDC的輸出值計算關(guān)鍵路徑的延遲持續(xù)時間并生成工作電壓的升/降指令。關(guān)鍵路徑的工作電壓或者關(guān)鍵路徑所屬的知識產(chǎn)權(quán)(IP)模塊的工作電壓被配置成根據(jù)用于性能改進和/或節(jié)能目的的升/降指令而發(fā)生變化。[0034]圖1是根據(jù)一些示例性實施例的電壓縮放電路(voltagescalingcircuit)100的示意圖。電壓縮放電路100包括關(guān)鍵路徑110、觸發(fā)器112和114、電平移位器120和122、邊沿檢測單元130、電壓控制單元132、電壓調(diào)節(jié)單元134和導線116、118、124、126、136、138和140。在一些實施例中，時鐘信號(未示出)與觸發(fā)器112和114、邊沿檢測單元130和電壓控制單元132電連接。為了簡明起見，省略了圖1中的時鐘信號。關(guān)鍵路徑110、觸發(fā)器112和114以及導線116和118包含在諸如中央處理單元(CPU)、數(shù)字信號處理器(DSP)或圖形處理單元(GPU)等知識產(chǎn)權(quán)(IP)模塊150中。在IP模塊150中選擇關(guān)鍵路徑110用于一些特定目的，諸如節(jié)能、性能改進、性能監(jiān)控等。關(guān)鍵路徑110包括多個組合邏輯門，該多個組合邏輯門包括:例如AND、0R、NAND、N0R、N0T、X0R、XN0R、多路復用器等。觸發(fā)器112是關(guān)鍵路徑110的數(shù)據(jù)發(fā)射觸發(fā)器，使得在時鐘信號的有效邊沿之后在導線116上開始數(shù)據(jù)傳輸。觸發(fā)器114是關(guān)鍵路徑110的數(shù)據(jù)捕獲觸發(fā)器，使得在時鐘信號的下一個有效邊沿時通過觸發(fā)器114捕獲導線118上的數(shù)據(jù)。觸發(fā)器112的輸出端Q通過導線116電連接至關(guān)鍵路徑110的輸入端。關(guān)鍵路徑110的輸出端通過導線118電連接至觸發(fā)器114的輸入端D。[0035]導線116通過電平移位器(levelshifter)120和導線124電連接至邊沿檢測單元130的輸入端。導線118通過電平移位器120和導線126電連接至邊沿檢測單元130的另一輸入端。邊沿檢測單元130被配置成測量導線124上的輸入信號的有效邊沿和導線126上的輸入信號的有效邊沿之間的延遲持續(xù)時間。然后通過導線136將測量的延遲量傳輸?shù)诫妷嚎刂茊卧?32。電壓控制單元132被配置成根據(jù)在導線136上測量的延遲量通過導線138向電壓調(diào)節(jié)單元134提供電壓升/降指令。在一些實施例中，通過查表(tablelook-up)生成電壓升/降指令。電壓調(diào)節(jié)單元134被配置成根據(jù)導線138上的電壓升/降指令調(diào)節(jié)輸出電壓140。用于電壓調(diào)節(jié)單元134的示例性電路是低壓差(LD0)穩(wěn)壓器或DC-DC穩(wěn)壓吳坐-nfr^ο[0036]在一些實施例中，電壓調(diào)節(jié)單元134的輸出電壓140被配置成向觸發(fā)器112、114和關(guān)鍵路徑110提供工作動力。在一些實施例中，電壓調(diào)節(jié)單元134的輸出電壓140被配置成向IP模塊150提供工作動力。在一些實施例中，電壓調(diào)節(jié)單元134的輸出電壓140被配置成向不同于IP模塊150的IP模塊提供工作動力。[0037]在一些實施例中，電平移位器120和122分別被配置成將導線116和118上的信號的較低電壓電勢電平轉(zhuǎn)換為向邊沿檢測單元130輸入的相應(yīng)信號的較高電壓電勢。在一些實施例中，當觸發(fā)器112、114和關(guān)鍵電路110的工作電壓的電壓電勢基本上等于或者高于邊沿檢測單元130的工作電壓的電壓電勢時，不使用電平移位器120和122。[0038]圖2是根據(jù)一些示例性實施例的另一電壓縮放電路200的示意圖。與圖1的電壓縮放電路100相比，除了IP模塊150a不同于圖1中的電壓縮放電路100的IP模塊150以外，電壓縮放電路200包括類似的元件。[0039]與圖1中的IP模塊150相比，除了增加的關(guān)鍵路徑110a、觸發(fā)器112a和114a、多路復用器142和144以及導線116a、118a、141、143、152、154、156和158以外，IP模塊150a包括類似的元件。在一些實施例中，IP模塊150a是中央處理單元(CPU)、數(shù)字信號處理器(DSP)、圖形處理單元(GPU)或執(zhí)行特定功能的相應(yīng)單元。在IP模塊150a中選擇關(guān)鍵路徑110和110a用于諸如功耗監(jiān)控、性能改進、性能監(jiān)控等的一些特定目的。關(guān)鍵路徑110和110a包括多個組合邏輯門，例如AND、OR、NAND、NOR、NOT、X0R、XN0R、多路復用器等。雖然在電壓縮放電路200中使用兩個關(guān)鍵路徑110和110a，但是其他數(shù)量的關(guān)鍵路徑也在各個實施例的范圍內(nèi)。觸發(fā)器112和112a分別是關(guān)鍵路徑110和110a的數(shù)據(jù)發(fā)射觸發(fā)器，而觸發(fā)器114和114a分別是關(guān)鍵路徑110和110a的數(shù)據(jù)捕獲觸發(fā)器。分別地，觸發(fā)器112的輸出端Q通過導線116與關(guān)鍵路徑110的輸入端連接，觸發(fā)器112a的輸出端Q通過導線116a與關(guān)鍵路徑110a的輸入端連接。分別地，關(guān)鍵路徑110的輸出端通過導線118與觸發(fā)器114的輸入端D連接，關(guān)鍵路徑110a的輸出端通過導線118a與觸發(fā)器114a的輸入端D連接。[0040]多路復用器142的輸入端分別通過導線152和154與導線116和116a電連接。多路復用器142的輸出端通過導線127、電平移位器120和導線124與邊沿檢測單元130的一個輸入端電連接。多路復用器144的輸入端分別通過導線156和158與導線118和118a電連接。多路復用器144的輸出端通過導線128、電平移位器122和導線126與邊沿檢測單元130的另一個輸入端電連接。多路復用器142和144的選擇信號141和143分別與多個邏輯電路(未示出)電連接。基于功能性，多個邏輯電路選擇監(jiān)控關(guān)鍵電路110和110a之一。在多路復用器142和144選擇關(guān)鍵路徑110或110a之后，電壓縮放電路200的操作類似于電壓縮放電路100的操作。[0041]例如，為了性能改進的目的，關(guān)鍵路徑110被配置成在IP模塊150a中被監(jiān)控。例如，出于節(jié)能的目的，關(guān)鍵路徑110a被配置成在IP模塊150a中被監(jiān)控。多個邏輯電路被配置成基于應(yīng)用的功能要求通過選擇信號141和143選擇相應(yīng)的關(guān)鍵路徑。[0042]在一些實施例中，時鐘信號(未示出)與觸發(fā)器112、112a、114和114a、邊沿檢測單元130和電壓控制單元132電連接。為簡明起見在圖2中省略了時鐘信號。[0043]圖3是根據(jù)一些示例性實施例的圖1和圖2所使用的邊沿檢測單元300的示意圖。邊沿檢測單元300包括時間-數(shù)字轉(zhuǎn)換器(TDC)310、控制邏輯電路320、計數(shù)器330、輸入導線124、126和322以及輸出導線316和336。圖1和圖2所示的導線136包括圖3中的輸出導線316和336。導線136是邊沿檢測單元300的輸出端。導線124和126類似于圖1和圖2所示的對應(yīng)的導線。導線124、126和322與控制邏輯電路320和計數(shù)器330電連接。導線124上的信號被稱為“起始”信號，而導線126上的信號被稱為“停止”信號。導線322上的信號是時鐘信號。[0044]計數(shù)器330被配置成基于時鐘周期測量“起始”信號124的有效邊沿和“停止”信號126的有效邊沿之間的延遲持續(xù)時間。例如，對于時鐘信號322的每一個上升沿，計數(shù)器330都加1。在導線336上輸出計數(shù)器330的內(nèi)容。除了“起始”信號124的有效邊沿和時鐘信號322的對應(yīng)有效邊沿之間的延遲時間以及“停止”信號126的有效邊沿和時鐘信號322的對應(yīng)有效邊沿之間的延遲時間以外，基于時鐘周期的測量正確地評估“起始”信號124的有效邊沿和“停止”信號126的有效邊沿之間的延遲持續(xù)時間。在一些實施例中，“起始”信號124的有效邊沿和時鐘信號322的對應(yīng)有效邊沿之間的延遲時間通過TDC310進行計算。在一些實施例中，“停止”信號126的有效邊沿和時鐘信號322的對應(yīng)有效邊沿之間的延遲時間也通過TDC310進行計算。為了啟動在上面所述的TDC310中的這兩個延遲時間的計算，控制邏輯電路320被配置成生成相應(yīng)的信號通過導線312和314以串行方式到達TDC310。這兩個計算的延遲時間的結(jié)果也以串行方式輸出到導線316上。參照圖4示出通過導線312和314上的控制邏輯電路320生成的信號定時(timing)。[0045]圖4是示出根據(jù)一些示例性實施例的圖3的邊沿檢測單元300的示例性輸入/輸出的波形400。將“起始”信號124的上升沿和“停止”信號126的上升沿之間的持續(xù)時間表示為“ΛΤ”。將時鐘信號322的周期時間表示為“T。/。在周期C0處激活“起始”信號124的上升沿。結(jié)果，在周期C1和時鐘信號322的每一個后續(xù)上升沿處(例如，在周期C2處及之后的周期)，圖3中的計數(shù)器330都加1。在周期C4處激活“停止”信號126的上升沿。結(jié)果，圖3中的計數(shù)器330在周期C5處及之后的周期停止增加。圖3中的計數(shù)器330的內(nèi)容保持不變并輸出到圖3中的導線336上。[0046]將“起始”信號124的上升沿和周期C1的上升沿之間的持續(xù)時間表示為“ATstart”。將“停止”信號126的上升沿和周期C5的上升沿之間的持續(xù)時間表示為“ΛTst。/。圖3中的控制邏輯電路320被配置成串行生成相應(yīng)的控制信號并通過圖3中的導線312和314串行傳輸?shù)綀D3中的TDC310以分別計算“ATstart”和“ATstop”。例如，在周期C0，控制邏輯電路320被配置成為TDC310生成導線312上的“起始”信號的上升沿以及生成導線314上的時鐘信號322的周期C1的上升沿來計算“ATstart”。例如，在周期C4，控制邏輯電路320被配置成為TDC310生成導線312上的“停止”信號的上升沿以及生成導線314上的時鐘信號322的周期C5的上升沿來計算“ATst()p”。在一些實施例中，“ATstart”是“起始”信號124的有效邊沿和時鐘信號322的對應(yīng)有效邊沿之間的持續(xù)時間“ΛT”的開始部分。在一些實施例中，“ATstop”被配置成計算時鐘信號322的另一對應(yīng)有效邊沿和“停止”信號126的有效邊沿之間的持續(xù)時間“ΛΤ”的結(jié)束部分。例如，在圖4中，持續(xù)時間“ΛΤ”的結(jié)束部分位于周期C4的上升沿和“停止”信號126的上升沿之間。在一些實施例中，持續(xù)時間“ΛT”的開始部分和持續(xù)時間“ΛΤ”的結(jié)束部分是分開的。[0047]根據(jù)下列公式通過圖1和圖2中的電壓控制單元132來計算“起始”信號124的上升沿和“停止”信號126的上升沿之間的持續(xù)時間“ΛΤ”:[0048]AT=ATstart+((計數(shù)器336的輸出值)_1)XTcp+(Tcp-ATstop)(1)[0049]公式(1)用于舉例說明的目的，并進一步被簡化成下列公式:[0050]ΔΤ=ΔTstart+(計數(shù)器336的輸出值XTcp)-ΔTstop)(2)[0051]圖5示出根據(jù)一些示例性實施例的TDC500的示意圖。TDC500是圖3的TDC310的一個實施例。TDC500包括觸發(fā)器510至518、延遲元件520至528、導線312、314和530至548。導線312和314類似于圖3中所述的對應(yīng)導線并與圖3中的控制邏輯電路320電連接。將導線312上的信號表不為“tdc_start”信號，而將導線314上的信號表不為“tdc_stop”信號。觸發(fā)器510的D輸入端通過一個延遲元件520接收來自導線530的“tdc_start”信號。觸發(fā)器512的D輸入端通過兩個延遲元件520和522接收來自導線532的“tdc_start”信號。觸發(fā)器514的D輸入端通過三個延遲元件520、522和524接收來自導線534的“tdc_start”信號。觸發(fā)器516的D輸入端通過四個延遲元件520、522、524和526接收來自導線536的“tdc_start”信號。觸發(fā)器518的D輸入端通過五個延遲元件520、522、524、526和528接收來自導線538的“tdc_start”信號?！皌dc_stop”信號與觸發(fā)器510至518中的每一個的CP輸入端電連接?！皌dC_stop”信號的有效邊沿觸發(fā)觸發(fā)器510至518中的每一個來分別捕獲導線530至538上的從觸發(fā)器510至518中的每一個的D輸入端到觸發(fā)器510至518中的每一個的Q輸出端的相應(yīng)電壓電勢。觸發(fā)器510至518的Q輸出端是表示“tdC_start”信號的有效邊沿和“tdC_stop”信號的有效邊沿之間的延遲持續(xù)時間的數(shù)字值。[0052]例如，在時間t0處“tdc_start”信號具有上升沿，使得“tdc_start”信號由“0”變?yōu)椤?”。在時間tl處，“tdC_stop”信號具有上升沿，使得“tdC_stop”信號由“0”變?yōu)椤?”。在時間tl處，“tdc_start”信號通過延遲元件520,522和524傳播到導線534，使得導線530、532和534中的每個的電壓電勢均為“1”，而導線536和538中的每個的電壓電勢均為“0”?！皌dC_Stop”信號在時間tl的上升沿觸發(fā)觸發(fā)器510至518中的每一個以分別捕獲導線530至538上的從觸發(fā)器510至518中的每一個的D輸入端到觸發(fā)器510至518中的每一個的Q輸出端的相應(yīng)電壓電勢。在該實例中，觸發(fā)器510至518的Q輸出端是“1，1，1，0，0”，其表示在時間to和時間tl之間的延遲持續(xù)時間。[0053]雖然TDC500僅具有五個延遲元件和五個觸發(fā)器，但是其他數(shù)量的延遲元件和觸發(fā)器也在各個實施例的范圍內(nèi)。[0054]在一些實施例中，延遲元件520至528的延遲彼此相等。在一些實施例中，如圖6更詳細描述的，延遲元件520至528包括用于調(diào)節(jié)延遲元件520至528中的每一個的相應(yīng)延遲的可配置選項。[0055]圖6示出了根據(jù)一些示例性實施例的延遲元件600的示意圖。延遲元件600是圖5中的延遲元件520至528的一個實施例。延遲元件600包括反相器632和634、開關(guān)S1和S2、電容642和644以及導線610、620和630。雖然在延遲元件600中使用反相器632和634，但諸如AND、NAND、OR、NOR、XOR或XN0R的其他類型的電路和邏輯門也在各個實施例的范圍內(nèi)。延遲元件600的延遲持續(xù)時間取決于反相器632和634、開關(guān)S1和S2、電容642和644的延遲。開關(guān)S1和S2分別被配置成將電容642和電容644連接至導線630，使得延遲元件600的延遲持續(xù)時間是可配置的。[0056]通過反相器632和634的輸入轉(zhuǎn)換和輸出負載來確定延遲元件600的延遲持續(xù)時間。當導線630的負載較大時，反相器632的延遲持續(xù)時間隨著反相器632的輸出負載的增加而增加。在這種情況下，反相器634的延遲持續(xù)時間也隨著反相器634的輸入轉(zhuǎn)換的增加而增加。例如，在第一設(shè)置中，將開關(guān)S1設(shè)置為“閉合(0N)”，而將開關(guān)S2設(shè)置為“斷開(OFF)”。結(jié)果，電容642與導線630連接而沒有連接電容644。延遲元件600在第一設(shè)置中的延遲持續(xù)時間比在第二設(shè)置中增加得更多，在第二設(shè)置中，將開關(guān)S1和S2都設(shè)置為“斷開”，因為導線630在第一設(shè)置中的負載更大。例如，在第三設(shè)置中，將開關(guān)S1和S2都設(shè)置為“閉合”。結(jié)果，電容642和644同時與導線630連接。因為導線630在第三設(shè)置中的負載更大，延遲元件600在第三設(shè)置中的延遲持續(xù)時間比在第一設(shè)置中增加得更多。[0057]雖然延遲元件600包括兩個開關(guān)和兩個電容，但是其他數(shù)量的開關(guān)和電容也在各個實施例的范圍內(nèi)。[0058]圖7示出根據(jù)一些示例性實施例的圖1中的電壓縮放電路100和圖2中的電壓縮放電路200的電壓縮放方法的流程圖700。[0059]在步驟710中，在計數(shù)器中基于時鐘周期測量在邊沿檢測單元的輸入端的起始信號的有效邊沿和邊沿檢測單元的另一輸入端的停止信號的有效邊沿之間的持續(xù)時間。例如，在圖4中，在周期C0處激活“起始”信號124的上升沿。結(jié)果，圖3中的計數(shù)器330在周期C1和時鐘信號322的每一個后續(xù)上升沿處(例如，在周期C2和之后的周期)都加1。在周期C4處激活“停止”信號126的上升沿。結(jié)果，圖3的計數(shù)器330在周期C5和之后的周期停止增加。圖3的計數(shù)器330的內(nèi)容保持不變并被輸出到圖3的導線336上。[0060]在步驟720中，在TDC中測量持續(xù)時間的開始部分和結(jié)束部分。例如，在圖4中，“ATstart”是“起始”信號124的有效邊沿和時鐘信號322的對應(yīng)有效邊沿之間的持續(xù)時間“ΛT”的開始部分?！唉玊st。/被配置成計算時鐘信號322的另一對應(yīng)有效邊沿和“停止”信號126的有效邊沿之間的持續(xù)時間“ΛΤ”的結(jié)束部分。例如，在圖4中，持續(xù)時間“ΛΤ”的結(jié)束部分位于周期C4的上升沿和“停止”信號126的上升沿之間。持續(xù)時間“ΛΤ”的結(jié)束部分基本上等于”‘八^-^其中“^/是時鐘信號322的周期時間。為了啟動在圖3的TDC310中的“ATstart”和“ATst。/’的時間測量，圖3的控制邏輯電路320被配置成生成相應(yīng)的信號，從而以串行方式通過圖3中的導線312和314到達圖3的TDC310。這兩個測量的時間的結(jié)果也以串行方式輸出到圖3的導線316上。[0061]在步驟730中，根據(jù)計數(shù)器和TDC的測量的時間生成電壓指令。例如，在圖1和圖2中，測量時間通過導線136傳輸?shù)诫妷嚎刂茊卧?32。電壓控制單元132被配置成根據(jù)公式(1)或(2)計算持續(xù)時間，并通過導線138向電壓調(diào)節(jié)單元134提供電壓升/降指令。在一些實施例中，通過查表生成電壓升/降指令。在一些實施例中，將在電壓控制單元132中計算的持續(xù)時間與第一閾值進行比較。如果計算的持續(xù)時間小于第一閾值，則升壓指令被配置為傳輸?shù)诫妷赫{(diào)節(jié)單元134。在一些實施例中，將電壓控制單元132中計算的持續(xù)時間與第二閾值進行比較。如果計算的持續(xù)時間大于第二閾值，則降壓指令被配置為傳輸?shù)诫妷赫{(diào)節(jié)單元134。[0062]在一些實施例中，一種電壓縮放電路包括第一關(guān)鍵路徑和邊沿檢測單元。第一關(guān)鍵路徑包括輸入端和輸出端。邊沿檢測單元包括第一輸入端、第二輸入端、計數(shù)器和時間-數(shù)字轉(zhuǎn)換器(TDC)。第一關(guān)鍵路徑的輸入端與邊沿檢測單元的第一輸入端電連接，而該關(guān)鍵路徑的輸出端與邊沿檢測單元的第二輸入端電連接。計數(shù)器被配置成基于時鐘周期測量邊沿檢測單元的第一輸入端的起始信號的有效邊沿和邊沿檢測單元的第二輸入端的停止信號的有效邊沿之間的持續(xù)時間。TDC被配置成測量持續(xù)時間的開始部分和結(jié)束部分。[0063]在一些實施例中，電壓縮放電路包括知識產(chǎn)權(quán)(IP)模塊和邊沿檢測單元。IP模塊包括第一關(guān)鍵路徑。邊沿檢測單元包括計數(shù)器和時間-數(shù)字轉(zhuǎn)換器(TDC)。第一關(guān)鍵路徑的輸入端和輸出端分別與IP模塊的第一輸出端和第二輸出端電連接。IP模塊的第一輸入端和第二輸出端與邊沿檢測單元電連接。計數(shù)器被配置成基于時鐘周期測量IP模塊的第一輸出端的起始信號的有效邊沿和IP模塊的第二輸出端的停止信號的有效邊沿之間的持續(xù)時間。TDC被配置成測量持續(xù)時間的開始部分和結(jié)束部分。[0064]在一些實施例中，配置電壓縮放電路的方法包括在計數(shù)器中基于時鐘周期測量邊沿檢測單元的輸入端的起始信號的有效邊沿和邊沿檢測單元的另一輸入端的停止信號的有效邊沿之間的持續(xù)時間。該方法還包括在TDC中測量持續(xù)時間的開始部分和結(jié)束部分。該方法還包括根據(jù)計數(shù)器和TDC的測量時間生成電壓指令。[0065]雖然通過示例和根據(jù)所公開的實施例描述了本發(fā)明，但是本發(fā)明不限于這些示例和所公開的實施例。相反地，如本領(lǐng)域的技術(shù)人員應(yīng)該理解，本發(fā)明意圖涵蓋各種改進和類似的布置。因此，所附權(quán)利要求的范圍應(yīng)與最廣泛的解釋一致以涵蓋這些改進和布置?！緳?quán)利要求】1.一種電壓縮放電路，包括:第一關(guān)鍵路徑，包括輸入端和輸出端；以及邊沿檢測單元，包括第一輸入端和第二輸入端，所述邊沿檢測單元包括:計數(shù)器；和時間數(shù)字轉(zhuǎn)換器(TDC)，其中:所述第一關(guān)鍵路徑的輸入端與所述邊沿檢測單元的第一輸入端電連接，所述關(guān)鍵路徑的輸出端與所述邊沿檢測單元的第二輸入端電連接；所述計數(shù)器被配置成基于時鐘周期測量所述邊沿檢測單元的第一輸入端的起始信號的有效邊沿和所述邊沿檢測單元的第二輸入端的停止信號的有效邊沿之間的持續(xù)時間；以及所述TDC被配置成測量所述持續(xù)時間的開始部分和結(jié)束部分。2.根據(jù)權(quán)利要求1所述的電壓縮放電路，其中，所述停止信號的定時相當于所述起始信號的定時加上所述第一關(guān)鍵路徑的相應(yīng)傳播延遲。3.根據(jù)權(quán)利要求1所述的電壓縮放電路，進一步包括電壓控制單元，所述電壓控制單元被配置成根據(jù)所述計數(shù)器和所述TDC的測量結(jié)果生成指令。4.根據(jù)權(quán)利要求3所述的電壓縮放電路，其中，所述第一關(guān)鍵路徑的工作電壓被配置成根據(jù)所述指令而改變。5.根據(jù)權(quán)利要求1所述的電壓縮放電路，其中，所述TDC包括延遲元件，所述延遲元件包括用于調(diào)節(jié)所述延遲元件的延遲持續(xù)時間的可配置選項。6.根據(jù)權(quán)利要求1所述的電壓縮放電路，進一步包括第二關(guān)鍵路徑，所述第二關(guān)鍵路徑包括輸入端和輸出端，所述第二關(guān)鍵路徑的輸入端與所述邊沿檢測單元的第一輸入端電連接，而所述第二關(guān)鍵路徑的輸出端與所述邊沿檢測單元的第二輸入端電連接。7.根據(jù)權(quán)利要求6所述的電壓縮放電路，其中，選擇所述第一關(guān)鍵路徑或第二關(guān)鍵路徑來測量相應(yīng)的持續(xù)時間。8.一種電壓縮放電路,包括:知識產(chǎn)權(quán)(IP)模塊，包括第一關(guān)鍵路徑；以及邊沿檢測單元，包括:計數(shù)器；和時間數(shù)字轉(zhuǎn)換器(TDC)，其中:所述第一關(guān)鍵路徑的輸入端和輸出端分別與所述IP模塊的第一輸出端和第二輸出端電連接；所述IP模塊的第一輸出端和第二輸出端與所述邊沿檢測單元電連接；所述計數(shù)器被配置成基于時鐘周期測量所述IP模塊的第一輸出端的起始信號的有效邊沿和所述IP模塊的第二輸出端的停止信號的有效邊沿之間的持續(xù)時間；以及所述TDC被配置成測量所述持續(xù)時間的開始部分和結(jié)束部分。9.根據(jù)權(quán)利要求8所述的電壓縮放電路，其中，所述停止信號的定時相當于所述起始信號的定時加上所述第一關(guān)鍵路徑的相應(yīng)傳播延遲。10.一種配置電壓縮放電路的方法，包括:在計數(shù)器中基于時鐘周期測量邊沿檢測單元的輸入端的起始信號的有效邊沿和所述邊沿檢測單元的另一輸入端的停止信號的有效邊沿之間的持續(xù)時間；在TDC中測量所述持續(xù)時間的開始部分和結(jié)束部分；以及根據(jù)所述計數(shù)器和所述TDC的測量時`間生成電壓指令。【文檔編號】G06F1/32GK103729049SQ201310425245【公開日】2014年4月16日申請日期:2013年9月17日優(yōu)先權(quán)日:2012年10月10日【發(fā)明者】王師宏,李宗雄,顏廣愷,陳維理,周淳樸,郭芳名申請人:臺灣積體電路制造股份有限公司