存儲(chǔ)器控制器及其信號(hào)產(chǎn)生方法
【專利摘要】本發(fā)明提供一種存儲(chǔ)器控制器及其信號(hào)產(chǎn)生方法。用以操控一第一存儲(chǔ)器模塊，該方法包括下列步驟：產(chǎn)生信號(hào)周期為一單位時(shí)間的一第一時(shí)脈信號(hào)；產(chǎn)生信號(hào)周期為該單位時(shí)間的一指令信號(hào)，其中，該指令信號(hào)中包括多個(gè)指令群，每一該指令群具有連續(xù)的一第一個(gè)指令及一第二個(gè)指令；產(chǎn)生信號(hào)周期為二倍于該單位時(shí)間的一定址信號(hào)組；將該第一時(shí)脈信號(hào)的一第一信號(hào)沿設(shè)定于該指令信號(hào)的安全相位區(qū)間；以及將該第一時(shí)脈信號(hào)的一第二信號(hào)沿設(shè)定于該指令信號(hào)與該定址信號(hào)組的安全相位區(qū)間。
【專利說明】存儲(chǔ)器控制器及其信號(hào)產(chǎn)生方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于存儲(chǔ)器領(lǐng)域，且特別是有關(guān)于一種存儲(chǔ)器控制器及其信號(hào)產(chǎn)生方法。

【背景技術(shù)】
[0002]—般來說,存儲(chǔ)器控制器(memory controller)連接至存儲(chǔ)器模塊,可將數(shù)據(jù)寫入存儲(chǔ)器模塊或者由存儲(chǔ)器模塊中讀取數(shù)據(jù)?，F(xiàn)今最普遍的存儲(chǔ)器模塊即為雙倍數(shù)據(jù)速率(double data rate,以下簡(jiǎn)稱DDR)存儲(chǔ)器模塊。
[0003]請(qǐng)參照?qǐng)D1A與圖1B，其所繪示為存儲(chǔ)器控制器與存儲(chǔ)器模塊之間的連接關(guān)系以及控制信號(hào)眼圖(eye diagram)示意圖。存儲(chǔ)器控制器100與DDR存儲(chǔ)器模塊110設(shè)計(jì)于電路板(PCB)上，控制信號(hào)包括時(shí)脈信號(hào)(CLK1)、地址信號(hào)A[15:0]、指令信號(hào)CMD及區(qū)塊控制信號(hào)BANK[2:0]。指令信號(hào)CMD包括寫入致能信號(hào)(WE)、列地址觸發(fā)信號(hào)(row addressstrobe, RAS)及行地址觸發(fā)信號(hào)(column address strobe,CAS)。區(qū)塊控制信號(hào) BANK [2:0]包括3腳位(pin)，地址信號(hào)A[15:0]包括16腳位。
[0004]存儲(chǔ)器控制器100利用控制信號(hào)來操控DDR存儲(chǔ)器模塊110，例如，讀取數(shù)據(jù)、寫入數(shù)據(jù)等等。由于DDR存儲(chǔ)器模塊110根據(jù)時(shí)脈信號(hào)(CLKl)的信號(hào)沿(例如上升沿或下降沿下降沿)來拴鎖地址信號(hào)A[15:0]、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK[2:0]上的數(shù)據(jù)。因此，存儲(chǔ)器控制器100必須適當(dāng)?shù)卣{(diào)整時(shí)脈信號(hào)(CLKl)的相位(phase)，使得DDR存儲(chǔ)器模塊110得以根據(jù)時(shí)脈信號(hào)(CLKl)的信號(hào)沿而順利地拴鎖(latch)住所有控制信號(hào)中的數(shù)據(jù)。為了方便說明，以下皆以時(shí)脈信號(hào)(CLKl)的上升沿來拴鎖信號(hào)，但并不限定于此。
[0005]如圖所示，時(shí)脈信號(hào)(CLKl)的周期為T，地址信號(hào)A[15:0]、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK[2:0]的信號(hào)周期也是T。然而，由于每一條控制信號(hào)的驅(qū)動(dòng)能力不同，所以控制信號(hào)的安全相位區(qū)間(或稱為數(shù)據(jù)有效區(qū)間)會(huì)小于T。因此，存儲(chǔ)器控制器100必須將時(shí)脈信號(hào)(CLKl)的上升沿調(diào)整到安全相位區(qū)間之內(nèi)，以避免在控制信號(hào)的安全相位區(qū)間的外拴鎖這些控制信號(hào)而造成錯(cuò)誤。
[0006]時(shí)脈信號(hào)(CLKl)的上升沿調(diào)整至指令信號(hào)CMD的安全相位區(qū)間(Eye_Cmd)、區(qū)塊控制信號(hào)BANK[2:0]的安全相位區(qū)間(Eye_bank)以及地址信號(hào)A[15:0]的安全相位區(qū)間(Eye_addr)之內(nèi)。很明顯地，上述信號(hào)的安全相位區(qū)間皆小于T，尤其是地址信號(hào)A[15:0]的數(shù)目眾多，所以其安全相位區(qū)間(Eye_addr)最小。
[0007]隨著存儲(chǔ)器(DRAM)模塊存取的速度越來越快，已從DDR2模塊進(jìn)步到DDR3與DDR4模塊。當(dāng)存儲(chǔ)器模塊速度提高的同時(shí)，訊號(hào)品質(zhì)會(huì)大幅降低，再加上電路板(PCB)的變異以及存儲(chǔ)器模塊的各個(gè)腳位的不同，會(huì)造成控制信號(hào)由存儲(chǔ)器控制器到存儲(chǔ)器模塊的時(shí)間有些許差異，以及信號(hào)變化時(shí)的上升時(shí)間(rise time)及下降時(shí)間(fall time)也不同，而導(dǎo)致控制信號(hào)的安全相位區(qū)間變小。
[0008]請(qǐng)參照?qǐng)D2A圖與圖2B，其所繪示為存儲(chǔ)器控制器與二個(gè)存儲(chǔ)器模塊之間的連接關(guān)系以及控制信號(hào)眼圖示意圖。利用存儲(chǔ)器控制器200來控制二個(gè)DDR存儲(chǔ)器模塊210、220時(shí)，第一時(shí)脈信號(hào)(CLKl)連接至第一 DDR存儲(chǔ)器模塊210，第二時(shí)脈信號(hào)(CLK2)連接至第二 DDR存儲(chǔ)器模塊220，而共用地址信號(hào)A [15:0]、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK [2:0]。第一 DDR存儲(chǔ)器模塊210根據(jù)第一時(shí)脈信號(hào)(CLKl)拴鎖地址信號(hào)A[15:0]、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK [2:0]上的數(shù)據(jù)；第二 DDR存儲(chǔ)器模塊220根據(jù)第二時(shí)脈信號(hào)(CLK2)拴鎖地址信號(hào)A[15:0]、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK[2:0]上的數(shù)據(jù)。
[0009]由于存儲(chǔ)器控制器200必需要推動(dòng)(drive)存儲(chǔ)器的腳位數(shù)目為圖1A圖的兩倍，加上電路板(PCB)的差異，使得信號(hào)的品質(zhì)更加惡化，尤其是地址信號(hào)A[15:0]。相較于圖1B，圖2B所示的安全相位區(qū)更小，尤其是地址信號(hào)A[15:0]的安全相位區(qū)間(Eye_addr)變得非常小。由于地址信號(hào)A[15:0]的安全相位區(qū)間(Eye_addr)很小，使得存儲(chǔ)器控制器200更不容易調(diào)整出適當(dāng)?shù)臅r(shí)脈信號(hào)(CLK1、CLK2)相位，讓二個(gè)DDR存儲(chǔ)器模塊210、220正確地拴鎖控制信號(hào)。
[0010]由于在高速的情況下所有信號(hào)的品質(zhì)很難被一一地優(yōu)化(qualify)，所以需要一個(gè)有效的解決方案來解決上述的問題。


【發(fā)明內(nèi)容】

[0011]有鑒于此，本發(fā)明的目的在于提出一種存儲(chǔ)器控制器及其信號(hào)產(chǎn)生方法，本發(fā)明限定指令信號(hào)的產(chǎn)生方式，并將部份的控制信號(hào)的安全相位區(qū)間予以擴(kuò)大，使得存儲(chǔ)器模塊可以正常操作。
[0012]本發(fā)明提出一種存儲(chǔ)器控制器的信號(hào)產(chǎn)生方法，用以操控第一存儲(chǔ)器模塊，包括下列步驟:產(chǎn)生信號(hào)周期為一單位時(shí)間的第一時(shí)脈信號(hào)；產(chǎn)生信號(hào)周期為該單位時(shí)間的指令信號(hào)，指令信號(hào)中包括多個(gè)指令群，每一指令群具有連續(xù)的第一個(gè)指令及第二個(gè)指令；產(chǎn)生信號(hào)周期為二倍于該單位時(shí)間的一定址信號(hào)組；將第一時(shí)脈信號(hào)的第一信號(hào)沿設(shè)定于指令信號(hào)的安全相位區(qū)間；以及將第一時(shí)脈信號(hào)的第二信號(hào)沿設(shè)定于指令信號(hào)與定址信號(hào)組的安全相位區(qū)間。
[0013]本發(fā)明還提出一種存儲(chǔ)器控制器，連接至第一存儲(chǔ)器模塊，存儲(chǔ)器控制器包括:時(shí)脈產(chǎn)生單元，產(chǎn)生信號(hào)周期為單位時(shí)間的第一時(shí)脈信號(hào)至第一存儲(chǔ)器模塊；控制信號(hào)轉(zhuǎn)譯單元，產(chǎn)生信號(hào)周期為單位時(shí)間的指令信號(hào)至第一存儲(chǔ)器模塊，指令信號(hào)包括多個(gè)指令群，每一該指令群具有連續(xù)的第一指令與第二指令；以及地址轉(zhuǎn)譯單元，產(chǎn)生信號(hào)周期為二倍于該單位時(shí)間的定址信號(hào)組至第一存儲(chǔ)器模塊；其中，時(shí)脈產(chǎn)生單元將第一時(shí)脈信號(hào)的第一信號(hào)沿設(shè)定于指令信號(hào)的安全相位區(qū)間；以及將第一時(shí)脈信號(hào)的第二信號(hào)沿設(shè)定于指令信號(hào)與定址信號(hào)組的安全相位區(qū)間。
[0014]為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文例舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下:

【專利附圖】

【附圖說明】
[0015]圖1A與圖1B繪示存儲(chǔ)器控制器與存儲(chǔ)器模塊之間的連接關(guān)系以及控制信號(hào)眼圖示意圖。
[0016]圖2A與圖2B繪示存儲(chǔ)器控制器與二個(gè)存儲(chǔ)器模塊之間的連接關(guān)系以及控制信號(hào)眼圖示意圖。
[0017]圖3A與圖3B繪示根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器控制器與存儲(chǔ)器模塊的連接關(guān)系及其控制信號(hào)眼圖示意圖。
[0018]圖4A與圖4B繪示根據(jù)本發(fā)明其他實(shí)施例的存儲(chǔ)器控制器與存儲(chǔ)器模塊的連接關(guān)系及其控制信號(hào)眼圖示意圖。
[0019]圖5繪示根據(jù)本發(fā)明具體實(shí)施例的存儲(chǔ)器控制器的信號(hào)產(chǎn)生方法流程圖。
[0020]符號(hào)說明
[0021]100、200、400:存儲(chǔ)器控制器
[0022]110:DDR存儲(chǔ)器模塊
[0023]210、410:第一 DDR存儲(chǔ)器模塊
[0024]220,420:第二 DDR存儲(chǔ)器模塊
[0025]402:地址轉(zhuǎn)譯單元
[0026]404:控制信號(hào)轉(zhuǎn)譯單元
[0027]406:時(shí)脈產(chǎn)生單元
[0028]S502?S512:步驟流程

【具體實(shí)施方式】
[0029]以二個(gè)存儲(chǔ)器模塊為例，控制信號(hào)包括第一時(shí)脈信號(hào)(CLKl)、第二時(shí)脈信號(hào)(CLK2)、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK [2:0]及地址信號(hào)A [15:0]。指令信號(hào)CMD包括寫入致能信號(hào)(WE)、列地址觸發(fā)信號(hào)(row address strobe,RAS)及行地址觸發(fā)信號(hào)(columnaddress strobe, CAS)。舉例而言，3腳位(pin)白勺區(qū)塊控制信號(hào)為BANK[2:0];而16腳位的地址信號(hào)為A[0:15]。再者，當(dāng)存儲(chǔ)器模塊中晶粒(chip)的組成不同時(shí)，控制信號(hào)的數(shù)目也會(huì)有差異。換句話說，上述的控制信號(hào)數(shù)目?jī)H是本發(fā)明的一個(gè)實(shí)施例，其并非用來限制本發(fā)明。
[0030]DDR存儲(chǔ)器模塊接收指令信號(hào)后，據(jù)以執(zhí)行的指令包括無運(yùn)作指令(NOP)、區(qū)塊總線充電指令(PRE)、驅(qū)動(dòng)區(qū)塊總線指令(ACT)、寫入指令(Write)與讀取指令(Read)。
[0031]而于NOP指令時(shí)，不需理睬(don’t care) 16腳位的地址信號(hào)A[15:0]以及3腳位的區(qū)塊控制信號(hào)BANK [2:0]。亦即，執(zhí)行NOP指令時(shí)，可忽略地址信號(hào)A[15:0]以及區(qū)塊控制信號(hào)BANK [2:0]上的數(shù)據(jù)。
[0032]在一具體實(shí)施例中，根據(jù)NOP指令的特性發(fā)展出存儲(chǔ)器控制器的信號(hào)產(chǎn)生方法。舉例而言，在存儲(chǔ)器控制器輸出的指令信號(hào)CMD中以二個(gè)指令為一個(gè)指令群。而指令群中依序?yàn)橹噶領(lǐng) (cmdl)與指令2(cmd2),較佳地,指令I(lǐng) (cmdl)僅能是NOP指令；而指令2(cmd2)則可以是上述任一種指令。
[0033]請(qǐng)參照?qǐng)D3A與圖3B，其所繪示為本發(fā)明存儲(chǔ)器控制器與存儲(chǔ)器模塊的連接關(guān)系及其控制信號(hào)眼圖示意圖。存儲(chǔ)器控制器400包括地址轉(zhuǎn)譯單元402、控制信號(hào)轉(zhuǎn)譯單元404以及時(shí)脈產(chǎn)生單兀406。時(shí)脈產(chǎn)生單兀406產(chǎn)生第一時(shí)脈信號(hào)(CLKl)、第二時(shí)脈信號(hào)(CLK2);控制信號(hào)轉(zhuǎn)譯單元404產(chǎn)生指令信號(hào)CMD ;而地址轉(zhuǎn)譯單元402產(chǎn)生區(qū)塊控制信號(hào)BANK[2:0]以及地址信號(hào)A[15:0]。時(shí)脈產(chǎn)生單元406可視DDR存儲(chǔ)器模塊的數(shù)目，分別產(chǎn)生一個(gè)時(shí)脈信號(hào)至個(gè)別的DDR存儲(chǔ)器模塊。
[0034]如圖3A所示，第一時(shí)脈信號(hào)(CLKl)連接至第一 DDR存儲(chǔ)器模塊410，第二時(shí)脈信號(hào)(CLK2)連接至第二 DDR存儲(chǔ)器模塊420，而第一 DDR存儲(chǔ)器模塊410與第二 DDR存儲(chǔ)器模塊420共用地址信號(hào)A [15:0]、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK [2:0]。第一 DDR存儲(chǔ)器模塊210根據(jù)第一時(shí)脈信號(hào)(CLKl)拴鎖地址信號(hào)A[15:0]、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK[2:0]上的數(shù)據(jù)；第二 DDR存儲(chǔ)器模塊220根據(jù)第二時(shí)脈信號(hào)(CLK2)拴鎖地址信號(hào)A [ 15:0]、指令信號(hào)CMD、區(qū)塊控制信號(hào)BANK [2:0]上的數(shù)據(jù)。
[0035]于此實(shí)施例中，在存儲(chǔ)器控制器400發(fā)出的指令信號(hào)中包括多個(gè)指令群，每個(gè)指令群中皆包括2個(gè)連續(xù)指令。如圖3B所示，第一個(gè)指令群依序?yàn)橹噶領(lǐng) (cmdl)、指令2(cmd2);第二個(gè)指令群依序?yàn)橹噶領(lǐng)’(cmdl’)、指令2’(cmd2’)；以及第三個(gè)指令群依序?yàn)橹噶?I”(cmdl”)、指令 2”(cmd2”)。
[0036]于此實(shí)施例中，限定指令群中的第一個(gè)指令僅可以是NOP指令，而DDR存儲(chǔ)器模塊410、420執(zhí)行NOP指令時(shí)，不需理睬地址信號(hào)A [0:15]以及區(qū)塊控制信號(hào)BANK [2:0]上的數(shù)據(jù)。較佳地，存儲(chǔ)器控制器400在產(chǎn)生指令群中的第一個(gè)指令時(shí)，其第一時(shí)脈信號(hào)(CLKl)與第二時(shí)脈信號(hào)(CLK2)的上升沿并不限定于要落在地址信號(hào)A[0:15]以及區(qū)塊控制信號(hào)BANK[2:0]的安全相位區(qū)間Eye_addr與Eye_bank之內(nèi)。換句話說，存儲(chǔ)器控制器400在產(chǎn)生指令群中的第一個(gè)指令時(shí)，就算第一時(shí)脈信號(hào)(CLKl)與第二時(shí)脈信號(hào)(CLK2)的上升沿落在地址信號(hào)A[0:15]以及區(qū)塊控制信號(hào)BANK[2:0]的安全相位區(qū)間Eye_addr與Eye_bank之外,也不會(huì)有任何錯(cuò)誤發(fā)生。
[0037]請(qǐng)參照?qǐng)D3B，存儲(chǔ)器控制器400中時(shí)脈產(chǎn)生器406所輸出的第一時(shí)脈信號(hào)(CLKl)與第二時(shí)脈信號(hào)(CLK2)的周期為T。并且，存儲(chǔ)器控制器400中控制信號(hào)轉(zhuǎn)譯單元404輸出的指令信號(hào)CMD的信號(hào)周期為T ;存儲(chǔ)器控制器400中地址轉(zhuǎn)譯單元402輸出的區(qū)塊控制信號(hào)BANK[2:0]、地址信號(hào)A[0:15]的信號(hào)周期則為2T。應(yīng)注意到，地址信號(hào)A[0:15]以及區(qū)塊控制信號(hào)BANK[2:0]的安全相位區(qū)間Eye_addr與Eye_bank已經(jīng)變大。
[0038]如圖3B所示，在時(shí)間點(diǎn)t0、t2、t4時(shí)依序?yàn)榈谝恢噶钊褐械闹噶領(lǐng) (cmdl)、第二指令群中的指令I(lǐng) (cmdl’)、第三指令群中的指令I(lǐng)” (cmdl”)。二個(gè)時(shí)脈信號(hào)(CLK1、CLK2)的上升沿位于指令信號(hào)CMD的安全相位區(qū)間伍76_(^(1)，但是位于地址信號(hào)六[0:15]以及區(qū)塊控制信號(hào)BANK[2:0]的安全相位區(qū)間Eye_addr與Eye_bank之外。亦即，雖然二個(gè)DDR存儲(chǔ)器模塊410、420在t0、t2、t4時(shí)間點(diǎn)所接收的指令無法確實(shí)得到地址信號(hào)A[0:15]以及區(qū)塊控制信號(hào)BANK[2:0]的正確數(shù)據(jù)，但是二個(gè)DDR存儲(chǔ)器模塊410、420仍可以正確地執(zhí)行NOP指令。
[0039]更進(jìn)一步地，于時(shí)間點(diǎn)tl、t3、t5時(shí)依序?yàn)榈谝恢噶钊褐械闹噶? (cmd2)、第二指令群中的指令2(cmd2’)、第三指令群中的指令2”(cmd2”)。二個(gè)時(shí)脈信號(hào)(CLK1、CLK2)的上升沿位于指令信號(hào)CMD的安全相位區(qū)間伍76_(^(1)、區(qū)塊控制信號(hào)84^([2:0]的安全相位區(qū)間Eye_bank、地址信號(hào)A[0:15]的安全相位區(qū)間Eye_addr之內(nèi)。應(yīng)注意到，二個(gè)DDR存儲(chǔ)器模塊410、420在tl、t3、t5時(shí)間點(diǎn)所接收的指令可以確實(shí)得到地址信號(hào)A[0:15]以及區(qū)塊控制信號(hào)BANK [2:0]的正確數(shù)據(jù)，并可以正確地?fù)?jù)以執(zhí)行指令。
[0040]由以上說明可知，本實(shí)施例限定存儲(chǔ)器控制器能輸出多個(gè)指令群，而每個(gè)指令群中皆有連續(xù)二個(gè)指令。第一個(gè)指令僅可為NOP指令。如此，可將其地址信號(hào)A[0:15]以及區(qū)塊控制信號(hào)BANK[2:0]的信號(hào)周期增加為2T，使得其安全相位區(qū)間Eye_addr與Eye_bank變大，更容易拴鎖控制信號(hào)的數(shù)據(jù)。
[0041]應(yīng)注意到，本發(fā)明并不限定于僅控制二個(gè)DDR存儲(chǔ)器模塊的數(shù)目。本發(fā)明也可以用于控制單一 DDR存儲(chǔ)器模塊或者控制二個(gè)以上的DDR存儲(chǔ)器模塊。
[0042]再者，本發(fā)明并不限定于同時(shí)將地址信號(hào)A[0:15]以及區(qū)塊控制信號(hào)BANK[2:0]的信號(hào)周期皆增加為2T。也可以根據(jù)實(shí)際上的需要，僅將地址信號(hào)A[0:15]的信號(hào)周期增加為2T，而將區(qū)塊控制信號(hào)BANK[2:0]的信號(hào)周期維持在T，其相關(guān)信號(hào)波形如圖4A所示。
[0043]或者，僅將區(qū)塊控制信號(hào)BANK[2:0]的信號(hào)周期增加為2T，而將地址信號(hào)A[0:15]的信號(hào)周期維持在T，其相關(guān)信號(hào)波形如圖4B所示。
[0044]請(qǐng)參照?qǐng)D5，其所繪示為本發(fā)明存儲(chǔ)器控制器的信號(hào)產(chǎn)生方法流程圖。首先，產(chǎn)生信號(hào)周期為一個(gè)單位時(shí)間的第一時(shí)脈信號(hào)(步驟S502);產(chǎn)生信號(hào)周期為一個(gè)單位時(shí)間的指令信號(hào)，在指令信號(hào)中包括多個(gè)指令群，每一個(gè)指令群具有連續(xù)的第一個(gè)指令、第二個(gè)指令(步驟S504);產(chǎn)生信號(hào)周期為二個(gè)單位時(shí)間定址信號(hào)組(步驟S506)。定址信號(hào)組可為地址信號(hào)A[0:15]及/或區(qū)塊控制信號(hào)BANK[2:0]定址信號(hào)組。
[0045]時(shí)脈產(chǎn)生單元406將第一時(shí)脈信號(hào)的第一個(gè)信號(hào)沿設(shè)定于指令信號(hào)的安全相位區(qū)間，以使得DDR存儲(chǔ)器模塊執(zhí)行第一個(gè)指令(步驟S510);將第一時(shí)脈信號(hào)的第二個(gè)信號(hào)沿設(shè)定于指令信號(hào)、定址信號(hào)組的安全相位區(qū)間，以使得DDR存儲(chǔ)器執(zhí)行第二個(gè)指令(步驟S512)。
[0046]根據(jù)圖5的方法，當(dāng)步驟S510至步驟S512執(zhí)行完之后，代表已經(jīng)執(zhí)行一指令群；而再次回到步驟S510時(shí)，即代表執(zhí)行下一個(gè)指令群。其中，上述的一個(gè)單位時(shí)間為第一時(shí)脈周期，且指令群中的第一個(gè)指令僅為NOP指令。
[0047]由以上說明可知，搭配實(shí)施例揭露的指令群并將地址信號(hào)A[0:15]或者區(qū)塊控制信號(hào)BANK[2:0]的信號(hào)周期延長(zhǎng)為二個(gè)單位時(shí)間以擴(kuò)大其安全相位區(qū)間。如此，可使得存儲(chǔ)器控制器正確地控制DDR存儲(chǔ)器模塊，并且解決已知存儲(chǔ)器信號(hào)安全相位區(qū)間太小的問題，并可增強(qiáng)隨著存儲(chǔ)器存取時(shí)脈速度日益增加的系統(tǒng)穩(wěn)定度與存取效能。
[0048]綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書界定為準(zhǔn)。
【權(quán)利要求】
1.一種存儲(chǔ)器控制器的信號(hào)產(chǎn)生方法，用以操控一第一存儲(chǔ)器模塊，該方法包括下列步驟: 產(chǎn)生信號(hào)周期為一單位時(shí)間的一第一時(shí)脈信號(hào)； 產(chǎn)生信號(hào)周期為該單位時(shí)間的一指令信號(hào)，其中，該指令信號(hào)中包括多個(gè)指令群，每一該指令群具有連續(xù)的一第一個(gè)指令及一第二個(gè)指令； 產(chǎn)生信號(hào)周期為二倍于該單位時(shí)間的一定址信號(hào)組； 將該第一時(shí)脈信號(hào)的一第一信號(hào)沿設(shè)定于該指令信號(hào)的安全相位區(qū)間；以及 將該第一時(shí)脈信號(hào)的一第二信號(hào)沿設(shè)定于該指令信號(hào)與該定址信號(hào)組的安全相位區(qū)間。
2.如權(quán)利要求1所述的信號(hào)產(chǎn)生方法，其特征在于，還用以操控一第二存儲(chǔ)器模塊，包括下列步驟: 產(chǎn)生信號(hào)周期為該單位時(shí)間的一第二時(shí)脈信號(hào)； 將該第二時(shí)脈信號(hào)的一第一信號(hào)沿設(shè)定于該指令信號(hào)的安全相位區(qū)間；以及 將該第二時(shí)脈信號(hào)的一第二信號(hào)沿設(shè)定于該指令信號(hào)與該定址信號(hào)組的安全相位區(qū)間。
3.如權(quán)利要求2所述的信號(hào)產(chǎn)生方法，其特征在于，該第一存儲(chǔ)器模塊與該第二存儲(chǔ)器模塊皆為雙倍數(shù)據(jù)速率存儲(chǔ)器模塊。
4.如權(quán)利要求1所述的信號(hào)產(chǎn)生方法，其特征在于，該單位時(shí)間為該第一時(shí)脈的一周期。
5.如權(quán)利要求1所述的信號(hào)產(chǎn)生方法，其特征在于，該定址信號(hào)組包含一地址信號(hào)與一區(qū)塊控制信號(hào)。
6.如權(quán)利要求1所述的信號(hào)產(chǎn)生方法，其特征在于，該第一指令為一無運(yùn)作指令。
7.如權(quán)利要求1所述的信號(hào)產(chǎn)生方法，其特征在于，該第二指令為一無運(yùn)作指令、一區(qū)塊總線充電指令、一驅(qū)動(dòng)區(qū)塊總線指令、一寫入指令與一讀取指令其中之一。
8.如權(quán)利要求1所述的信號(hào)產(chǎn)生方法，其特征在于，該第一時(shí)脈信號(hào)的第一信號(hào)沿位于該定址信號(hào)組的安全相位區(qū)間之外。
9.如權(quán)利要求1所述的信號(hào)產(chǎn)生方法，其特征在于，該第一時(shí)脈信號(hào)的第一信號(hào)沿、第二信號(hào)沿皆為該第一時(shí)脈信號(hào)的上升沿。
10.如權(quán)利要求1所述的信號(hào)產(chǎn)生方法，其特征在于，該定址信號(hào)組為一地址信號(hào)與一區(qū)塊控制信號(hào)中二者擇一。
11.如權(quán)利要求10所述的信號(hào)產(chǎn)生方法，其特征在于，該定址信號(hào)組為該地址信號(hào)時(shí)，該區(qū)塊控制信號(hào)的信號(hào)周期為一單位時(shí)間，且將該第一時(shí)脈信號(hào)的該第一信號(hào)沿與該第二信號(hào)沿設(shè)定于該區(qū)塊控制信號(hào)的安全相位區(qū)間。
12.如權(quán)利要求10所述的信號(hào)產(chǎn)生方法，其特征在于，該定址信號(hào)組為該區(qū)塊控制信號(hào)時(shí)，該地址信號(hào)的信號(hào)周期為一單位時(shí)間，且將該第一時(shí)脈信號(hào)的該第一信號(hào)沿與該第二信號(hào)沿設(shè)定于該地址信號(hào)的安全相位區(qū)間。
13.一種存儲(chǔ)器控制器，可連接至一第一存儲(chǔ)器模塊，該存儲(chǔ)器控制器包括: 一時(shí)脈產(chǎn)生單元，產(chǎn)生信號(hào)周期為一單位時(shí)間的一第一時(shí)脈信號(hào)至該第一存儲(chǔ)器模塊； 一控制信號(hào)轉(zhuǎn)譯單元，產(chǎn)生信號(hào)周期為該單位時(shí)間的一指令信號(hào)至該第一存儲(chǔ)器模塊，其中，該指令信號(hào)包括多個(gè)指令群，每一該指令群具有連續(xù)的一第一指令與一第二指令；以及 一地址轉(zhuǎn)譯單元，產(chǎn)生信號(hào)周期為二倍該單位時(shí)間的一定址信號(hào)組至該第一存儲(chǔ)器模塊； 其中，該時(shí)脈產(chǎn)生單元將該第一時(shí)脈信號(hào)的一第一信號(hào)沿設(shè)定于該指令信號(hào)的安全相位區(qū)間；以及將該第一時(shí)脈信號(hào)的一第二信號(hào)沿設(shè)定于該指令信號(hào)與定址信號(hào)組的安全相位區(qū)間。
14.如權(quán)利要求13所述的存儲(chǔ)器控制器，其特征在于，還連接至一第二存儲(chǔ)器模塊，且該時(shí)脈產(chǎn)生單元產(chǎn)生信號(hào)周期為該單位時(shí)間的一第二時(shí)脈信號(hào)；其中，該時(shí)脈產(chǎn)生單元將該第二時(shí)脈信號(hào)的一第一信號(hào)沿設(shè)定于該指令信號(hào)的安全相位區(qū)間；以及將該第二時(shí)脈信號(hào)的一第二信號(hào)沿設(shè)定于該指令信號(hào)與該指示信號(hào)的安全相位區(qū)間。
15.如權(quán)利要求14所述的存儲(chǔ)器控制器，其特征在于，該第一存儲(chǔ)器模塊與該第二存儲(chǔ)器模塊皆為雙倍數(shù)據(jù)速率存儲(chǔ)器模塊。
16.如權(quán)利要求13所述的存儲(chǔ)器控制器，其特征在于，該單位時(shí)間為該第一時(shí)脈的一個(gè)周期。
17.如權(quán)利要求13所述的存儲(chǔ)器控制器，其特征在于，該定址信號(hào)組包含一地址信號(hào)與一區(qū)塊控制信號(hào)。
18.如權(quán)利要求13所述的存儲(chǔ)器控制器，其特征在于，該第一指令為一無運(yùn)作指令。
19.如權(quán)利要求13所述的存儲(chǔ)器控制器，其特征在于，該第二指令為一無運(yùn)作指令、一區(qū)塊總線充電指令、一驅(qū)動(dòng)區(qū)塊總線指令、一寫入指令與一讀取指令其中之一。
20.如權(quán)利要求13所述的存儲(chǔ)器控制器，其特征在于，該第一時(shí)脈信號(hào)的第一信號(hào)沿位于該定址信號(hào)組的安全相位區(qū)間之外。
【文檔編號(hào)】G06F13/16GK104281544SQ201310281167
【公開日】2015年1月14日 申請(qǐng)日期:2013年7月5日 優(yōu)先權(quán)日:2013年7月5日
【發(fā)明者】吳宗翰, 林政南, 陳忠敬, 張雍 申請(qǐng)人:晨星半導(dǎo)體股份有限公司