專利名稱：一種實(shí)時(shí)時(shí)鐘電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種可集成在芯片內(nèi)部的實(shí)時(shí)時(shí)鐘電路，特別是一種低功耗實(shí)時(shí)時(shí)鐘電路。
背景技術(shù)：
圖I顯示的是傳統(tǒng)的實(shí)時(shí)時(shí)鐘電路。它是由一個(gè)反相器和一個(gè)電阻來產(chǎn)生負(fù)阻，使之與晶體中的電阻抵消從而產(chǎn)生振蕩，振蕩信號通過后面的兩級反相器進(jìn)行整形后輸出。然而，圖I中由反相器和電阻產(chǎn)生的負(fù)阻值隨溫度和電源電壓的變化而變化，影響電路的穩(wěn)定工作。另外，由于后面的反相器只對晶體一端的信號進(jìn)行整形，晶體另一端的振蕩信號被浪費(fèi)掉，進(jìn)而增加了電路的功耗?！?br/>實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型提供一種低功耗實(shí)時(shí)時(shí)鐘電路，該電路利用一個(gè)恒定跨導(dǎo)偏置電路產(chǎn)生恒定跨導(dǎo)電流提供給負(fù)阻產(chǎn)生電路，使負(fù)阻的值保持恒定，電路可以穩(wěn)定工作。另外本實(shí)用新型利用一個(gè)運(yùn)算放大器對晶體兩端的振蕩信號進(jìn)行放大，沒有能量被浪費(fèi)掉，也就降低了電路功耗。本實(shí)用新型的目的是通過下述技術(shù)方案來實(shí)現(xiàn)的。一種可集成到芯片內(nèi)部的實(shí)時(shí)時(shí)鐘電路，包括四部分電路，所述四部分電路中，恒定跨導(dǎo)偏置電流產(chǎn)生電路的輸出端連接到負(fù)阻產(chǎn)生電路，負(fù)阻產(chǎn)生電路的輸出端連接到運(yùn)算放大器的輸入端，運(yùn)算放大器的輸出端連接到緩沖器的輸入端。作為對現(xiàn)有技術(shù)的改進(jìn)，本實(shí)時(shí)時(shí)鐘電路中，所述恒定跨導(dǎo)偏置電流產(chǎn)生電路包括第一 MOS晶體管、第二 MOS晶體管、第三MOS晶體管、第四MOS晶體管、第五MOS晶體管、第六MOS晶體管和第一電阻；第一 MOS晶體管源端連接到電源，柵端連接到第二 MOS晶體管的柵端，漏端連接到第三MOS晶體管的柵端及漏端；第二 MOS晶體管源端連接到電源，柵端與自身的漏端相連，并且連接到第四MOS晶體管的漏端；第三MOS晶體管源端接地，柵端與自身的漏端相連，并且連接到第一MOS晶體管的漏端；第四MOS晶體管源端連接到第一電阻的一端，柵端連接第三MOS晶體管的柵端，漏端連接到第二 MOS晶體管的漏端；第五MOS晶體管源端連接到電源，柵端與自身的漏端相連，并且連接到第六MOS晶體管的漏端；第六MOS晶體管源端接地，柵端連接第四MOS晶體管的柵端，漏端連接到第五MOS晶體管的漏端；第一電阻一端接地，另一端連接到第四MOS晶體管的源端。作為對現(xiàn)有技術(shù)的改進(jìn)，本實(shí)時(shí)時(shí)鐘電路中，所述負(fù)阻產(chǎn)生電路包括第七M(jìn)OS晶體管、第八MOS晶體管和第二電阻；第七M(jìn)OS晶體管源端接電源，柵端連接到第五MOS晶體管的柵端，漏端連接到第八MOS晶體管的漏端，同時(shí)其漏端也連接到端口 XOUT ;第八MOS晶體管源端接地，柵端連接到端口 XIN，漏端連接到第七M(jìn)OS晶體管的漏端；第二電阻一端連接到端口 XIN，并連接到運(yùn)算放大器的負(fù)輸入端；另一端連接到端口 XOUT，并連接到運(yùn)算放大器的正輸入端。進(jìn)一步的，所述端口 XIN和端口 XOUT連接外部晶體管的兩端。作為對現(xiàn)有技術(shù)的改進(jìn)，本實(shí)時(shí)時(shí)鐘電路中，所述運(yùn)算放大器是一個(gè)差分放大器。作為對現(xiàn)有技術(shù)的改進(jìn)，本實(shí)時(shí)時(shí)鐘電路中，所述緩沖器包括兩級反相器，第一反相器的輸入連接運(yùn)算放大器的輸出，第二反相器的輸入連接第一反相器的輸出。本實(shí)用新型具有如下優(yōu)點(diǎn)本實(shí)用新型實(shí)時(shí)時(shí)鐘電路功耗小、精度高，可以方便的集成在芯片內(nèi)部。本實(shí)用新型實(shí)時(shí)時(shí)鐘電路在上電后可以很快的提供穩(wěn)定的頻率輸出。

圖I是傳統(tǒng)實(shí)時(shí)時(shí)鐘電路結(jié)構(gòu)圖；圖2是本實(shí)用新型實(shí)時(shí)時(shí)鐘電路結(jié)構(gòu)圖。
具體實(shí)施方式
如圖2所示，該實(shí)時(shí)時(shí)鐘電路，包括四個(gè)部分，恒定跨導(dǎo)偏置電流產(chǎn)生電路100、負(fù)阻產(chǎn)生電路200、運(yùn)算放大器300和緩沖器400，其中，恒定跨導(dǎo)偏置電流產(chǎn)生電路100的輸出端連接到負(fù)阻產(chǎn)生電路200，負(fù)阻產(chǎn)生電路200的輸出端連接到運(yùn)算放大器300的輸入端，運(yùn)算放大器300的輸出端連接到緩沖器400的輸入端；圖2中，恒定跨導(dǎo)偏置電流產(chǎn)生電路100包括第一 MOS晶體管Ml、第MOS晶體管M2、第三MOS晶體管M3、第四MOS晶體管M4、第五MOS晶體管M5、第六MOS晶體管M6和第一電阻Rl ;第一 MOS晶體管Ml源端連接到電源VDD，柵端連接到第二 MOS晶體管M2的柵端，漏端連接到第三MOS晶體管M3的柵端及漏端；第二 MOS晶體管M2源端連接到電源VDD，柵端與自身的漏端相連，并且連接到第四MOS晶體管M4的漏端；第三MOS晶體管M3源端接地，柵端與自身的漏端相連，并且連接到第一 MOS晶體管Ml的漏端；第四MOS晶體管M4源端連接到第一電阻Rl的一端，柵端連接第三MOS晶體管M3的柵端，漏端連接到第二 MOS晶體管M2的漏端；第五MOS晶體管M5源端連接到電源VDD，柵端與自身的漏端相連，并且連接到第六MOS晶體管M6的漏端；第六MOS晶體管M6源端接地，柵端連接第四MOS晶體管M4的柵端，漏端連接到第五MOS晶體管M5的漏端；第一電阻Rl —端接地，另一端連接到第四MOS晶體管M4的源端；所述負(fù)阻產(chǎn)生電路200包括第七M(jìn)OS晶體管M7、第八MOS晶體管M8和第二電阻R2 ;第七M(jìn)OS晶體管M7源端接電源VDD，柵端連接到第五MOS晶體管M5的柵端，漏端連接到第八MOS晶體管M8的漏端，同時(shí)其漏端也連接到端口 XOUT ;第八MOS晶體管M8源端接地，柵端連接到端口 XIN，漏端連接到第七M(jìn)OS晶體管M7的漏端；第二電阻R2 —端連接到端口 XIN，并連接到運(yùn)算放大器的負(fù)輸入端；另一端連接到端口 X0UT，并連接到運(yùn)算放大器的正輸入端。本實(shí)時(shí)時(shí)鐘電路的運(yùn)算放大器300是一個(gè)差分放大器。所述緩沖器400包括兩級反相器，第一反相器的輸入端連接運(yùn)算放大器300的輸出端，第二反相器的輸入端連接第一反相器的輸出端。[0024]以上所述僅為本實(shí)用新型較佳實(shí)施例，然其并非用以限定本實(shí)用新型的范圍，任 何書須本項(xiàng)技術(shù)的人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因?yàn)楸緦?shí)用新型的保護(hù)范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求1.一種實(shí)時(shí)時(shí)鐘電路，其特征在于，包括四部分電路，所述四部分電路中，恒定跨導(dǎo)偏置電流產(chǎn)生電路(IOO )的輸出端連接到負(fù)阻產(chǎn)生電路(200 )的輸入端，負(fù)阻產(chǎn)生電路(200 )的輸出端連接到運(yùn)算放大器(300)的輸入端，運(yùn)算放大器(300)的輸出端連接到緩沖器(400)的輸入端。
2.根據(jù)權(quán)利要求I所述的一種實(shí)時(shí)時(shí)鐘電路，其特征在于，所述恒定跨導(dǎo)偏置電流產(chǎn)生電路(100)包括 第一 MOS晶體管(Ml )，其源端連接到電源(VDD)，柵端連接到第MOS晶體管(M2)的柵端，漏端連接第三MOS晶體管(M3)的柵端及漏端； 第MOS晶體管(M2)，其源端連接到電源(VDD)，柵端與自身的漏端相連，并且連接到第四MOS晶體管(M4)的漏端； 第三MOS晶體管(M3)，其源端接地，柵端與自身的漏端相連，并且連接到第一 MOS晶體管(Ml)的漏端； 第四MOS晶體管(M4)，其源端連接到第一電阻(Rl)的一端，柵端連接第三MOS晶體管(M3)的柵端，漏端連接到第MOS晶體管(M2)的漏端； 第五MOS晶體管(M5)，其源端連接到電源(VDD)，柵端與自身的漏端相連，并且連接到第六MOS晶體管(M6)的漏端； 第六MOS晶體管(M6)，其源端接地，柵端連接第四MOS晶體管(M4)的柵端，漏端連接到第五MOS晶體管(M5)的漏端； 第一電阻(Rl)，其一端接地，另一端連接到第四MOS晶體管(M4)的源端。
3.根據(jù)權(quán)利要求I所述的一種實(shí)時(shí)時(shí)鐘電路，其特征在于，所述負(fù)阻產(chǎn)生電路(200)包括 第七M(jìn)OS晶體管(M7)，其源端接電源(VDD)，柵端連接到第MOS晶體管(M5)的柵端，漏端連接到第八MOS晶體管(M8)的漏端，同時(shí)其漏端也連接到端口 XOUT ； 第八MOS晶體管(M8)，其源端接地，柵端連接到端口 XIN，漏端連接到第七M(jìn)OS晶體管(M7)的漏端； 第二電阻(R2)，其一端連接到端口 XIN，并連接到運(yùn)算放大器的負(fù)輸入端；另一端連接到端口 X0UT，并連接到運(yùn)算放大器的正輸入端。
4.根據(jù)權(quán)利要求3所述的一種實(shí)時(shí)時(shí)鐘電路，其特征在于，所述端口XIN和端口 XOUT連接外部晶體管的兩端。
5.根據(jù)權(quán)利要求I所述的一種實(shí)時(shí)時(shí)鐘電路，其特征在于，所述運(yùn)算放大器(300)是一個(gè)差分放大器。
6.根據(jù)權(quán)利要求I所述的一種實(shí)時(shí)時(shí)鐘電路，其特征在于，所述緩沖器(400)包括兩級反相器，第一反相器的輸入連接運(yùn)算放大器的輸出端，第二反相器的輸入端連接第一反相器的輸出端。
專利摘要本實(shí)用新型公開了一種實(shí)時(shí)時(shí)鐘電路，包括恒定跨導(dǎo)偏置電流產(chǎn)生電路、負(fù)阻產(chǎn)生電路、運(yùn)算放大器及緩沖器。恒定跨導(dǎo)偏置電流產(chǎn)生電路產(chǎn)生一個(gè)與電源電壓無關(guān)的電流并提供給負(fù)阻產(chǎn)生電路，負(fù)阻產(chǎn)生電路產(chǎn)生一個(gè)負(fù)阻抵消晶體中的電阻損耗從而使晶體自激振蕩，運(yùn)算放大器放大負(fù)阻產(chǎn)生電路中的振蕩信號，緩沖器將運(yùn)算放大器輸出的振蕩信號整形為方波。本實(shí)用新型所述的實(shí)時(shí)時(shí)鐘電路，輸出信號的頻率精度高、功耗小，可以集成在芯片內(nèi)部。
文檔編號G06F1/14GK202748694SQ20122028466
公開日2013年2月20日 申請日期2012年6月15日 優(yōu)先權(quán)日2012年6月15日
發(fā)明者羅陽, 李宗雨, 周文益, 趙國良, 孫黎斌, 呂海鳳 申請人:西安華迅微電子有限公司