衛(wèi)星通信信關(guān)站解調(diào)器中fpga與cpci信息交互的方法
【專利摘要】本發(fā)明公開了一種衛(wèi)星通信信關(guān)站解調(diào)器中FPGA與CPCI信息交互的方法，該方法是：設置CPCI作為CPCI總線的從設備并工作在C模式下；CPCI申請局部總線的主控權(quán)；置ADS信號為低電平，使地址總線信號、字節(jié)使能信號和讀寫選擇信號有效；一個LCLK周期之后，CPCI停止驅(qū)動ADS信號；地址總線信號保持有效，直至數(shù)據(jù)總線信號有效，并保持一個LCLK周期，將衛(wèi)星基帶信號的數(shù)據(jù)傳輸?shù)紽PGA；BLAST信號跳變?yōu)楦唠娖剑瓿梢淮螖?shù)據(jù)傳輸；CPCI拉低LHOLD，放棄對localbus的主控權(quán)。本發(fā)明方法可保證FPGA與CPCI之間信息的可靠傳輸。
【專利說明】衛(wèi)星通信信關(guān)站解調(diào)器中FPGA與CPCI信息交互的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及衛(wèi)星通信領(lǐng)域，特別涉及一種衛(wèi)星移動通信信關(guān)站解調(diào)器中FPGA與CPCI橋接芯片信息交互的方法。
【背景技術(shù)】
[0002]在通信手段越來越豐富的今天，衛(wèi)星移動通信作為一種有效的、可靠的通信方式在不斷的發(fā)展、創(chuàng)新。衛(wèi)星移動通信就是地球上(包括地面和低層大氣中)的無線電通信站之間利用衛(wèi)星作為中繼而進行的通信。衛(wèi)星移動通信信關(guān)站解調(diào)器是衛(wèi)星移動通信系統(tǒng)的重要組成部分，對衛(wèi)星發(fā)射的中頻信號進行解調(diào)、處理，然后輸出。
[0003]衛(wèi)星移動通信信關(guān)站解調(diào)器主要包括數(shù)字下變頻器、FPGA、數(shù)字信號處理器、總線接口。數(shù)字下變頻器對轉(zhuǎn)換后的中頻數(shù)字信號進行濾波、信號調(diào)整和下變頻處理，然后傳輸至FPGA，F(xiàn)PGA對經(jīng)過下變頻處理的數(shù)字信號進行格式轉(zhuǎn)換、半帶濾波、解調(diào)、解碼，然后傳輸至數(shù)字信號處理器，數(shù)字信號處理器對該數(shù)字信號進行配置計算處理、數(shù)字解調(diào)處理，處理后的信號再返回至FPGA，經(jīng)FPGA濾波后通過總線接口輸出。
[0004]CPCI總線是一種兼容性強、功能較全的計算機總線，它可同時支持多組外圍設備，而且不受制于處理器，為CPU即高速外圍設備提供高性能、高吞吐量的數(shù)據(jù)通路。
[0005]基于CPCI總線的上述優(yōu)勢，將CPCI總線應用于衛(wèi)星移動通信信關(guān)站解調(diào)器，衛(wèi)星移動通信信關(guān)站解調(diào)器將基帶1、Q兩路復用信號通過CPCI總線傳輸至FPGA，實現(xiàn)CPCI總線實時與FPGA的數(shù)據(jù)通信，以此來提高衛(wèi)星移動通信信關(guān)站解調(diào)器的性能。但是，如何實現(xiàn)CPCI總線與FPGA之間的連接和通信是首要解決的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種衛(wèi)星移動通信信關(guān)站解調(diào)器中FPGA與CPCI橋接芯片信息交互的方法，所述衛(wèi)星移動通信信關(guān)站解調(diào)器為基于“北斗”的衛(wèi)星移動通信信關(guān)站解調(diào)器。
[0007]為了實現(xiàn)上述發(fā)明目的，本發(fā)明提供了以下技術(shù)方案:
一種衛(wèi)星通信信關(guān)站解調(diào)器中FPGA與CPCI信息交互的方法，所述衛(wèi)星通信信關(guān)站解調(diào)器為基于“北斗”的衛(wèi)星移動通信信關(guān)站解調(diào)器，所述方法是:
(1)通過配置EEPROM設置CPCI作為CPCI總線的從設備工作在C模式下；
(2)CPCI申請local bus的主控權(quán)；
(3)置ADS信號為低電平，使地址總線信號、字節(jié)使能信號和讀寫選擇信號LW/R有效；
(4)一個LCLK周期之后，CPCI停止驅(qū)動ADS信號，地址總線上的地址總線信號保持有效，直至數(shù)據(jù)線上的數(shù)據(jù)總線信號有效，并保持一個LCLK周期，將衛(wèi)星基帶信號的數(shù)據(jù)傳輸?shù)紽PGA ；
(5)BLAST信號跳變?yōu)楦唠娖?，完成一次?shù)據(jù)傳輸；
(6)CPCI拉低LH0LD，以放棄對local bus的主控權(quán)。[0008]進一步的，衛(wèi)星移動通信信關(guān)站解調(diào)器FGGA與CPCI之間進行信息交互時，需要保持傳輸數(shù)據(jù)同步，其方法是:
CPCI由HCS、HDS1和HDS2共同作用產(chǎn)生的內(nèi)部信號HSTR0BE的上升沿和下降沿，直接送入FPGA的數(shù)據(jù)信號和控制信號；HDS1固定接至高電平，HDS2用來控制HSTR0BE以產(chǎn)生上升沿和下降沿；當HRDY有效時，HDS2信號同ADS信號保持一致，并在ADS的下降沿采樣控制信號，在上升沿采樣數(shù)據(jù)信號；HCS在一次數(shù)據(jù)傳輸?shù)倪^程中始終保持有效；在數(shù)據(jù)傳輸結(jié)束之后，將HCS拉高，控制HRDY信號恢復到初始狀態(tài)；在一次數(shù)據(jù)傳輸開始之前和結(jié)束之后，HDS2都要保持為高電平，保持數(shù)據(jù)同步。
[0009]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果:
1、本發(fā)明實現(xiàn)衛(wèi)星移動通信信關(guān)站解調(diào)器FPGA與CPCI橋接芯片信息交互方法，實現(xiàn)了 FPGA與PCI橋接芯片之間信息的有效傳輸，為CPCI總線應用于衛(wèi)星移動通信信關(guān)站解調(diào)器中提供了保障。
[0010]2、本發(fā)明信息交互方法，設置CPCI橋接芯片作為local bus主控權(quán)的唯一申請者，只要提出總線申請，local bus仲裁就會立即響應該申請，實現(xiàn)FPGA與CPCI橋接芯片之間衛(wèi)星基帶信號的實時、有效傳輸和控制。FPGA與CPCI橋接芯片之間的數(shù)據(jù)傳輸以DMA(直接內(nèi)存存取)方式完成高速數(shù)據(jù)傳輸，傳輸速率可達到33Mb/s，應用于衛(wèi)星移動通信系統(tǒng)信關(guān)站的語音、短信及圖像傳輸，可實現(xiàn)快速傳輸。
[0011]【專利附圖】

【附圖說明】:
圖1為本發(fā)明實施例中FPGA芯片XC5VLX330T與CPCI接口芯片PLX9054的連接框圖?！揪唧w實施方式】
[0012]下面結(jié)合試驗例及【具體實施方式】對本發(fā)明作進一步的詳細描述。但不應將此理解為本發(fā)明上述主題的范圍僅限于以下的實施例，凡基于本
【發(fā)明內(nèi)容】
所實現(xiàn)的技術(shù)均屬于本發(fā)明的范圍。
[0013]參考圖1，本實施例中，基于“北斗”的衛(wèi)星移動通信信關(guān)站解調(diào)器中，F(xiàn)PGA芯片為XC5VLX330T, CPCI接口芯片為PLX9054，PLX9054與XC5VLX330T之間通過控制信號和數(shù)據(jù)總線連接，PLX9054主要完成主機信號與FPGA芯片XC5VLX330T的數(shù)據(jù)信號實時傳輸。
[0014]衛(wèi)星移動通信信關(guān)站解調(diào)器中的PLX9054是CPCI總線接口的專用主從器件，PLX9054具有通信、網(wǎng)絡、磁盤控制、多媒體等高性能接口功能。PCI總線與舉報總線之間通過6個可編程FIFO連接，PLX9054可以以多種方式實現(xiàn)從CPCI總線端到local bus (局部總線)端的數(shù)據(jù)轉(zhuǎn)移，直接傳輸?shù)紽PGA芯片XC5VLX330T。
[0015]本發(fā)明中PLX9054與XC5VLX330T之間可通過串行EEPROM或CPCI主控設備對PLX9054內(nèi)部的配置寄存器進行設置，實現(xiàn)PLX9054與XC5VLX330T之間的通信。
[0016]本實施例中，通過串行EEPROM對PLX9054內(nèi)部的配置寄存器進行設置，實現(xiàn)PLX9054與XC5VLX330T之間的信息交互，其方法是:
(1)PLX9054連接有外置EEPROM芯片，通過配置EEPROM設置PLX9054作為CPCI總線的從設備，并工作在C模式(數(shù)據(jù)、地址總線非復用模式)；
(2)PLX9054 申請 local bus 的主控權(quán)；
(3)置ADS信號為低電平，使地址總線信號LA[31:2]、字節(jié)使能信號LBE[3:0]和讀寫選擇信號LW/R有效；
(4)一個LCLK周期之后，PLX9054停止驅(qū)動ADS信號，地址總線上的地址總線信號LA[31:2]保持有效，直至數(shù)據(jù)線上的數(shù)據(jù)總線信號LD[15:0]有效并保持一個LCLK周期，將衛(wèi)星基帶信號的數(shù)據(jù)傳輸?shù)紽PGA XC5VLX330T里；
(5)BLAST信號跳變?yōu)楦唠娖剑瓿梢淮螖?shù)據(jù)傳輸；
(6)PLX9054拉低LHOLD，以放棄對local bus的主控權(quán)。
[0017]local bus端的讀、寫時序基本相同，是單字讀寫操作時序。以寫周期為例，詳細闡述通過串行EEPROM對PLX9054內(nèi)部的配置寄存器進行設置，實現(xiàn)PLX9054與XC5VLX330T之間的信息交互的方法:
首先，PLX9054通過配置LHOLD信號有效來申請local bus的主控權(quán)，在收到local bus仲裁的響應信號LHOLDA之后，PLX9054將成為local bus的主控設備；隨后置ADS信號為低電平，使得地址總線信號LA[31:2]、字節(jié)使能信號LBE [3:0]和讀寫選擇信號LW/R進入有效狀態(tài)。
[0018]一個LCLK周期之后，PLX9054停止驅(qū)動，地址總線上的地址總線信號LA[31:2]將保持有效，直至數(shù)據(jù)總線上的數(shù)據(jù)總線信號LD [15:0]有效并保持一個LCLK周期，將衛(wèi)星基帶信號的數(shù)據(jù)傳輸?shù)紽PGA XC5VLX330T。
[0019]數(shù)據(jù)總線的數(shù)據(jù)總線信號LD[15:0]上由READY驅(qū)動，READY表示local bus設備已經(jīng)準備好，可以發(fā)送或者接收衛(wèi)星基帶數(shù)據(jù)信號。
[0020]BLAST信號跳變?yōu)楦唠娖?，完成一次?shù)據(jù)傳輸。一個LCLK周期之后，PLX9054拉低LHOLD,以放棄對local bus的主控權(quán)；此后，local bus仲裁響應PLX9054的LHOLD信號，并拉低LHOLDA以收回local bus主控權(quán)，這時的local bus置于閑置狀態(tài)。BLAST信號由PLX9054提供，BLAST信號為低電平表示數(shù)據(jù)正在傳輸，BLAST的上升沿可用于標志一次數(shù)據(jù)傳輸?shù)耐瓿伞?br> [0021 ] 該實現(xiàn)PLX9054與XC5VLX330T之間的信息交互的方法，PLX9054作為localbus主控權(quán)的唯一申請者,只要提出總線申請，local bus仲裁就會立即響應該申請,實現(xiàn)PLX9054與XC5VLX330T之間衛(wèi)星基帶信號的實時、有效傳輸和控制。PLX9054與XC5VLX330T的數(shù)據(jù)傳輸以DMA (直接內(nèi)存存取)方式完成高速數(shù)據(jù)傳輸,傳輸速率可達到33Mb/s，應用于衛(wèi)星移動通信系統(tǒng)信關(guān)站的語音、短信及圖像傳輸，實現(xiàn)快速傳輸。
[0022]衛(wèi)星移動通信信關(guān)站解調(diào)器中PLX9054與FGGA芯片XC5VLX330T之間進行信息交互時需要保持數(shù)據(jù)同步，其方法是:PLX9054由HCS、HDS1和HDS2共同作用產(chǎn)生的內(nèi)部信號HSTR0BE的上升沿和下降沿，直接送入XC5VLX330T的數(shù)據(jù)信號和控制信號；HCS信號作為字節(jié)傳輸標志信號，在一次數(shù)據(jù)傳輸?shù)倪^程中始終保持有效；在數(shù)據(jù)傳輸結(jié)束之后，將HCS拉高，控制HRDY信號恢復到初始狀態(tài)，從而為下一次的讀寫操作做好準備。
[0023]可通過HDSl或者HDS2中的一個固定接高電平，變化另外一個來控制HSTR0BE產(chǎn)生上升沿和下降沿。本實施例中，用HDSl固定接至高電平，HDS2用來控制HSTR0BE以產(chǎn)生上升沿和下降沿；當HRDY有效時，HDS2信號同ADS信號保持一致，并在ADS的下降沿采樣控制信號，在上升沿采樣數(shù)據(jù)信號。另外，在一次傳輸開始之前和結(jié)束之后，HDS2都要保持為高電平，保持數(shù)據(jù)同步。
[0024]HSTR0BE變化速率決定了數(shù)據(jù)傳輸?shù)乃俾?，通過控制HSTR0BE變化速率可實現(xiàn)PLX9054與XC5VLX330T之間數(shù)據(jù)的高速傳輸。
本發(fā)明方法可保證PLX9054和XC5VLX330T之間信息傳輸?shù)目煽啃院蛯崟r性，為CPCI總線應用于衛(wèi)星移動通信信關(guān)站解調(diào)器中提供了保障，具有很高的實用價值。
【權(quán)利要求】
1.一種衛(wèi)星通信信關(guān)站解調(diào)器中FPGA與CPCI信息交互的方法，所述衛(wèi)星通信信關(guān)站解調(diào)器為基于“北斗”的衛(wèi)星移動通信信關(guān)站解調(diào)器，其特征在于，所述方法包括步驟: (1)通過配置EEPROM設置CPCI作為CPCI總線的從設備工作在C模式下； (2)CPCI申請local bus的主控權(quán)； (3)置ADS信號為低電平，使地址總線信號、字節(jié)使能信號和讀寫選擇信號LW/R有效； (4)一個LCLK周期之后，CPCI停止驅(qū)動ADS信號；地址總線上的地址總線信號保持有效，直至數(shù)據(jù)線上的數(shù)據(jù)總線信號有效，并保持一個LCLK周期，將衛(wèi)星基帶信號的數(shù)據(jù)傳輸?shù)紽PGA ； (5)BLAST信號跳變?yōu)楦唠娖剑瓿梢淮螖?shù)據(jù)傳輸； (6)CPCI拉低LH0LD，以放棄對local bus的主控權(quán)。
2.根據(jù)權(quán)利要求1所述的衛(wèi)星通信信關(guān)站解調(diào)器中FPGA與CPCI信息交互的方法，其特征在于，在FGGA與CPCI之間進行信息交互時保持傳輸數(shù)據(jù)同步，其方法是: CPCI由HCS、HDS1和HDS2共同作用產(chǎn)生的內(nèi)部信號HSTR0BE的上升沿和下降沿，直接送入FPGA的數(shù)據(jù)信號和控制信號；HDS1固定接至高電平，HDS2用來控制HSTR0BE以產(chǎn)生上升沿和下降沿；當HRDY有效時，HDS2信號同ADS信號保持一致，并在ADS的下降沿采樣控制信號，在上升沿采樣數(shù)據(jù)信號；HCS在一次數(shù)據(jù)傳輸?shù)倪^程中始終保持有效；在數(shù)據(jù)傳輸結(jié)束之后，將HCS拉高，控制HRDY信號恢復到初始狀態(tài)；在一次數(shù)據(jù)傳輸開始之前和結(jié)束之后，HDS2都要保持為高電平，保持數(shù)據(jù)同步。
【文檔編號】G06F13/38GK103530248SQ201210233282
【公開日】2014年1月22日 申請日期:2012年7月6日 優(yōu)先權(quán)日:2012年7月6日
【發(fā)明者】吳偉林, 稅成俠, 孫建中, 宋慧, 譚慧超 申請人:成都林海電子有限責任公司