專利名稱：一種基于自定義處理器的任意波形產(chǎn)生系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及任意波形發(fā)生器技術(shù)領(lǐng)域，特別是涉及一種基于自定義處理器的任意波形產(chǎn)生系統(tǒng)。
背景技術(shù)：
任意波形發(fā)生器作為常見的測試測量儀器之一，已經(jīng)歷了多年的技術(shù)發(fā)展。市場上廣泛使用推廣的同類產(chǎn)品主要分為臺式儀器及總線類虛擬儀器。臺式儀器獨立性較強， 但其體積較大，使用環(huán)境范圍較小，在實現(xiàn)遠程操作及系統(tǒng)集成方面有一定的局限性。而總線類虛擬儀器在系統(tǒng)集成及遠程操作方面具有獨到的優(yōu)越性。
目前，基于總線的任意波形發(fā)生器具有產(chǎn)生標準波形、任意波形、任意序列等功能。然而，目前的任意波形發(fā)生器是由計算機根據(jù)需求產(chǎn)生任意波形的所有數(shù)據(jù)，然后通過總線下載到波形產(chǎn)生模塊中，波形產(chǎn)生模塊根據(jù)波形數(shù)據(jù)逐點輸出模擬波形。但是，這種計算機統(tǒng)一產(chǎn)生所有波形數(shù)據(jù)的方式速度比較慢，總線中需要傳輸大量的數(shù)據(jù)，不能實現(xiàn)任意波形的實時調(diào)度。
此外，目前市場上的任意波形發(fā)生器的任意波形和任意序列功能比較簡單，如任意序列由多個任意波形簡單連接而成，這樣在某些測試中不能夠提供較為復(fù)雜的任意波形或任意序列功能。發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種基于自定義處理器的任意波形產(chǎn)生系統(tǒng)，能夠減小波形產(chǎn)生過程中控制部分與硬件部分的數(shù)據(jù)傳輸時間，提高產(chǎn)生任意波形的實時性；
進一步地，本發(fā)明可以提供較為復(fù)雜的任意波形和任意序列功能，以提升任意波形發(fā)生器類產(chǎn)品的功能和性能。
該方案是這樣實現(xiàn)的
一種基于自定義處理器的任意波形產(chǎn)生系統(tǒng)，包括任意波形發(fā)生器的控制部分和硬件部分；其中，所述控制部分包括波形生成模塊、波形下載模塊、控制程序生成模塊、編譯模塊和第一接口單元；所述硬件部分包括第二接口單元、自定義波形處理器、存儲控制邏輯模塊、波形存儲器和信號調(diào)理模塊；波形下載模塊和編譯模塊均連接第一接口單元，自定義波形處理器和存儲控制邏輯模塊均連接第二接口單元，所述控制部分和所述硬件部分通過各自的接口單元進行數(shù)據(jù)交互；
所述波形生成模塊，用于產(chǎn)生各種類型、長度和周期的波形段數(shù)據(jù)，并分別命名， 然后發(fā)送給所述波形下載模塊；
所述波形下載模塊，用于將所接收的波形段數(shù)據(jù)通過所述第一接口單元下載到所述硬件部分；
所述存儲控制邏輯模塊，實現(xiàn)對波形存儲器的讀寫控制將從第二接口單元接收的來自控制部分的波形段數(shù)據(jù)存儲到波形存儲器中；根據(jù)來自自定義波形處理器的調(diào)用指令所指定的波形段，從波形存儲器中讀取指定波形段數(shù)據(jù)發(fā)送給自定義波形處理器；
所述控制程序生成模塊，用于接收外部輸入的指令集合，該指令集合指示出了形成所需任意波形需要調(diào)用的波形段名稱、調(diào)用順序、調(diào)用次數(shù)，將該指令集合發(fā)送給編譯模塊；
所述編譯模塊，用于將所述指令集合編譯為任意波形發(fā)生器可以識別的指令碼， 通過所述第一接口單元下載到所述硬件部分；
所述自定義波形處理器，接收并解析來自控制部分的指令集合，按照指令集合指示的波形段名稱產(chǎn)生相應(yīng)波形段的調(diào)用指令，發(fā)送給存儲控制邏輯模塊，并接收存儲控制邏輯模塊讀取的波形段數(shù)據(jù)；按照指令集合指示的波形段的調(diào)用順序和調(diào)用次數(shù)，組合獲得的所述波形段數(shù)據(jù)，并輸出給信號調(diào)理模塊；
所述信號調(diào)理模塊，對自定義波形處理器輸出的波形進行數(shù)模轉(zhuǎn)換和調(diào)理后輸出ο
其中，所述自定義波形處理器包括指令緩存模塊、指令翻譯模塊；
指令緩存模塊，用于緩存來自第二接口單元的指令集合；
指令翻譯模塊，用于從所述指令集合中逐一讀取并執(zhí)行每一條指令，所述指令包括波形產(chǎn)生指令、循環(huán)控制指令、條件分支指令、等待指令；
當(dāng)指令為波形產(chǎn)生指令時，指令翻譯模塊從波形產(chǎn)生指令中提取波形段名稱，產(chǎn)生相應(yīng)波形段的調(diào)用指令，并發(fā)送給存儲控制邏輯模塊；將存儲控制邏輯模塊讀取的波形段數(shù)據(jù)發(fā)送給信號調(diào)理模塊；
當(dāng)指令為循環(huán)控制指令時，指令翻譯模塊按照循環(huán)控制指令指定的順序和次數(shù)循環(huán)執(zhí)行指定的指令；
當(dāng)指令為條件分支指令時，指令翻譯模塊首先判斷分支條件是否成立，在條件成立的情況下，執(zhí)行指定的指令；
當(dāng)指令為等待指令時，指令翻譯模塊不斷判斷等待指令指定的等待結(jié)束條件是否滿足，在滿足的情況下，執(zhí)行下一條指令。
其中，所述信號調(diào)理模塊包括FIFO、波形控制器、D/A轉(zhuǎn)換器和調(diào)理器；
FIFO，用于緩存自定義波形處理器發(fā)來的波形段數(shù)據(jù)；
波形控制器，用于檢測到所述FIFO為非空時，將波形段數(shù)據(jù)發(fā)送給D/A轉(zhuǎn)換器；
D/A轉(zhuǎn)換器，用于對波形段數(shù)據(jù)執(zhí)行數(shù)模轉(zhuǎn)換，輸出模擬波形給調(diào)理器；
調(diào)理器，用于對D/A轉(zhuǎn)換器輸出的波形進行放大、衰減和偏置操作后輸出。
有益效果
本發(fā)明將預(yù)先設(shè)計的波形段下載到任意波形發(fā)生器的硬件部分的波形存儲器中， 在需要產(chǎn)生波形時，控制程序由計算機通過接口單元下載到自定義波形處理器中，由自定義波形處理器根據(jù)控制程序按序調(diào)用預(yù)存的波形段數(shù)據(jù)，并編排成所需任意波形發(fā)送出去，并且編排完成一段即發(fā)送一段。由于波形數(shù)據(jù)都是預(yù)先存儲在任意波形發(fā)生器硬件部分的，因此在波形產(chǎn)生過程中，不需要進行大量數(shù)據(jù)傳輸，只需要傳輸很小數(shù)量的控制程序即可，大大減小了數(shù)據(jù)傳輸時間，提高產(chǎn)生任意波形的實時性。
本發(fā)明提供了幾條指令，能夠?qū)崿F(xiàn)復(fù)雜較為復(fù)雜的任意波形和任意序列功能，而且編程簡單。


圖1為基于自定義處理器的任意波形產(chǎn)生系統(tǒng)的組成結(jié)構(gòu)示意圖。
具體實施方式
下面結(jié)合附圖并舉實施例，對本發(fā)明進行詳細描述。
本發(fā)明提供了一種基于自定義處理器的任意波形產(chǎn)生系統(tǒng)，如圖1所示，該系統(tǒng)包括任意波形發(fā)生器的控制部分和硬件部分。其中，控制部分包括波形生成模塊、波形下載模塊、控制程序生成模塊、編譯模塊和第一接口單元。硬件部分包括第二接口單元、自定義波形處理器、存儲控制邏輯模塊、波形存儲器和信號調(diào)理模塊。波形下載模塊和編譯模塊均連接第一接口單元，自定義波形處理器和存儲控制邏輯模塊均連接第二接口單元。第一接口單元和第二接口單元采用相同類型的接口，例如可以采用USB、PCI (周邊元件擴展接口 )、PXI (面向儀器系統(tǒng)的 PCI 擴展)、PCIe (PCI-Express)和 PXIe (PXI-Express)接口中的任意一種，控制部分和所述硬件部分通過各自的接口單元進行數(shù)據(jù)交互。波形存儲器可以采用RAM(隨機存取存儲器)、SDRAM (同步動態(tài)隨機存儲器)和DDR2 (雙數(shù)據(jù)速率2， Double Data Rate 2)存儲器中的任意一種。
波形生成模塊，用于根據(jù)用戶輸入產(chǎn)生各種類型、長度和周期的波形段數(shù)據(jù)，并分別命名，然后發(fā)送給所述波形下載模塊。
波形下載模塊，用于將所接收的波形段數(shù)據(jù)通過第一接口單元下載到所述硬件部分。
控制程序生成模塊，用于接收外部輸入的指令集合，該指令集合指示出了形成所需任意波形需要調(diào)用的波形段名稱、調(diào)用順序、調(diào)用次數(shù)，將該指令集合發(fā)送給編譯模塊。
編譯模塊，用于將字符串形式的指令集合編譯為任意波形發(fā)生器可以識別的二進制指令碼，二進制指令碼通過第一接口單元下載到硬件部分。
存儲控制邏輯模塊，實現(xiàn)對波形存儲器的讀寫控制將從第二接口單元接收的來自控制部分的波形段數(shù)據(jù)存儲到波形存儲器中；根據(jù)來自自定義波形處理器的調(diào)用指令所指定的波形段，從波形存儲器中讀取指定波形段數(shù)據(jù)發(fā)送給自定義波形處理器。
自定義波形處理器，接收并解析來自控制部分的指令集合，按照指令集合指示的波形段名稱產(chǎn)生相應(yīng)波形段的調(diào)用指令，發(fā)送給存儲控制邏輯模塊，并接收存儲控制邏輯模塊讀取的波形段數(shù)據(jù)；按照指令集合指示的波形段的調(diào)用順序和調(diào)用次數(shù)，組合獲得的所述波形段數(shù)據(jù)，并輸出給信號調(diào)理模塊。
該自定義波形處理器包括指令緩存模塊和指令翻譯模塊
指令緩存模塊，用于緩存來自第二接口單元的指令集合。
指令翻譯模塊，用于從所述指令集合中逐一讀取并執(zhí)行每一條指令。為實現(xiàn)復(fù)雜的任意波形控制，指令包括波形產(chǎn)生指令、循環(huán)控制指令、條件分支指令、等待指令。具體來說，在解析到不同的指令時，指令翻譯模塊執(zhí)行如下操作
當(dāng)指令為波形產(chǎn)生指令Generate wavename時，從波形產(chǎn)生指令中提取波形段名稱wavename，產(chǎn)生相應(yīng)波形段的調(diào)用指令，并發(fā)送給存儲控制邏輯模塊；將存儲控制邏輯模塊讀取的波形段數(shù)據(jù)加載到信號調(diào)理模塊中。
當(dāng)指令為循環(huán)控制指令R印eat Condition A時，按照循環(huán)控制指令指定的順序和次數(shù)循環(huán)執(zhí)行指定的指令；這里的Condition A可以是一個數(shù)字N，則循環(huán)執(zhí)行N次， Condition A還可以是一個觸發(fā)條件Trigger，如果觸發(fā)條件為有效，則持續(xù)循環(huán)或停止循環(huán)，該觸發(fā)條件可以由計算機給到自定義波形處理器。
本實施例中，循環(huán)控制指令的格式可以為
Repeat 循環(huán)條件
指令 1
...
指令 M
end Repeat
其中，指令1 指令M均從指令集中選取。
當(dāng)指令為條件分支指令I(lǐng)F Condition A then Xl Xm else Yl Yn時，首先判斷條件Condition A是否成立，在條件成立的情況下，執(zhí)行指定的指令Xl Xm;否則，執(zhí)行指令Υ1 ^ι。為了減少指令類型，Condition A也可以采用上述觸發(fā)條件Trigger。自定義波形處理器首先判斷觸發(fā)條件Trigger是否為邏輯高，如果是，則將指令Xl Xm執(zhí)行一遍，否則將指令Yl 執(zhí)行一遍。
·當(dāng)指令為等待Wait T指令時，不斷判斷等待指令指定的等待結(jié)束條件T是否滿足，在滿足的情況下，執(zhí)行下一條指令。等待結(jié)束條件T為一個設(shè)定的值N，或者為觸發(fā)條件 Trigger0
當(dāng)T為一個設(shè)定值N時，自定義波形處理器在執(zhí)行該指令時，將等待延時計數(shù)器賦值N，每個處理器時鐘周期將該等待延時計數(shù)器減1并判斷是否為0，如果不等于0則繼續(xù)執(zhí)行減1和判斷操作，如果等于0則執(zhí)行下一條指令。
當(dāng)T為Trigger時，自定義波形處理器不停判斷Trigger信號的值，如果為低則一直停留在該等待指令，如果為高，則執(zhí)行下一條指令。
信號調(diào)理模塊，對自定義波形處理器輸出的波形進行數(shù)模轉(zhuǎn)換和調(diào)理后輸出。如圖3所示，信號調(diào)理模塊包括FIFO、波形控制器、D/A轉(zhuǎn)換器和調(diào)理器。FIFO緩存自定義波形處理器發(fā)來的波形段數(shù)據(jù)；波形控制器，用于檢測到FIFO非空時，將FIFO中的波形段數(shù)據(jù)發(fā)送給D/A轉(zhuǎn)換器；D/A轉(zhuǎn)換器，用于對波形段數(shù)據(jù)執(zhí)行數(shù)模轉(zhuǎn)換，輸出模擬波形給調(diào)理器；調(diào)理器，用于D/A轉(zhuǎn)換器輸出的波形進行放大、衰減和偏置操作后輸出；放大的倍數(shù)、衰減的倍數(shù)和偏置量均由控制部分進行設(shè)置。
較佳地，所述控制部分進一步包括信息獲取模塊，用于通過第一接口單元從硬件部分獲取自定義波形處理器的運行狀態(tài)信息并顯示；所述自定義波形處理器進一步用于將自身的運行狀態(tài)信息通過第二接口單元發(fā)送給控制部分。
下面舉一個具體例子。
首先在控制部分生產(chǎn)任意波形waveA、waveB、. . . waveN,其中 waveAwaveB, . . . waveN代表不同的波形段，周期、長度均可以相同或不同，如waveA為長度為1000的一個周期正弦波，waveB為長度2500的兩個周期三角波，waveB為長度8000的一個周期sine函數(shù)(辛格函數(shù))。
接著，通過接口單元通過存儲控制邏輯將waveA、waveB, . . . waveN的波形數(shù)據(jù)下載到硬件部分的波形存儲器中。
接著，用戶編寫對WaveA、WaveB、...WaveN的輸出程序，下面給出一段示例。即控制過程為首先輸出waveA，接著重復(fù)輸出waveB共10次，等待100個時鐘周期，然后判斷 ConditionA是否滿足，如果滿足則輸出waveN，否則，輸出waveA。可見通過控制程序，可實現(xiàn)復(fù)雜任意波形的輸出，控制起來也較為靈活。
Generate waveA Repeat 10Generate waveB End Repeat Wait 100If ConditionA then Generate waveN ElseGenerate waveA End if
綜上所述，以上僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。 凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種基于自定義處理器的任意波形產(chǎn)生系統(tǒng)，其特征在于，包括任意波形發(fā)生器的控制部分和硬件部分；其中，所述控制部分包括波形生成模塊、波形下載模塊、控制程序生成模塊、編譯模塊和第一接口單元；所述硬件部分包括第二接口單元、自定義波形處理器、存儲控制邏輯模塊、波形存儲器和信號調(diào)理模塊；波形下載模塊和編譯模塊均連接第一接口單元，自定義波形處理器和存儲控制邏輯模塊均連接第二接口單元，所述控制部分和所述硬件部分通過各自的接口單元進行數(shù)據(jù)交互；所述波形生成模塊，用于產(chǎn)生各種類型、長度和周期的波形段數(shù)據(jù)，并分別命名，然后發(fā)送給所述波形下載模塊；所述波形下載模塊，用于將所接收的波形段數(shù)據(jù)通過所述第一接口單元下載到所述硬件部分；所述存儲控制邏輯模塊，實現(xiàn)對波形存儲器的讀寫控制將從第二接口單元接收的來自控制部分的波形段數(shù)據(jù)存儲到波形存儲器中；根據(jù)來自自定義波形處理器的調(diào)用指令所指定的波形段，從波形存儲器中讀取指定波形段數(shù)據(jù)發(fā)送給自定義波形處理器；所述控制程序生成模塊，用于接收外部輸入的指令集合，該指令集合指示出了形成所需任意波形需要調(diào)用的波形段名稱、調(diào)用順序、調(diào)用次數(shù)，將該指令集合發(fā)送給編譯模塊；所述編譯模塊，用于將所述指令集合編譯為任意波形發(fā)生器可以識別的指令碼，通過所述第一接口單元下載到所述硬件部分；所述自定義波形處理器，接收并解析來自控制部分的指令集合，按照指令集合指示的波形段名稱產(chǎn)生相應(yīng)波形段的調(diào)用指令，發(fā)送給存儲控制邏輯模塊，并接收存儲控制邏輯模塊讀取的波形段數(shù)據(jù)；按照指令集合指示的波形段的調(diào)用順序和調(diào)用次數(shù)，組合獲得的所述波形段數(shù)據(jù)，并輸出給信號調(diào)理模塊；所述信號調(diào)理模塊，對自定義波形處理器輸出的波形進行數(shù)模轉(zhuǎn)換和調(diào)理后輸出。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述自定義波形處理器包括指令緩存模塊、 指令翻譯模塊；指令緩存模塊，用于緩存來自第二接口單元的指令集合；指令翻譯模塊，用于從所述指令集合中逐一讀取并執(zhí)行每一條指令，所述指令包括波形產(chǎn)生指令、循環(huán)控制指令、條件分支指令、等待指令；當(dāng)指令為波形產(chǎn)生指令時，指令翻譯模塊從波形產(chǎn)生指令中提取波形段名稱，產(chǎn)生相應(yīng)波形段的調(diào)用指令，并發(fā)送給存儲控制邏輯模塊；將存儲控制邏輯模塊讀取的波形段數(shù)據(jù)發(fā)送給信號調(diào)理模塊；當(dāng)指令為循環(huán)控制指令時，指令翻譯模塊按照循環(huán)控制指令指定的順序和次數(shù)循環(huán)執(zhí)行指定的指令；當(dāng)指令為條件分支指令時，指令翻譯模塊首先判斷分支條件是否成立，在條件成立的情況下，執(zhí)行指定的指令；當(dāng)指令為等待指令時，指令翻譯模塊不斷判斷等待指令指定的等待結(jié)束條件是否滿足，在滿足的情況下，執(zhí)行下一條指令。
3.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述第一接口單元和第二接口單元采用相同類型的接口，該接口采用USB、PCI、PXI、PCIe和PXIe接口中的任意一種。
4.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述波形存儲器采用RAM、SDRAM和DDR2存儲器中的任意一種。
5.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述信號調(diào)理模塊包括FIFO、波形控制器、 D/A轉(zhuǎn)換器和調(diào)理器；FIFO，用于緩存自定義波形處理器發(fā)來的波形段數(shù)據(jù)；波形控制器，用于檢測到所述FIFO為非空時，將波形段數(shù)據(jù)發(fā)送給D/A轉(zhuǎn)換器； D/A轉(zhuǎn)換器，用于對波形段數(shù)據(jù)執(zhí)行數(shù)模轉(zhuǎn)換，輸出模擬波形給調(diào)理器； 調(diào)理器，用于對D/A轉(zhuǎn)換器輸出的波形進行放大、衰減和偏置操作后輸出。
6.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述控制部分進一步包括信息獲取模塊，用于通過第一接口單元從硬件部分獲取自定義波形處理器的運行狀態(tài)信息并顯示；所述自定義波形處理器進一步用于將自身的運行狀態(tài)信息通過第二接口單元發(fā)送給控制部分。
全文摘要
本發(fā)明公開了一種基于自定義處理器的任意波形產(chǎn)生系統(tǒng)，在控制部分中，波形生成模塊產(chǎn)生各種波形段數(shù)據(jù)，通過波形下載模塊下載到硬件部分；控制程序生成模塊接收外部輸入的指令集合，經(jīng)過編譯模塊的編譯后下載到硬件部分；在硬件部分，存儲控制邏輯模塊實現(xiàn)對波形存儲器的讀寫控制；自定義波形處理器接收并解析指令集合，按照指令集合指示的波形段名稱產(chǎn)生相應(yīng)波形段的調(diào)用指令，發(fā)送給存儲控制邏輯模塊，并接收存儲控制邏輯模塊讀取的波形段數(shù)據(jù)；按照指令集合指示的波形段的調(diào)用順序和調(diào)用次數(shù)，組合波形段數(shù)據(jù)經(jīng)調(diào)理后輸出模擬信號。使用本發(fā)明能夠減小波形產(chǎn)生過程中控制部分與硬件部分的數(shù)據(jù)傳輸時間。
文檔編號G06F1/02GK102520761SQ20111043086
公開日2012年6月27日 申請日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者劉金川, 史浩, 智國寧, 武福存, 王石記 申請人:北京航天測控技術(shù)有限公司