專利名稱：受控設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種由從控制器接收的控制信號來控制的受控設(shè)備。
背景技術(shù)：
由從控制器(外部設(shè)備)接收的控制信號來進(jìn)行控制的受控設(shè)備是已知的。日本專利未審公開Νο.Η11-338687(專利文獻(xiàn)1)公開了一種受控設(shè)備(擴(kuò)大單元)作為這種受控單元之一，其具有外部端子；與所述外部端子相連的總線接口 ；存儲器，用于存儲數(shù)據(jù)； 以及處理器，用于經(jīng)由所述外部端子接收控制信號，并基于所接收的控制信號來控制所述存儲器。該總線接口連接至存儲器和處理器兩者。該受控設(shè)備在第一連接狀態(tài)與第二連接狀態(tài)之間切換，在所述第一連接狀態(tài)中， 所述存儲器和所述外部端子經(jīng)由所述處理器相連，在所述第二連接狀態(tài)中，所述存儲器和所述外部端子直接相連而不涉及所述處理器。因此，允許受控設(shè)備通過將連接狀態(tài)切換至第二連接狀態(tài)來在所述控制器與所述存儲器之間傳送數(shù)據(jù)，而不涉及所述處理器。

發(fā)明內(nèi)容
I2C(集成電路間)協(xié)議在本技術(shù)領(lǐng)域中是公知的。1 協(xié)議需要相對較少數(shù)量的信號線，從而可以減少端子的數(shù)目。這就是為何經(jīng)常將被設(shè)計(jì)為能夠根據(jù)1 協(xié)議傳送控制信號的總線用作在外部端子與總線接口之間進(jìn)行連接的總線的原因。例如，接收光信號的光收發(fā)機(jī)被標(biāo)準(zhǔn)(例如，XFP(10(X)千兆比特小封裝可插拔)) 要求使用設(shè)計(jì)為能夠根據(jù)1 協(xié)議傳送控制信號的總線作為用于傳送控制信號的總線。SPI (串行外圍接口)協(xié)議也是公知的。根據(jù)SPI協(xié)議傳輸數(shù)據(jù)的速率比根據(jù)I2C 協(xié)議傳輸數(shù)據(jù)的速率更高。例如，根據(jù)1 協(xié)議傳輸數(shù)據(jù)的速率大約為4001APS，而根據(jù)SPI 協(xié)議傳輸數(shù)據(jù)的速率大約為10Mbps。因此，經(jīng)常將被設(shè)計(jì)為能夠根據(jù)SPI協(xié)議傳輸數(shù)據(jù)的總線用作在處理器與存儲器之間進(jìn)行連接的總線。這里，假定上述受控設(shè)備被配置為使用被設(shè)計(jì)為能夠根據(jù)1 協(xié)議傳送控制信號的總線作為在外部端子與總線接口之間進(jìn)行連接的總線，同時(shí)使用被設(shè)計(jì)為能夠根據(jù)SPI 協(xié)議傳送數(shù)據(jù)的總線用作在處理器與存儲器之間進(jìn)行連接的總線。在將被設(shè)計(jì)為根據(jù)1 協(xié)議傳送控制信號的總線用作在外部端子與總線接口之間進(jìn)行連接的總線的情況下，一旦將連接狀態(tài)切換至第二連接狀態(tài)，就無法在外部端子與存儲器之間傳送數(shù)據(jù)。當(dāng)將連接狀態(tài)切換至第一連接狀態(tài)時(shí)，外部端子與總線接口之間的傳送速率表現(xiàn)為外部端子與存儲器之間的傳輸速率的上限值。此外，由于需要處理器執(zhí)行以將根據(jù)1 協(xié)議的數(shù)據(jù)轉(zhuǎn)換為根據(jù)SPI協(xié)議的數(shù)據(jù)的轉(zhuǎn)換過程，會出現(xiàn)延遲。
因此，上述受控設(shè)備具有以下缺點(diǎn)議的議的議的議的議的議的議的議的之間傳送數(shù)據(jù)。這進(jìn)而極大地增加了把從控制器接收的數(shù)據(jù)存儲(寫)到存儲器中所需的時(shí)間。因此，本發(fā)明的目的是提供一種受控設(shè)備，其能夠解決需要過長的時(shí)間在控制器與存儲器之間傳送數(shù)據(jù)的問題。為了達(dá)到這種目的，本發(fā)明的一方面提供了一種受控設(shè)備，包括外部端子；存儲器，用于存儲數(shù)據(jù)；處理器，用于經(jīng)由所述外部端子來接收控制信號并基于所接收的控制信號來控制所述存儲器；多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連；以及切換單元，用于將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，并根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議在所述處理器與所述存儲器之間傳送數(shù)據(jù)，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第二協(xié)議在所述外部端子與所述存儲器之間直接傳送數(shù)據(jù)。本發(fā)明的另一方面提供了一種適用于受控設(shè)備的受控方法，所述受控設(shè)備包括 外部端子；存儲器，用于存儲數(shù)據(jù)；處理器，用于經(jīng)由所述外部端子來接收控制信號并基于所接收的控制信號來控制所述存儲器；多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連。所述受控方法包括將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，并根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議在所述處理器與所述存儲器之間傳送數(shù)據(jù)，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第二協(xié)議在所述外部端子與所述存儲器之間直接傳送數(shù)據(jù)。本發(fā)明的另一方面提供了一種控制器，被配置為能夠連接至在受控設(shè)備中提供的外部端子，并包括控制信號輸出單元，用于根據(jù)第一協(xié)議，經(jīng)由外部端子，將控制信號輸出至受控設(shè)備，所述控制信號用于使在受控設(shè)備中提供的處理器控制存儲器；以及指令信號輸出單元，用于根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議，經(jīng)由外部端子，將指令信號輸出至受控設(shè)備，所述指令信號用于指示受控設(shè)備在所述控制器與所述受控設(shè)備中提供的存儲器之間直接交換數(shù)據(jù)。本發(fā)明的另一方面提供了一種控制系統(tǒng)，包括控制器和受控設(shè)備。所述受控設(shè)備包括外部端子；存儲器，用于存儲數(shù)據(jù)；處理器，用于經(jīng)由所述外部端子來接收控制信號并基于所接收的控制信號來控制所述存儲器；以及多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連。此外，所述控制器被配置為能夠連接至在受控設(shè)備中提供的外部端子，并包括控制信號輸出單元，用于根據(jù)第一協(xié)議，經(jīng)由外部端子，將控制信號輸出至受控設(shè)備，所述控制信號用于使在受控設(shè)備中提供的處理器控制存儲器；以及指令信號輸出單元，用于根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議，經(jīng)由外部端子，將指令信號輸出至受控設(shè)備，所述指令信號用于指示受控設(shè)備與在受控設(shè)備中提供的存儲器直接交換數(shù)據(jù)。受控設(shè)備還包括切換單元，用于將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，并根據(jù)第二協(xié)議在所述處理器與所述存儲器之間傳送數(shù)據(jù)，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第二協(xié)議在所述外部端子與所述存儲器之間直接傳送數(shù)據(jù)。如上所述的本發(fā)明的特征使得能夠在控制器與存儲器之間快速地傳送數(shù)據(jù)。


圖1是示意性地示出了在受控設(shè)備處于第一傳輸狀態(tài)時(shí)根據(jù)本發(fā)明第一實(shí)施例的控制系統(tǒng)的配置的框圖；圖2是示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的控制系統(tǒng)的操作的流程圖；圖3是示意性地示出了在受控設(shè)備處于第二傳輸狀態(tài)時(shí)根據(jù)本發(fā)明第一實(shí)施例的控制系統(tǒng)的框圖；圖4是示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的控制系統(tǒng)的操作的流程圖；以及圖5是示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的受控設(shè)備的配置的圖。
具體實(shí)施例方式參照圖1至5來描述根據(jù)本發(fā)明的受控設(shè)備、受控方法、控制器和控制系統(tǒng)的優(yōu)選示例實(shí)施例。<第一實(shí)施例>(配置)如圖1所示，根據(jù)第一實(shí)施例的控制系統(tǒng)1包括受控設(shè)備10和控制器(外部設(shè)備)30。在所示的示例中，受控設(shè)備10是用于接收光信號的光收發(fā)機(jī)。然而，受控設(shè)備10 可以是除光接收機(jī)以外的任何其他合適設(shè)備。本實(shí)施例中的控制器30是個(gè)人計(jì)算機(jī)。然而，控制器30可以是FPGA (現(xiàn)場可編程門陣列)等等。受控設(shè)備10包括外部端子11、存儲器12、DAC (數(shù)模轉(zhuǎn)換器)13、ADC (模數(shù)轉(zhuǎn)換器)14、處理器15、第一開關(guān)(切換單元的一部分)16、第二開關(guān)(切換單元的一部分)17、 公共總線21、第一總線22、第二總線23、第三總線M、第四總線25和切換信號線26?？刂破?0包括控制信號輸出部分(控制信號輸出單元)31、指令信號輸出部分 (指令信號輸出單元)32、開關(guān)33、切換信號輸出部分(切換信號輸出單元)34、輸出信號線 41和切換信號線42。首先，詳細(xì)描述受控設(shè)備10的組件。外部端子11被配置為使得控制器30的輸出信號線41和切換信號線42可以與之相連。存儲器12接收處理器15輸出的指令信號和控制器30輸出的指令信號。指令信號是寫指令信號、讀指令信號等等。寫指令信號是指示將數(shù)據(jù)存儲(寫)到存儲器12中的信號。讀指令信號是指示讀取存儲器12中存儲的數(shù)據(jù)的信號。在接收到寫指令信號時(shí)，存儲器12根據(jù)所接收的寫指令信號來存儲數(shù)據(jù)。在接收到讀指令信號時(shí)，存儲器12根據(jù)所接收的讀指令信號來輸出(允許檢索)其中存儲的數(shù)據(jù)。在本實(shí)施例中，存儲器12是非易失性存儲器。DAC 13是用于將數(shù)字信號轉(zhuǎn)換為模擬信號的轉(zhuǎn)換器。ADC 14是用于將模擬信號轉(zhuǎn)換為數(shù)字信號的轉(zhuǎn)換器。處理器15接收控制器30輸出的、通過外部端子11傳送的控制信號。控制信號是使處理器15控制存儲器12、DAC 13和ADC 14的信號。處理器15基于所接收的控制信號產(chǎn)生指令信號，并將所產(chǎn)生的指令信號輸出至存儲器12、DAC 13和ADC 14中的任一個(gè)。本實(shí)施例中的處理器15是中央處理單元(CPU)。公共總線21是被設(shè)計(jì)為能夠根據(jù)第一和第二協(xié)議中的任一個(gè)傳送數(shù)據(jù)的總線。 這意味著公共總線21能夠根據(jù)第一協(xié)議來傳送數(shù)據(jù)，也能夠根據(jù)第二協(xié)議來傳送數(shù)據(jù)。第二協(xié)議是能夠以比第一協(xié)議更高的速率(以更高的傳送速率)傳送數(shù)據(jù)的協(xié)議。本實(shí)施例中的第一協(xié)議是I2C(集成電路間)協(xié)議。第二協(xié)議是SPI (串行外圍接口)協(xié)議。公共總線21在其一端連接至外部端子11，在其另一端連接至第一開關(guān)16。第一總線22是被設(shè)計(jì)為能夠根據(jù)第一協(xié)議傳送數(shù)據(jù)的總線。第一總線22在其一端連接至第一開關(guān)16，在其另一端連接至處理器15。如以下所述，第一總線22連接至第一開關(guān)16的那一端被配置為可經(jīng)由第一開關(guān)16連接至公共總線21未連接至外部端子11的
那一端。第二總線23是被設(shè)計(jì)為能夠根據(jù)第二協(xié)議傳送數(shù)據(jù)的總線。第二總線23在其一端連接至第一開關(guān)16，在其另一端連接至第二開關(guān)17。如以下所述，第二總線23連接至第一開關(guān)16的那一端被配置為可經(jīng)由第一開關(guān) 16連接至公共總線21未連接至外部端子11的那一端。同樣，第二總線23連接至第二開關(guān)17的那一端被配置為可經(jīng)由第二開關(guān)17連接至第三總線M未連接至存儲器12的那一端。第三總線M是被設(shè)計(jì)為能夠根據(jù)第二協(xié)議傳送數(shù)據(jù)的總線。第三總線M的一端連接至存儲器12、DAC 13和ADC 14。這意味著第三總線M的一端是有分支的。第三總線 M的另一端連接至第二開關(guān)17。如以下所述，第三總線對連接至第二開關(guān)17的那一端被配置為可經(jīng)由第二開關(guān) 17連接至第二總線23或第四總線25的一端。第四總線25是被設(shè)計(jì)為能夠根據(jù)第二協(xié)議傳送數(shù)據(jù)的總線。第四總線25在其一端連接至第二開關(guān)17，在其另一端連接至處理器15。如以下所述，第四總線25連接至第二開關(guān)17的那一端被配置為可經(jīng)由第二開關(guān)17連接至第三總線M未連接至存儲器12的那一端。切換信號線沈傳送切換信號。切換信號線沈的一端連接至外部端子11。切換信號線26的另一端連接至第一開關(guān)16和第二開關(guān)17。第一開關(guān)16的連接狀態(tài)可在第一連接狀態(tài)與第二連接狀態(tài)之間切換。在第一連接狀態(tài)中，公共總線21和第一總線22彼此連接，而公共總線21和第二總線23彼此斷開。 在第二連接狀態(tài)中，公共總線21和第一總線22彼此斷開，而公共總線21和第二總線23彼
8此連接。第一開關(guān)16通過切換信號線沈來接收切換信號。切換信號是第一切換信號或第二切換信號。當(dāng)?shù)谝婚_關(guān)16接收到的切換信號是第一切換信號時(shí)，第一開關(guān)16將連接狀態(tài)從第二連接狀態(tài)切換至第一連接狀態(tài)(將連接狀態(tài)設(shè)置為第一連接狀態(tài))。當(dāng)?shù)谝婚_關(guān) 16接收到的切換信號是第二切換信號時(shí)，第一開關(guān)16將連接狀態(tài)從第一連接狀態(tài)切換至第二連接狀態(tài)(將連接狀態(tài)設(shè)置為第二連接狀態(tài))。第二開關(guān)17的連接狀態(tài)可在第一連接狀態(tài)與第二連接狀態(tài)之間切換。在第一連接狀態(tài)中，第三總線M和第四總線25彼此連接，而第三總線M和第二總線23彼此斷開。 在第二連接狀態(tài)中，第三總線M和第四總線25彼此斷開，而第三總線M和第二總線23彼此連接。第二開關(guān)17通過切換信號線沈來接收切換信號。當(dāng)?shù)诙_關(guān)17接收到的切換信號是第一切換信號時(shí)，第二開關(guān)17將連接狀態(tài)從第二連接狀態(tài)切換至第一連接狀態(tài)(將連接狀態(tài)設(shè)置為第一連接狀態(tài))。另一方面，當(dāng)?shù)诙_關(guān)17接收到的切換信號是第二切換信號時(shí)，第二開關(guān)17將連接狀態(tài)從第一連接狀態(tài)切換至第二連接狀態(tài)(將連接狀態(tài)設(shè)置為第二連接狀態(tài))。公共總線21、第一總線22、第四總線25和第三總線M—起形成第一傳輸路徑，第一傳輸路徑經(jīng)由處理器15將外部端子11和存儲器12相連。公共總線21、第二總線23和第三總線M—起形成第二傳輸路徑，第二傳輸路徑通過旁路(bypass)處理器15將外部端子11和存儲器12直接相連。因此，在接收到第一切換信號時(shí)，如上所述配置的受控設(shè)備10通過將第一開關(guān)16 切換至第一連接狀態(tài)并將第二開關(guān)17切換至第一連接狀態(tài)，將傳輸狀態(tài)切換至第一傳輸狀態(tài)。在第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線根據(jù)第一協(xié)議將控制信號從外部端子11傳送至處理器15，同時(shí)根據(jù)第二協(xié)議在處理器15與存儲器12之間傳送數(shù)據(jù)。在接收到第二切換信號時(shí)，受控設(shè)備10通過將第一開關(guān)16切換至第二連接狀態(tài)并將第二開關(guān)17切換至第二連接狀態(tài)，將傳輸狀態(tài)切換至第二傳輸狀態(tài)。在第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第二協(xié)議在外部端子11與存儲器12之間直接傳送數(shù)據(jù)。接下來，詳細(xì)描述控制器30的組件。根據(jù)第一實(shí)施例，控制信號輸出部分31和開關(guān)33通過被設(shè)計(jì)為能夠根據(jù)第一協(xié)議傳送數(shù)據(jù)的總線而連接?？刂菩盘栞敵霾糠?1根據(jù)第一協(xié)議向開關(guān)33輸出控制信號。 在該第一實(shí)施例中，當(dāng)稍后描述的切換信號輸出部分34輸出第一切換信號時(shí)，控制信號輸出部分31輸出控制信號。根據(jù)該第一實(shí)施例，指令信號輸出部分32和開關(guān)33通過被設(shè)計(jì)為能夠根據(jù)第二協(xié)議傳送數(shù)據(jù)的總線而連接。指令信號輸出部分32根據(jù)第二協(xié)議向開關(guān)33輸出指令信號。 在本實(shí)施例中，當(dāng)稍后描述的切換信號輸出部分34輸出第二切換信號時(shí)，指令信號輸出部分32輸出指令信號。開關(guān)33的連接狀態(tài)可在第一連接狀態(tài)與第二連接狀態(tài)之間切換。在第一連接狀態(tài)中，控制信號輸出部分31和輸出信號線41彼此連接，而指令信號輸出部分32和輸出信號線41彼此斷開。在第二連接狀態(tài)中，控制信號輸出部分31和輸出信號線41彼此斷開， 而指令信號輸出部分32和輸出信號線41彼此連接。開關(guān)33通過切換信號線42來接收切換信號。當(dāng)所接收的切換信號是第一切換信號時(shí)，開關(guān)33將連接狀態(tài)從第二連接狀態(tài)切換至第一連接狀態(tài)(將連接狀態(tài)設(shè)置為第一連接狀態(tài))。當(dāng)所接收的切換信號是第二切換信號時(shí)，開關(guān)33將連接狀態(tài)從第一連接狀態(tài)切換至第二連接狀態(tài)(將連接狀態(tài)設(shè)置為第二連接狀態(tài))。切換信號輸出部分34向切換信號線42輸出第一切換信號或第二切換信號。輸出信號線41是被設(shè)計(jì)為能夠根據(jù)第一協(xié)議和第二協(xié)議中的任一個(gè)傳送數(shù)據(jù)的信號線。輸出信號線41的一端連接至開關(guān)33，而另一端被配置為可連接至外部端子11。當(dāng)開關(guān)33被設(shè)置為第一連接狀態(tài)時(shí)，如上所述配置的控制器30根據(jù)第一協(xié)議、經(jīng)由外部端子11向受控設(shè)備10輸出由控制信號輸出部分31輸出的控制信號。當(dāng)開關(guān)33被設(shè)置為第二連接狀態(tài)時(shí)，控制器30根據(jù)第二協(xié)議、經(jīng)由外部端子11向受控設(shè)備10輸出由指令信號輸出部分32輸出的指令信號。切換信號線42傳送由切換信號輸出部分34輸出的切換信號。切換信號線42的一端連接至切換信號輸出部分34。切換信號線42的另一端連接至開關(guān)33和外部端子11。(操作)接下來，參照圖2至4來描述上述控制系統(tǒng)1的操作。這里假定以下情況在制造受控設(shè)備10的過程中，實(shí)現(xiàn)使存儲器12將數(shù)據(jù)存儲在存儲器12中的處理。在這種情況下，控制器30的輸出信號線41和切換信號線42首先連接至受控設(shè)備 10的外部端子11。此外，控制器30的切換信號輸出部分34向切換信號線42輸出第二切換信號(圖2中的步驟Sll)。結(jié)果，如圖3所示，將控制器30的開關(guān)33的連接狀態(tài)從第一連接狀態(tài)切換至第二連接狀態(tài)。還將受控設(shè)備10的第一開關(guān)16的連接狀態(tài)從第一連接狀態(tài)切換至第二連接狀態(tài)。此外，還將受控設(shè)備10的第二開關(guān)17的連接狀態(tài)從第一連接狀態(tài)切換至第二連接狀態(tài)。這樣，將受控設(shè)備10的傳輸狀態(tài)從第一傳輸狀態(tài)切換至第二傳輸狀態(tài)(圖2中的步驟SU)。這意味著使受控設(shè)備10能夠根據(jù)第二協(xié)議在外部端子11與存儲器12之間直接傳送數(shù)據(jù)。使控制器30能夠根據(jù)第二協(xié)議向受控設(shè)備10輸出由指令信號輸出部分32輸出的指令信號。然后，控制器30的指令信號輸出部分32根據(jù)第二協(xié)議向輸出信號線41輸出寫指令信號作為指令信號(圖2中的步驟S13)。在本實(shí)施例中，寫指令信號包含要存儲在存儲器12中的數(shù)據(jù)。經(jīng)由外部端子11將由控制器30輸出的寫指令信號輸入受控設(shè)備10。受控設(shè)備 10根據(jù)第二協(xié)議，通過公共總線21、第二總線23和第三總線M向存儲器12傳送寫指令信號。這意味著受控設(shè)備10將寫指令信號從外部端子11傳送至存儲器12，而不經(jīng)過處理器 15 (S卩，通過旁路處理器15)。因此，存儲器12接收寫指令信號。存儲器12基于所接收的寫指令信號來存儲寫指令信號中包含的數(shù)據(jù)(圖2中的步驟S14)。假定以下情況控制器30然后檢索受控設(shè)備10的存儲器12中存儲的數(shù)據(jù)。在這種情況下，控制器30的輸出信號線41和切換信號線42在第一步驟中連接至受控設(shè)備10的外部端子11。然后，控制器30的切換信號輸出部分34向切換信號線42輸出第一切換信號(圖4中的步驟S21)。結(jié)果，如圖1所示，將控制器30的開關(guān)33的連接狀態(tài)從第二連接狀態(tài)切換至第一連接狀態(tài)。還將受控設(shè)備10的第一開關(guān)16的連接狀態(tài)從第二連接狀態(tài)切換至第一連接狀態(tài)。此外，還將受控設(shè)備10的第二開關(guān)17的連接狀態(tài)從第二連接狀態(tài)切換至第一連接狀態(tài)。因此，將受控設(shè)備10的傳輸狀態(tài)從第二傳輸狀態(tài)切換至第一傳輸狀態(tài)(圖4中的步驟S2》。具體地，受控設(shè)備10變?yōu)槟軌蚋鶕?jù)第一協(xié)議將控制信號從外部端子11傳送至處理器15，并根據(jù)第二協(xié)議在處理器15與存儲器12之間傳送數(shù)據(jù)。控制器30變?yōu)槟軌蚋鶕?jù)第一協(xié)議向受控設(shè)備10輸出從控制信號輸出部分31接收的控制信號。然后，控制器30的控制信號輸出部分31根據(jù)第一協(xié)議向輸出信號線41輸出控制信號(圖4中的步驟S2!3)。在本實(shí)施例中，控制信號是用于使處理器15控制存儲器12以便檢索存儲器12中存儲的數(shù)據(jù)的信號。經(jīng)由外部端子11向受控設(shè)備10輸入由控制器30輸出的控制信號。受控設(shè)備10 根據(jù)第一協(xié)議，通過公共總線21和第一總線22向處理器15傳送該控制信號。由此，處理器15產(chǎn)生讀指令信號，并向第四總線25輸出所產(chǎn)生的讀指令信號(圖 4中的步驟S24)。受控設(shè)備10根據(jù)第二協(xié)議，通過第四總線25和第三總線M向存儲器12 傳送該讀指令信號。由此，存儲器12接收讀指令信號。然后，存儲器12基于讀指令信號來讀取所存儲的數(shù)據(jù)。隨后，存儲器12向第三總線M輸出所讀取的數(shù)據(jù)。因此，受控設(shè)備10根據(jù)第二協(xié)議，通過第三總線M和第四總線25向處理器15傳送所讀取的數(shù)據(jù)。處理器15還根據(jù)第一協(xié)議，通過第一總線22和公共總線21向外部端子 11傳送所接收的數(shù)據(jù)，并經(jīng)由外部端子11向控制器30輸出所傳送的數(shù)據(jù)。這樣，控制器30獲取存儲器12中存儲的數(shù)據(jù)。換言之，控制器30讀取存儲器12 中存儲的數(shù)據(jù)(圖4中的步驟S25)。如上所述，根據(jù)本發(fā)明第一實(shí)施例的控制系統(tǒng)1能夠通過將傳輸狀態(tài)切換至第二傳輸狀態(tài)，根據(jù)第二協(xié)議在外部端子11與存儲器12之間傳送數(shù)據(jù)。這在不增加外部端子 11的數(shù)目的情況下實(shí)現(xiàn)了外部端子11與存儲器12之間的快速數(shù)據(jù)傳輸。由此，可以將從控制器30接收的數(shù)據(jù)快速存儲(寫)到存儲器12中。在光收發(fā)機(jī)中，必須預(yù)先將相對較大數(shù)目的控制參數(shù)存儲在存儲器中以控制激光的輸出。因此，如果受控設(shè)備被配置為使得在傳輸路徑的至少一部分中必須根據(jù)第一協(xié)議來傳送數(shù)據(jù)，則在制造光收發(fā)機(jī)期間將花費(fèi)相當(dāng)長的時(shí)間來執(zhí)行將數(shù)據(jù)存儲到在光收發(fā)機(jī)中提供的存儲器中的處理。相反，如果光收發(fā)機(jī)被配置為根據(jù)第一實(shí)施例的受控設(shè)備10，則可以減少制造光收發(fā)機(jī)所需的時(shí)間。
<第二實(shí)施例>接下來，參照圖5來描述根據(jù)本發(fā)明第二實(shí)施例的受控設(shè)備。根據(jù)第二實(shí)施例的受控設(shè)備100包括外部端子101 ；存儲器102，用于存儲數(shù)據(jù)； 處理器103，用于經(jīng)由外部端子101來接收控制信號并基于所接收的控制信號來控制存儲器102 ；多個(gè)總線BU，形成第一傳輸路徑和第二傳輸路徑，第一傳輸路徑經(jīng)由處理器103將外部端子101和存儲器102相連，第二傳輸路徑通過旁路處理器103將外部端子101和存儲器102直接相連；以及切換部分(切換單元)104，將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線BU中的一個(gè)或多個(gè)根據(jù)第一協(xié)議將控制信號從外部端子101傳送至處理器103，并根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議在處理器103與存儲器102之間傳送數(shù)據(jù)，在第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線BU根據(jù)第二協(xié)議在外部端子101與存儲器102之間直接傳送數(shù)據(jù)。該配置使得能夠通過將傳輸狀態(tài)切換至第二傳輸狀態(tài)，根據(jù)第二協(xié)議，在外部端子101與存儲器102之間快速傳送數(shù)據(jù)。相應(yīng)地，使得能夠在不增加外部端子101的數(shù)目的情況下在外部端子101與存儲器102之間進(jìn)行快速數(shù)據(jù)傳輸。由此，例如可以將從控制器接收的數(shù)據(jù)快速存儲(寫)到存儲器102中。盡管參照本發(fā)明的實(shí)施例、作為示例描述了本發(fā)明，但是應(yīng)當(dāng)理解，本發(fā)明不限于這些實(shí)施例，在不脫離本發(fā)明的精神和范圍的前提下，本領(lǐng)域技術(shù)人員能夠想到對本發(fā)明的具體配置和細(xì)節(jié)的各種修改。例如，盡管控制器30由單個(gè)單元形成，但是其也可以由多個(gè)單元形成。例如，控制器30可以由第一單元和第二單元形成，第一單元包括控制信號輸出部分31、指令信號輸出部分32和切換信號輸出部分34，第二單元包括開關(guān)33和輸出信號線41。在上述示例實(shí)施例中，控制器30的功能由諸如電路之類的硬件實(shí)現(xiàn)。然而，控制器30可以被配置為具有處理器和用于存儲計(jì)算機(jī)程序(軟件)的存儲設(shè)備，并通過處理器執(zhí)行計(jì)算機(jī)程序來執(zhí)行其功能。在這種情況下，程序可以存儲在計(jì)算機(jī)可讀記錄介質(zhì)上。例如，可能的記錄介質(zhì)是便攜式的介質(zhì)，如軟盤、光盤、磁光盤和半導(dǎo)體存儲器。此外，可以采用上述實(shí)施例和修改示例的任意組合，作為對實(shí)施例的另一種修改。〈補(bǔ)充注釋〉可以將上述實(shí)施例的全部或部分描述為以下補(bǔ)充注釋，但不限于此。(補(bǔ)充注釋1)一種受控設(shè)備，包括外部端子；存儲器，用于存儲數(shù)據(jù)；處理器，用于經(jīng)由所述外部端子來接收控制信號并基于所接收的控制信號來控制所述存儲器；多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連；以及切換單元，用于將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，并根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議在所述處理器與所述存儲器之間傳送數(shù)據(jù)，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第二協(xié)議在所述外部端子與所述存儲器之間直接傳送數(shù)據(jù)。根據(jù)該配置，通過將傳輸狀態(tài)切換至第二傳輸狀態(tài)，能夠根據(jù)第二協(xié)議在所述外部端子與所述存儲器之間傳送數(shù)據(jù)。因此，使得能夠在不增加外部端子的數(shù)目的情況下在所述外部端子與所述存儲器之間進(jìn)行快速數(shù)據(jù)傳輸。由此，例如可以將從控制器接收的數(shù)據(jù)快速存儲(寫)到存儲器中。(補(bǔ)充注釋2)根據(jù)補(bǔ)充注釋1所述的受控設(shè)備，其中所述多個(gè)總線包括公共總線，形成第一傳輸路徑的一部分和第二傳輸路徑的一部分，所述公共總線的一端連接至所述外部端子，所述公共總線被設(shè)計(jì)為能夠根據(jù)第一協(xié)議和第二協(xié)議中的任一個(gè)來傳送數(shù)據(jù)；第一總線，形成第一傳輸路徑的一部分，所述第一總線的一端被配置為能夠連接至所述公共總線未連接至所述外部端子的那一端，所述第一總線的另一端連接至所述處理器；以及第二總線，形成第二傳輸路徑的一部分，所述第二總線的一端被配置為能夠連接至所述公共總線未連接至所述外部端子的那一端，以及所述切換單元包括第一開關(guān)，所述第一開關(guān)的連接狀態(tài)能夠在第一連接狀態(tài)與第二連接狀態(tài)之間切換，在所述第一連接狀態(tài)中，所述公共總線和所述第一總線彼此連接，而所述公共總線和所述第二總線彼此斷開，在所述第二連接狀態(tài)中，所述公共總線和所述第一總線彼此斷開，而所述公共總線和所述第二總線彼此連接。(補(bǔ)充注釋3)根據(jù)補(bǔ)充注釋2所述的受控設(shè)備，其中所述多個(gè)總線包括第三總線，形成第一傳輸路徑的一部分和第二傳輸路徑的一部分，所述第三總線的一端連接至所述存儲器，所述第三總線被設(shè)計(jì)為能夠根據(jù)第二協(xié)議來傳送數(shù)據(jù)；以及第四總線，形成第一傳輸路徑的一部分，所述第四總線的一端被配置為能夠連接至所述第三總線未連接至所述存儲器的那一端，所述第四總線的另一端連接至所述處理器；所述第二總線未連接至所述公共總線的那一端被配置為能夠連接至所述第三總線未連接至所述存儲器的那一端，以及所述切換單元包括第二開關(guān)，所述第二開關(guān)的連接狀態(tài)能夠在第一連接狀態(tài)與第二連接狀態(tài)之間切換，在所述第一連接狀態(tài)中，所述第三總線和所述第四總線彼此連接，而所述第三總線和所述第二總線彼此斷開，在所述第二連接狀態(tài)中，所述第三總線和所述第四總線彼此斷開，而所述第三總線和所述第二總線彼此連接。(補(bǔ)充注釋4)
根據(jù)補(bǔ)充注釋3所述的受控設(shè)備，其中，所述切換單元被配置為使得當(dāng)將第一切換信號輸入受控設(shè)備時(shí)，通過將第一開關(guān)切換至第一連接狀態(tài)并將第二開關(guān)切換至第一連接狀態(tài)，將傳輸狀態(tài)切換至第一傳輸狀態(tài)，以及當(dāng)將第二切換信號輸入受控設(shè)備時(shí)，通過將第一開關(guān)切換至第二連接狀態(tài)并將第二開關(guān)切換至第二連接狀態(tài)，將傳輸狀態(tài)切換至第二傳輸狀態(tài)。(補(bǔ)充注釋5)根據(jù)補(bǔ)充注釋1至4中任一項(xiàng)所述的受控設(shè)備，其中，第一協(xié)議是I2C(集成電路間)協(xié)議，第二協(xié)議是SPI (串行外圍接口)協(xié)議。(補(bǔ)充注釋6)根據(jù)補(bǔ)充注釋1至5中任一項(xiàng)所述的受控設(shè)備，其中，受控設(shè)備是接收光信號的光收發(fā)機(jī)。當(dāng)受控設(shè)備是光收發(fā)機(jī)時(shí)，必須預(yù)先將相對較大數(shù)目的控制參數(shù)存儲在存儲器中以控制激光的輸出。相應(yīng)地，會出現(xiàn)以下問題在制造光收發(fā)機(jī)期間花費(fèi)相當(dāng)長的時(shí)間來執(zhí)行將數(shù)據(jù)存儲到在光收發(fā)機(jī)中提供的存儲器中的處理。根據(jù)本發(fā)明，可以通過將本發(fā)明的受控設(shè)備的配置應(yīng)用于光收發(fā)機(jī)來縮短制造光收發(fā)機(jī)所需的時(shí)間。(補(bǔ)充注釋7)根據(jù)補(bǔ)充注釋1至6中任一項(xiàng)所述的受控設(shè)備，其中，存儲器是非易失性存儲器。(補(bǔ)充注釋8)一種適用于受控設(shè)備的受控方法，所述受控設(shè)備包括外部端子；存儲器，用于存儲數(shù)據(jù)；處理器，用于經(jīng)由所述外部端子來接收控制信號并基于所接收的控制信號來控制所述存儲器；多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連，所述受控方法包括將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，并根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議在所述處理器與所述存儲器之間傳送數(shù)據(jù)，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第二協(xié)議在所述外部端子與所述存儲器之間直接傳送數(shù)據(jù)。(補(bǔ)充注釋9)根據(jù)補(bǔ)充注釋8所述的受控方法，其中所述多個(gè)總線包括公共總線，形成第一傳輸路徑的一部分和第二傳輸路徑的一部分，所述公共總線的一端連接至所述外部端子，所述公共總線被設(shè)計(jì)為能夠根據(jù)第一協(xié)議和第二協(xié)議中的任一個(gè)來傳送數(shù)據(jù)；第一總線，形成第一傳輸路徑的一部分，所述第一總線的一端被配置為能夠連接至所述公共總線未連接至所述外部端子的那一端，所述第一總線的另一端連接至所述處理器；以及第二總線，形成第二傳輸路徑的一部分，所述第二總線的一端被配置為能夠連接至所述公共總線未連接至所述外部端子的那一端，以及所述受控方法包括由第一開關(guān)在第一連接狀態(tài)與第二連接狀態(tài)之間切換連接狀態(tài)，在所述第一連接狀態(tài)中，所述公共總線和所述第一總線彼此連接，而所述公共總線和所述第二總線彼此斷開，在所述第二連接狀態(tài)中，所述公共總線和所述第一總線彼此斷開，而所述公共總線和所述第二總線彼此連接。(補(bǔ)充注釋10)根據(jù)補(bǔ)充注釋9所述的受控方法，其中所述多個(gè)總線包括第三總線，形成第一傳輸路徑的一部分和第二傳輸路徑的一部分，所述第三總線的一端連接至所述存儲器，所述第三總線被設(shè)計(jì)為能夠根據(jù)第二協(xié)議來傳送數(shù)據(jù)；以及第四總線，形成第一傳輸路徑的一部分，所述第四總線的一端被配置為能夠連接至所述第三總線未連接至所述存儲器的那一端，所述第四總線的另一端連接至所述處理器；所述第二總線未連接至所述公共總線的那一端被配置為能夠連接至所述第三總線未連接至所述存儲器的那一端，以及所述受控方法包括由第二開關(guān)在第一連接狀態(tài)與第二連接狀態(tài)之間切換連接狀態(tài)，在所述第一連接狀態(tài)中，所述第三總線和所述第四總線彼此連接，而所述第三總線和所述第二總線彼此斷開，在所述第二連接狀態(tài)中，所述第三總線和所述第四總線彼此斷開，而所述第三總線和所述第二總線彼此連接。(補(bǔ)充注釋11)一種控制器，被配置為能夠連接至在受控設(shè)備中提供的外部端子，并包括控制信號輸出單元，用于根據(jù)第一協(xié)議，經(jīng)由外部端子將控制信號輸出至受控設(shè)備，所述控制信號用于使受控設(shè)備中提供的處理器控制存儲器；以及指令信號輸出單元，用于根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議，經(jīng)由外部端子將指令信號輸出至受控設(shè)備，所述指令信號用于指示受控設(shè)備在所述控制器與受控設(shè)備中提供的存儲器之間直接交換數(shù)據(jù)。(補(bǔ)充注釋12)根據(jù)補(bǔ)充注釋11所述的控制器，其中所述控制器還包括用于輸出第一切換信號或第二切換信號的切換信號輸出單元；所述控制信號輸出單元被配置為在輸出第一切換信號時(shí)輸出控制信號；以及所述指令信號輸出單元被配置為在輸入第二切換信號時(shí)輸出指令信號。(補(bǔ)充注釋13)一種控制系統(tǒng)，包括控制器和受控設(shè)備，所述受控設(shè)備包括
外部端子；存儲器，用于存儲數(shù)據(jù)；處理器，用于經(jīng)由所述外部端子來接收控制信號并基于所接收的控制信號來控制所述存儲器；以及多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連；所述控制器被配置為能夠連接至受控設(shè)備中提供的外部端子，并包括控制信號輸出單元，用于根據(jù)第一協(xié)議，經(jīng)由外部端子將控制信號輸出至受控設(shè)備，所述控制信號用于使在受控設(shè)備中提供的處理器控制存儲器；指令信號輸出單元，用于根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議，經(jīng)由外部端子將指令信號輸出至受控設(shè)備，所述指令信號用于指示受控設(shè)備與在受控設(shè)備中提供的存儲器直接交換數(shù)據(jù)；以及受控設(shè)備還包括切換單元，用于將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，并根據(jù)第二協(xié)議在所述處理器與所述存儲器之間傳送數(shù)據(jù)，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第二協(xié)議在所述外部端子與所述存儲器之間直接傳送數(shù)據(jù)。本發(fā)明適用于由從控制器接收的控制信號控制的任何受控設(shè)備以及接收光信號的光收發(fā)機(jī)等等。
權(quán)利要求
1.一種受控設(shè)備，包括 外部端子；存儲器，用于存儲數(shù)據(jù)；處理器，用于經(jīng)由所述外部端子接收控制信號并基于所接收的控制信號來控制所述存儲器；多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連；以及切換單元，用于將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)總線根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，還根據(jù)能夠以比第一協(xié)議高的速率傳送數(shù)據(jù)的第二協(xié)議在所述處理器與所述存儲器之間傳送數(shù)據(jù)，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)總線根據(jù)第二協(xié)議直接在所述外部端子與所述存儲器之間傳送數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的受控設(shè)備，其中所述多個(gè)總線包括公共總線，形成第一傳輸路徑的一部分和第二傳輸路徑的一部分，所述公共總線的一端連接至所述外部端子，所述公共總線被設(shè)計(jì)為能夠根據(jù)第一協(xié)議和第二協(xié)議中的任一個(gè)來傳送數(shù)據(jù)；第一總線，形成第一傳輸路徑的一部分，所述第一總線的一端被配置為能夠連接至所述公共總線未連接至所述外部端子的那一端，所述第一總線的另一端連接至所述處理器; 以及第二總線，形成第二傳輸路徑的一部分，所述第二總線的一端被配置為能夠連接至所述公共總線未連接至所述外部端子的那一端，以及所述切換單元包括第一開關(guān)，所述第一開關(guān)的連接狀態(tài)能夠在第一連接狀態(tài)與第二連接狀態(tài)之間切換， 在所述第一連接狀態(tài)中，所述公共總線和所述第一總線彼此連接，而所述公共總線和所述第二總線彼此斷開，在所述第二連接狀態(tài)中，所述公共總線和所述第一總線彼此斷開，而所述公共總線和所述第二總線彼此連接。
3.根據(jù)權(quán)利要求2所述的受控設(shè)備，其中 所述多個(gè)總線包括第三總線，形成第一傳輸路徑的一部分和第二傳輸路徑的一部分，所述第三總線的一端連接至所述存儲器，所述第三總線被設(shè)計(jì)為能夠根據(jù)第二協(xié)議來傳送數(shù)據(jù)；以及第四總線，形成第一傳輸路徑的一部分，所述第四總線的一端被配置為能夠連接至所述第三總線未連接至所述存儲器的那一端，所述第四總線的另一端連接至所述處理器；所述第二總線未連接至所述公共總線的那一端被配置為能夠連接至所述第三總線未連接至所述存儲器的那一端，以及所述切換單元包括第二開關(guān)，所述第二開關(guān)的連接狀態(tài)能夠在第一連接狀態(tài)與第二連接狀態(tài)之間切換， 在所述第一連接狀態(tài)中，所述第三總線和所述第四總線彼此連接，而所述第三總線和所述第二總線彼此斷開，在所述第二連接狀態(tài)中，所述第三總線和所述第四總線彼此斷開，而所述第三總線和所述第二總線彼此連接。
4.根據(jù)權(quán)利要求3所述的受控設(shè)備，其中，所述切換單元被配置為當(dāng)?shù)谝磺袚Q信號輸入受控設(shè)備時(shí)，通過將第一開關(guān)切換至第一連接狀態(tài)并將第二開關(guān)切換至第一連接狀態(tài)，將傳輸狀態(tài)切換至第一傳輸狀態(tài)，以及當(dāng)?shù)诙袚Q信號輸入受控設(shè)備時(shí)，通過將第一開關(guān)切換至第二連接狀態(tài)并將第二開關(guān)切換至第二連接狀態(tài)，將傳輸狀態(tài)切換至第二傳輸狀態(tài)。
5.根據(jù)權(quán)利要求1所述的受控設(shè)備，其中，第一協(xié)議是I2C(集成電路間)協(xié)議，第二協(xié)議是SPI (串行外圍接口)協(xié)議。
6.根據(jù)權(quán)利要求1所述的受控設(shè)備，其中，所述受控設(shè)備是接收光信號的光收發(fā)機(jī)。
7.根據(jù)權(quán)利要求1所述的受控設(shè)備，其中，所述存儲器是非易失性存儲器。
8.一種適用于受控設(shè)備的受控方法，所述受控設(shè)備包括外部端子；存儲器，用于存儲數(shù)據(jù)；處理器，用于經(jīng)由所述外部端子接收控制信號并基于所接收的控制信號來控制所述存儲器；以及多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連，所述受控方法包括將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)總線根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，并根據(jù)能夠以比第一協(xié)議高的速率傳送數(shù)據(jù)的第二協(xié)議在所述處理器與所述存儲器之間傳送數(shù)據(jù)，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)總線根據(jù)第二協(xié)議直接在所述外部端子與所述存儲器之間傳送數(shù)據(jù)。
9.根據(jù)權(quán)利要求8所述的受控方法，其中所述多個(gè)總線包括公共總線，形成第一傳輸路徑的一部分和第二傳輸路徑的一部分，所述公共總線的一端連接至所述外部端子，所述公共總線被設(shè)計(jì)為能夠根據(jù)第一協(xié)議和第二協(xié)議中的任一個(gè)來傳送數(shù)據(jù)；第一總線，形成第一傳輸路徑的一部分，所述第一總線的一端被配置為能夠連接至所述公共總線未連接至所述外部端子的那一端，所述第一總線的另一端連接至所述處理器； 以及第二總線，形成第二傳輸路徑的一部分，所述第二總線的一端被配置為能夠連接至所述公共總線未連接至所述外部端子的那一端，以及所述受控方法包括通過第一開關(guān)在第一連接狀態(tài)與第二連接狀態(tài)之間切換連接狀態(tài)，在所述第一連接狀態(tài)中，所述公共總線和所述第一總線彼此連接，而所述公共總線和所述第二總線彼此斷開， 在所述第二連接狀態(tài)中，所述公共總線和所述第一總線彼此斷開，而所述公共總線和所述第二總線彼此連接。
10.根據(jù)權(quán)利要求9所述的受控方法，其中 所述多個(gè)總線包括第三總線，形成第一傳輸路徑的一部分和第二傳輸路徑的一部分，所述第三總線的一端連接至所述存儲器，所述第三總線被設(shè)計(jì)為能夠根據(jù)第二協(xié)議來傳送數(shù)據(jù)；以及第四總線，形成第一傳輸路徑的一部分，所述第四總線的一端被配置為能夠連接至所述第三總線未連接至所述存儲器的那一端，所述第四總線的另一端連接至所述處理器；所述第二總線未連接至所述公共總線的那一端被配置為能夠連接至所述第三總線未連接至所述存儲器的那一端，以及所述受控方法包括通過第二開關(guān)在第一連接狀態(tài)與第二連接狀態(tài)之間切換連接狀態(tài)，在所述第一連接狀態(tài)中，所述第三總線和所述第四總線彼此連接，而所述第三總線和所述第二總線彼此斷開， 在所述第二連接狀態(tài)中，所述第三總線和所述第四總線彼此斷開，而所述第三總線和所述第二總線彼此連接。
11.一種控制器，被配置為能夠連接至設(shè)置在受控設(shè)備中的外部端子，所述控制器包括控制信號輸出單元，用于根據(jù)第一協(xié)議、經(jīng)由外部端子將控制信號輸出至受控設(shè)備，所述控制信號用于使設(shè)置在受控設(shè)備中的處理器控制存儲器；以及指令信號輸出單元，用于根據(jù)能夠以比第一協(xié)議高的速率傳送數(shù)據(jù)的第二協(xié)議、經(jīng)由外部端子將指令信號輸出至受控設(shè)備，所述指令信號用于指示受控設(shè)備直接在所述控制器與設(shè)置在受控設(shè)備中的存儲器之間交換數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的控制器，其中所述控制器還包括用于輸出第一切換信號或第二切換信號的切換信號輸出單元； 所述控制信號輸出單元被配置為在輸出第一切換信號時(shí)輸出控制信號；以及所述指令信號輸出單元被配置為在輸出第二切換信號時(shí)輸出指令信號。
全文摘要
本發(fā)明涉及受控設(shè)備，所述受控設(shè)備包括外部端子；存儲器；處理器，用于根據(jù)經(jīng)由所述外部端子接收的控制信號來控制所述存儲器；多個(gè)總線，形成第一傳輸路徑和第二傳輸路徑，所述第一傳輸路徑經(jīng)由所述處理器將所述外部端子和所述存儲器相連，所述第二傳輸路徑通過旁路所述處理器將所述外部端子和所述存儲器直接相連；以及切換單元，用于將傳輸狀態(tài)切換至第一傳輸狀態(tài)或第二傳輸狀態(tài)，在所述第一傳輸狀態(tài)中，使形成第一傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)第一協(xié)議將控制信號從所述外部端子傳送至所述處理器，在所述第二傳輸狀態(tài)中，使形成第二傳輸路徑的總線中的一個(gè)或多個(gè)根據(jù)能夠以比第一協(xié)議更高的速率傳送數(shù)據(jù)的第二協(xié)議在所述外部端子與所述存儲器之間直接傳送數(shù)據(jù)。
文檔編號G06F13/42GK102426560SQ20111022721
公開日2012年4月25日 申請日期2011年8月9日 優(yōu)先權(quán)日2010年8月9日
發(fā)明者上里敦, 關(guān)幸治 申請人:日本電氣株式會社