專利名稱：乘法舍入實現(xiàn)方法和裝置的制作方法
技術領域：
本發(fā)明實施例涉及浮點計算技術，尤其涉及一種乘法舍入實現(xiàn)方法和裝置。
背景技術：
現(xiàn)代微處理器的浮點處理單元一般都包含一個兼容電氣電子工程師協(xié)會 (Institute of Electrical and Electronics Engineers，簡稱 IEEE) 754標準的浮,點乘法 器。由于30%以上的浮點操作是浮點乘法操作，所以浮點乘法器是決定浮點處理單元性能 的關鍵。浮點乘法通常包括譯碼、生成部分積、部分積壓縮、生成結果、以及將結果按規(guī)定 模式進行舍入這幾個步驟。浮點乘法在部分積壓縮之后會得到進位保留形式(carry save) 的結果，即進位保留進位結果(carry)與和結果(sum)這樣兩個數(shù)字串?，F(xiàn)有技術基于進 位結果與和結果得到最終舍入結果的方式是直接將進位結果與和結果相加按位相加，而后 對相加值進行舍入運算來得到舍入結果。舍入操作通常是根據(jù)待截去部分的數(shù)值選擇是否 對未截去部分的最低位執(zhí)行加1 (本文描述技術方案時所列出的數(shù)值，若未經(jīng)特別說明，則 均表示為二進制數(shù)值)操作來實現(xiàn)的。但是，在進行本發(fā)明的研究過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術存在如下缺陷浮點數(shù)的
二進制表示形式為01. X_lX_2......x_(n_1)x_(n)，其中η為自然數(shù)，在單精度計算中，規(guī)定η =
23，在雙精度計算中，規(guī)定η = 52。浮點數(shù)的十進制取值范圍為(2，1]。在進位結果與和結 果相加后，最高位可能產(chǎn)生進位，即發(fā)生溢出的情況。對于不溢出情況則按照上述方案對未 截去部分的最低位進行處理，但是當出現(xiàn)溢出情況時，數(shù)值需要右移一位，則應該對未截去 部分最低位的前一位進行處理?，F(xiàn)有技術中，若由于舍入操作而導致溢出，那么就需要再進 行一次舍入操作，即將因溢出而右移的一位進行舍入操作，這樣導致計算效率較低，影響了 浮點處理單元的性能。

發(fā)明內容
本發(fā)明實施例提供一種乘法舍入實現(xiàn)方法和裝置，以提高浮點乘法器舍入操作的 執(zhí)行效率，改善浮點處理單元的性能。本發(fā)明實施例提供了一種乘法舍入實現(xiàn)方法，包括分別獲取浮點數(shù)進位保留形式的進位結果與和結果，其中，所述浮點數(shù)劃分為高 位、L位、R位和黏著位，所述L位為保留部分的最低位，所述高位為保留部分除L位以外的 其余部分，所述R位為截去部分的最高位，所述黏著位為截去部分除R位以外的其余部分；將進位結果與和結果的高位和L位分別采用半加器相加，將R位采用全加器相加， 以獲取二次進位結果與二次和結果，并同時獲取所述高位相加后的高位溢出值，其中，所述 全加器采用根據(jù)當前舍入模式設定的輸入進位值作為輸入進位；根據(jù)當前舍入模式獲取L位的進位值與和位值；將L位的和位值作為舍入結果的L位，當識別到L位的進位值為0時，將所述二次進位結果與二次和結果的高位相加之和作為舍入結果的高位，當識別到L位的進位值為1 時，將所述二次進位結果與二次和結果的高位相加之和再加1作為舍入結果的高位。 本發(fā)明實施例還提供了一種乘法舍入實現(xiàn)裝置，包括至少L+2個半加器和一個全加器，用于分別獲取浮點數(shù)進位保留形式的進位結果 與和結果，其中，所述浮點數(shù)劃分為高位、L位、R位和黏著位，所述L位為保留部分的最低 位，所述高位為保留部分除L位以外的其余部分，所述R位為截去部分的最高位，所述黏著 位為截去部分除R位以外的其余部分，所述L+2個半加器用于進行所述進位結果與和結果 的高位和L位的相加操作，以獲取二次進位結果與二次和結果，并同時獲取所述高位相加 后的高位溢出值，所述全加器用于進行所述進位結果與和結果的R位的相加操作；輸入進位存儲器，用于存儲所述輸入進位值，為所述全加器提供輸入進位；進位與和位獲取模塊，用于根據(jù)當前舍入模式獲取L位的進位值與和位值；并行前綴加法器，用于計算獲取所述二次進位結果與二次和結果的高位相加之 和，以及獲取所述二次進位結果與二次和結果的高位相加之和加1 ；結果獲取模塊，用于將L位的和位值作為舍入結果的L位，當識別到L位的進位值 為0時，將所述二次進位結果與二次和結果的高位相加之和作為舍入結果的高位，當識別 到L位的進位值為1時，將所述二次進位結果與二次和結果的高位相加之和再加1作為舍 入結果的高位。本發(fā)明的技術方案，能夠提高浮點乘法器舍入操作的執(zhí)行效率，改善浮點處理單 元的性能。


圖1為本發(fā)明實施例一提供的乘法舍入實現(xiàn)方法的流程圖；圖2為本發(fā)明實施例二提供的乘法舍入實現(xiàn)方法的流程圖；圖3為本發(fā)明實施例二提供的乘法舍入實現(xiàn)方法的運算示意圖；圖4為本發(fā)明實施例三提供的乘法舍入實現(xiàn)方法中判斷平局情況的流程圖；圖5為本發(fā)明實施例四提供的乘法舍入實現(xiàn)方法的流程圖；圖6為本發(fā)明實施例五提供的乘法舍入實現(xiàn)方法的流程圖；圖7為本發(fā)明實施例提供的乘法舍入實現(xiàn)方法的運算示意圖。
具體實施例方式為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例 中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是 本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員 在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。浮點乘法器的舍入操作按照標準數(shù)據(jù)格式分為單精度浮點舍入和雙精度浮點舍 入，按照舍入模式則分為舍入到最近(Round to Nearest，簡稱RN)、舍入到正無窮(Round to+Infinite)、舍入到負無窮(Round to-Infinite)和舍入到零(Round to Zero)。舍入 到正無窮即將正數(shù)舍入到正無窮，舍入到負無窮即負數(shù)舍入到負無窮，由于表示正負的符 號不參與舍入操作，所以舍入到正無窮和舍入到負無窮可以統(tǒng)稱為舍入到無窮(Round toInfinite,簡稱RN)。單精度、雙精度、以及各種舍入模式都可以通過指令或者預配置來指 定，乘法器根據(jù)指定的模式進行操作。 浮點數(shù)可以通過指數(shù)位和尾數(shù)位01. X_lX_2......x_(n_1)x_(n)來表示。按照規(guī)定，單
精度浮點數(shù)的尾數(shù)位可以表示為01. X_lX_2......x_22x_23，其浮點精度值的位數(shù)為23，雙精度
浮點數(shù)的尾數(shù)位可以表示為01. X_lX_2......x_51x_52，其浮點精度值的位數(shù)為52。本發(fā)明實
施例以單精度和雙精度浮點數(shù)為例進行說明，但是本領域技術人員可以理解對于浮點精度 值的位數(shù)為其他數(shù)值時，本發(fā)明的技術方案同樣適用。本發(fā)明實施例主要涉及乘法運算中的舍入操作，可視為已知浮點數(shù)進位保留形式 的進位結果(carry)與和結果(sum)，且舍入操作不受進位結果與和結果獲取形式的限制。 進位結果與和結果是部分積的壓縮結果，其形式通常為X1Xtl. X-lX-2......X-^dX-^。當兩個浮點數(shù)相乘之后，其十進制取值范圍為(4，1]，其形式可以為
01· X-iX-2......X-(n-l)X-(n) Χ-1Χ-2......X-(n-l)X-(n)或川· X-^2......X—(n—Χ—(n)。 當部分積
壓縮之后的十進制取值范圍為(4，2]時，即后兩種形式，超出了規(guī)定的標準精度數(shù)據(jù)范圍， 稱之為發(fā)生溢出(overflow)，需要將進位結果與和結果的相加值右移一位，并對指數(shù)位加 1。由于結果右移，導致截去部分的位數(shù)發(fā)生了變化，所以在進行舍入過程中應考慮溢出的 情況。為描述方便，本文中定義浮點數(shù)尾數(shù)位的形式為01. Χ_ιΧ_2......浮點精
度值的位數(shù)為L，因此，浮點數(shù)舍入后保留部分的最低位為L位(Low)，舍入后截去部分的最
高位稱為R位(Round)，截去部分除R位以外的部分χ_(κ+1)......χ-(2Μ)χ-(2 稱為黏著位，保
留部分除L位以外的部分01. X_lX_2......x_a_D稱為高位。具體計算時，黏著位的位數(shù)可能
更多，最低位的位數(shù)會大于2L。例如，雙精度部分積的黏著位可以是X_53......X-K16X-K17，黏
著位的最低位并不影響本發(fā)明的實現(xiàn)。按照上述四段數(shù)位進行并行計算。在溢出情況下， 結果會右移，則L位和R位所對應的值也隨之變化，將進位結果的L位值和R位值分別記為 Lc'和Rc'，將和結果的L位值和R位值分別記為Ls'和Rs'。進位結果與和結果的高位 相加后的高位溢出值記為Rv，發(fā)生溢出時Rv等于1，不溢出時Rv等于0。基于上述設定，通過實施例對本發(fā)明的技術方案分別進行詳細描述。實施例一圖1為本發(fā)明實施例一提供的乘法舍入實現(xiàn)方法的流程圖，本實施例的方法具體 包括如下步驟步驟110、分別獲取浮點數(shù)進位保留形式的進位結果與和結果，如前所述，浮點數(shù) 劃分為高位、L位、R位和黏著位，L位為保留部分的最低位，高位為保留部分除L位以外的 其余部分，R位為截去部分的最高位，黏著位為截去部分除R位以外的其余部分；步驟120、將進位結果與和結果的高位和L位分別采用半加器相加，將R位采用 全加器相加，以獲取二次進位結果與二次和結果，并同時獲取高位相加后的高位溢出值，其 中，全加器采用根據(jù)當前舍入模式設定的輸入進位值Rin作為輸入進位；其中，每個半加器僅將兩個二進制數(shù)相加，而不考慮低位的進位值，相加得到進位 值與和位值，進位值進入二次進位結果的高一位，和位值進入二次和結果的當前位。半加器 的數(shù)量按照高位和L位的位數(shù)設置。全加器將三個二進制數(shù)相加，其中一個二進制數(shù)一般 是低位的進位值，作為輸入進位來參與相加。通過將低位的進位值設置為0，也可以將全加器作為半加器使用。步驟120為舍入操作的一次壓縮。 步驟130、根據(jù)當前舍入模式獲取L位的進位值與和位值；步驟140、將L位的和位值作為舍入結果的L位，當識別到L位的進位值為0時，將 二次進位結果與二次和結果的高位相加之和作為舍入結果的高位，當識別到L位的進位值 為1時，將二次進位結果與二次和結果的高位相加之和再加1作為舍入結果的高位。在步驟120獲取二次進位結果與二次和結果之后，還可以首先采用并行前綴加 法器(Parallel-Prefix Adder)來同時計算獲取二次進位結果(carryl)與二次和結果 (suml)的高位相加之和(suml+carryl)，以及獲取二次進位結果(carryl)與二次和結果 (suml)的高位相加之和再加1 (suml+carryl+1)。并行前綴加法器可以一次性得到兩數(shù)之和，以及兩數(shù)之和再加1，以供后續(xù)根據(jù)L 位的進位值進行選擇即可，提高了計算效率?；蛘撸部梢栽诓襟E140中，在識別L位的進位值之后，再計算獲取對應的高位相 加結果。本實施例的技術方案是首先計算得到一個無限精度的數(shù)值，再舍入到目標精度， 因此能夠適用于IEEE754標準的規(guī)定。本發(fā)明的技術方案可具體適用于舍入到最近、舍入到正無窮、舍入到負無窮和舍 入到零等多種舍入模式，下面通過實施例分別進行介紹。實施例二圖2為本發(fā)明實施例二提供的乘法舍入實現(xiàn)方法的流程圖，本實施例具體為浮點 數(shù)按照舍入到最近模式進行舍入的方法。舍入到最近可以通過舍入到最近的上限(Round to Nearest Up，簡稱RNU)再修正L位來實現(xiàn)。對于L位的修正，根據(jù)發(fā)明人在實現(xiàn)本發(fā)明 過程中的研究發(fā)現(xiàn)舍入到最近可以通過在舍入結果的R位加1，并在舍入結果的黏著位均 為0時將舍入結果的L位置0來得到。對于溢出和不溢出的兩種情況，不溢出時，應在舍入 結果的R位加1 ；在溢出時，應在L位，即R位的高一位加1，相當于在R位上加10，然后將 舍入結果右移一位。本實施例實現(xiàn)在一次壓縮過程中執(zhí)行舍入操作。在R位需要加的值可稱為輸入進位值，記作Rin，在不同舍入模式下，Rin設置為不 同數(shù)值。在舍入到最近模式下，Rin設定為1。上述思路為舍入到最近模式的計算思路，為了提高計算效率，本實施例采用在進 位結果與和結果相加的過程中，結合軟硬件來進行舍入到最近模式的操作，相加過程如圖3 所示，具體包括如下流程步驟210、分別獲取浮點數(shù)進位保留形式的進位結果(carry[1:_2L])與和結果 (sum[l -2L])，如前所述，浮點數(shù)劃分為高位、L位、R位和黏著位；步驟220、將進位結果與和結果的高位(carry [1:-(L-I)])與和結果 (sum[l:-(L-l)])和L位(Lc'和Ls')分別采用半加器相加，將進位結果與和結果的R位 (Rc'和Rs')采用全加器相加，以獲取二次進位結果(carryl)與二次和結果(suml)，并 同時獲取高位相加后的高位溢出值Rv。其中，全加器采用根據(jù)當前舍入模式設定的輸入進 位值Rin作為輸入進位，本實施例中，Rin = 1 ；在本實施例中，還需要進一步執(zhí)行步驟230、獲取進位結果與和結果的R位相加后的進位值，可稱為R位進位輸出值，記為Cout[-R]。后續(xù)符號Cout[-m]均可表示m位相加所產(chǎn)生的m位進位輸出值，m為自然 數(shù)。R位進位輸出值Cout [-R]可以通過超前進位鏈來生成，這樣可以提高速度，避免生成 Cout [-R]的邏輯作為關鍵路徑而成為舍入操作的瓶頸。 步驟240、根據(jù)當前舍入模式獲取L位的進位值與和位值，在本實施例中，當識別 到當前舍入模式為舍入到最近的模式時，步驟240具體為根據(jù)二次進位結果的L位值Lc、二次和結果中的L位值Ls和R位值Rs、高位溢出 值Rv、以及R位進位輸出值Cout [-R]，識別L位的進位值與和位值。在上述步驟240中，根據(jù)Lc、Ls、R、Rv和Cout [-R]來識別L位的進位值與和位值 的操作實際上是進行相加的操作。如圖3所示，R、Rv和Cout [-R]所處的位數(shù)相同，為相同 權重值，R、Rv和Cout [-R]相加所產(chǎn)生的進位值與Lc和Ls的位數(shù)相同，為相同權重。L位 的進位值，即R、Rv和Cout [-R]相加所產(chǎn)生的進位值再與Lc和Ls相加后最終得到的進位 值。因此，L位的進位值可以通過硬件全加器將Lc、Ls、R、Rv和Cout[-R]按照權重相加來 獲得。為簡化硬件，也可以采用查表的方式，在對應關系表中查詢獲取對應的L位的進位 值。在對應關系表中，Rs、Rv和Cout[-R]相加后的進位值，再與Lc和Ls相加獲得的進位 值與L位的進位值對應。Lc、Ls、R、Rv和Cout [-R]的值與L位的進位值的對應關系如表1 所示表 權利要求
1.一種乘法舍入實現(xiàn)方法，其特征在于，包括分別獲取浮點數(shù)進位保留形式的進位結果與和結果，其中，所述浮點數(shù)劃分為高位、L 位、R位和黏著位，所述L位為保留部分的最低位，所述高位為保留部分除L位以外的其余 部分，所述R位為截去部分的最高位，所述黏著位為截去部分除R位以外的其余部分；將進位結果與和結果的高位和L位分別采用半加器相加，將R位采用全加器相加，以獲 取二次進位結果與二次和結果，并同時獲取所述高位相加后的高位溢出值，其中，所述全加 器采用根據(jù)當前舍入模式設定的輸入進位值作為輸入進位；根據(jù)當前舍入模式獲取L位的進位值與和位值；將L位的和位值作為舍入結果的L位，當識別到L位的進位值為0時，將所述二次進位 結果與二次和結果的高位相加之和作為舍入結果的高位，當識別到L位的進位值為1時，將 所述二次進位結果與二次和結果的高位相加之和再加1作為舍入結果的高位。
2.根據(jù)權利要求1所述的方法，其特征在于，在獲取所述二次進位結果與二次和結果 之后，還包括采用并行前綴加法器同時計算獲取所述二次進位結果與二次和結果的高位相加之和， 以及獲取所述二次進位結果與二次和結果的高位相加之和加1。
3.根據(jù)權利要求1所述的方法，其特征在于，還包括當識別到當前舍入模式為舍入到最近時，將輸入進位值設置為1 ；當識別到當前舍入模式位舍入到零時，將輸入進位值設置為0。
4.根據(jù)權利要求3所述的方法，其特征在于，根據(jù)當前舍入模式獲取L位的進位值包括根據(jù)二次進位結果的L位值Lc、二次和結果的L位值Ls和R位值Rs、高位溢出值Rv、 以及二次進位結果與二次和結果中的R位進位輸出值Cout [-R]，在對應關系表中查詢獲取 對應的L位的進位值；所述對應關系表中，所述Rs、Rv和Cout[-R]相加后的進位值，再與所 述Lc和Ls相加獲得的進位值與所述L位的進位值對應。
5.根據(jù)權利要求3所述的方法，其特征在于，根據(jù)當前舍入到最近的舍入模式獲取L位 的和位值包括按照如下公式計算所述L位的和位值Lsb Lsb = Ls'Lc"(R&Rv|Cout[-R])&Rv|R&Cout[-R]其中，Ls為二次和結果的L位值；Lc為二次進位結果的L位值；Rv為所述高位溢出值； Rs為二次和結果的R位值；Cout[-R]為二次進位結果與二次和結果的R位相加的進位值； “表示異或運算；&表示與運算；I表示或運算。
6.根據(jù)權利要求3所述的方法，其特征在于，根據(jù)當前舍入到零的舍入模式獲取L位的 和位值包括按照如下公式計算所述L位的和位值Lsb Lsb = Ls"Cout[_L]其中，Ls為二次和結果的L位值；Cout[-L]為二次進位結果與二次和結果的最低位至 L+1位相加的進位值Γ表示異或運算。
7.根據(jù)權利要求3所述的方法，其特征在于，當識別到當前舍入模式為舍入到最近時， 在獲取所述舍入結果之后，還包括當識別到所述高位溢出值為0時，確定判斷位數(shù)K等于R，當識別到所述高位溢出值為 1時，確定所述判斷位數(shù)K等于L ；判斷所述黏著位的最低位至K+1位是否全為零，若是，則確定零標志Z等于0，若否，則 確定零標志Z等1 ；按照如下公式計算平局判斷信號tie_c0nd tie—cond = ((sum[-K] "carry [-K] "Cout [-K]) &Z-(K+1))其中， 代表非運算；sum[-K]為二次和結果的K位值；Carry[-K]為二次進位結果的K 位值；Cout[-K])為二次進位結果與二次和結果的最低位至K+1位相加的進位值；當判斷出所述平局判斷信號tie_COnd等于1時，將所述舍入結果的L位置0，當判斷出 所述平局判斷信號tie_COnd等于0時，保持所述舍入結果的L位不變。
8.根據(jù)權利要求7所述的方法，其特征在于，在獲取所述舍入結果之后，判斷所述黏著 位的最低位至K+1位是否全為零，若是，則確定零標志Z等于0，若否，則確定零標志Z等1 包括按照如下公式計算所述黏著位的最低位至K位中各位的快速預測值ζ [i] z [i]= ((sum[i] "carry[i]) “ (sum[i-l] | carry[i-l])) ~2n < i < - (K+1) 其中，2n為所述黏著位最低位的位數(shù)值； 按照如下公式進行按位相與運算得到Κ+1位的所述零標志Z Ζ_(κ+1) = &ζ[-(Κ+1) :-2η]。
9.根據(jù)權利要求1所述的方法，其特征在于還包括當識別到當前舍入模式為舍入到無窮時，將輸入進位值設置為0 ； 且在獲取到浮點數(shù)進位保留形式的進位結果與和結果之后，還包括在所述進位結果 與和結果的黏著位的各位分別加1。
10.根據(jù)權利要求9所述的方法，其特征在于，根據(jù)當前舍入到無窮的舍入模式獲取L 位的進位值包括根據(jù)二次和結果的L位值Ls、高位溢出值Rv、以及二次進位結果與二次和結果最低位 至L+1位相加的進位值Cout [-L]，在對應關系表中查詢獲取對應的L位的進位值；所述對 應關系表中，所述Ls、Rv和Cout [-L]相加后的進位值與所述L位的進位值對應。
11.根據(jù)權利要求9所述的方法，其特征在于，根據(jù)當前舍入到無窮的舍入模式獲取L 位的和位值包括按照如下公式計算所述L位的和位值Lsb Lsb = Ls"Cout[-L])"Rv其中，Ls為二次和結果的L位值；Cout[-(L+l)]為二次進位結果與二次和結果的最低 位至L+1位相加的進位值Γ表示異或運算。
12.根據(jù)權利要求4 8、10 11任一所述的方法，其特征在于所述Cout[i]值采用 超前生成鏈計算獲取，其中，i為自然數(shù)。
13.—種乘法舍入實現(xiàn)裝置，其特征在于，包括至少L+2個半加器和一個全加器，用于分別獲取浮點數(shù)進位保留形式的進位結果與和 結果，其中，所述浮點數(shù)劃分為高位、L位、R位和黏著位，所述L位為保留部分的最低位，所 述高位為保留部分除L位以外的其余部分，所述R位為截去部分的最高位，所述黏著位為截去部分除R位以外的其余部分，所述L+2個半加器用于進行所述進位結果與和結果的高位 和L位的相加操作，以獲取二次進位結果與二次和結果，并同時獲取所述高位相加后的高 位溢出值，所述全加器用于進行所述進位結果與和結果的R位的相加操作； 輸入進位存儲器，用于存儲所述輸入進位值，為所述全加器提供輸入進位； 進位與和位獲取模塊，用于根據(jù)當前舍入模式獲取L位的進位值與和位值； 并行前綴加法器，用于計算獲取所述二次進位結果與二次和結果的高位相加之和，以 及獲取所述二次進位結果與二次和結果的高位相加之和加1 ；結果獲取模塊，用于將L位的和位值作為舍入結果的L位，當識別到L位的進位值為 0時，將所述二次進位結果與二次和結果的高位相加之和作為舍入結果的高位，當識別到L 位的進位值為1時，將所述二次進位結果與二次和結果的高位相加之和再加1作為舍入結 果的高位。
14.根據(jù)權利要求13所述的裝置，其特征在于L = 52，采用輸入進位置0的全加器作 為第24個半加器。
15.根據(jù)權利要求13所述的裝置，其特征在于，還包括注入模塊，用于在所述進位結果與和結果的黏著位的各位分別加1。
全文摘要
本發(fā)明公開了一種乘法舍入實現(xiàn)方法和裝置。該方法包括分別獲取浮點數(shù)進位保留形式的進位結果與和結果；將進位結果與和結果的高位和L位分別采用半加器相加，將R位采用全加器相加，以獲取二次進位結果與二次和結果，并同時獲取高位相加后的高位溢出值；根據(jù)當前舍入模式獲取L位的進位值與和位值；將L位的和位值作為舍入結果的L位，當識別到L位的進位值為0時，將二次進位結果與二次和結果的高位相加之和作為舍入結果的高位，當識別到L位的進位值為1時，將二次進位結果與二次和結果的高位相加之和再加1作為舍入結果的高位。本發(fā)明能夠提高浮點乘法器舍入操作的執(zhí)行效率，改善浮點處理單元的性能。
文檔編號G06F7/57GK102004627SQ201010532090
公開日2011年4月6日 申請日期2010年11月1日 優(yōu)先權日2010年11月1日
發(fā)明者周昔平 申請人:深圳市海思半導體有限公司