專利名稱：一種測試裝置和測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及硬件測試技術(shù)，更具體地說，涉及一種測試裝置和測試方法。
背景技術(shù)：
L2 Cache(二級緩存)是位于處理器內(nèi)核和內(nèi)存(即主存儲器DRAM((Dynamic RAM，動態(tài)隨機訪問存儲器))之間的容量較小但讀寫速度很快的存儲器，通常由SRAM(靜態(tài) 隨機存儲器)組成。二級緩存用來存放那些被CPU頻繁使用的數(shù)據(jù)，以便使CPU不必依賴 于速度較慢的DRAM(動態(tài)隨機存儲器)。二級緩存歷來屬于速度極快而價格也相當(dāng)昂貴的 一類存儲器。由于SRAM采用了與制作CPU相同的半導(dǎo)體工藝，因此與動態(tài)存儲器DRAM比 較，SRAM的存取速度快，但價格很高。如上文所述，二級緩存用于在CPU和內(nèi)存之間緩沖數(shù)據(jù)，因此其出現(xiàn)異常必然導(dǎo) 致整個系統(tǒng)無法正常工作。因此，有必要對二級緩存進行測試。然而，現(xiàn)有技術(shù)缺乏對二級 緩存的有效測試方法。因此，需要一種測試方案，可實現(xiàn)對二級緩存的有效測試。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)無法對二級緩存進行有效測試的缺 陷，提供一種測試裝置和測試方法。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是—種測試裝置，用于對處理器的二級緩存進行測試，該二級緩存與內(nèi)存通信連接， 所述測試裝置包括比較模塊；控制模塊，與比較模塊通信連接，并通過總線與所述二級緩存通信連接，用于向所 述比較模塊發(fā)出寫入數(shù)據(jù)，并通過所述總線向所述二級緩存發(fā)出寫入地址和所述寫入數(shù) 據(jù)，以控制所述二級緩存依據(jù)所述寫入地址將所述寫入數(shù)據(jù)寫入內(nèi)存；監(jiān)聽模塊，分別與比較模塊和所述內(nèi)存通信連接，并通信連接至所述總線，用于對 所述總線進行監(jiān)聽，以獲取所述寫入地址，然后在預(yù)設(shè)等待時間過后，依據(jù)該寫入地址在內(nèi) 存中讀取對應(yīng)的存儲數(shù)據(jù)，再將讀取的存儲數(shù)據(jù)發(fā)往比較模塊；所述比較模塊用于對收到的寫入數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果， 據(jù)此對二級緩存進行測試。優(yōu)選的，所述控制模塊還用于向所述比較模塊發(fā)出所述寫入地址；所述監(jiān)聽模塊 還用于將所述寫入地址發(fā)往所述比較模塊；所述比較模塊還用于對收到的來自控制模塊和 監(jiān)聽模塊的寫入地址進行比較，得到地址比較結(jié)果，并基于所述數(shù)據(jù)比較結(jié)果和所述地址 比較結(jié)果對二級緩存進行測試。優(yōu)選的，所述總線為AHB總線。一種測試裝置，用于對處理器的二級緩存進行測試，該二級緩存與內(nèi)存通信連接，
4所述測試裝置包括比較模塊；控制模塊，與比較模塊通信連接，并通過總線與所述二級緩存通信連接，用于通過 所述總線向所述二級緩存發(fā)出讀取地址，以及接收所述二級緩存依據(jù)該讀取地址找到的讀 取數(shù)據(jù)，并將該讀取數(shù)據(jù)發(fā)往比較模塊；監(jiān)聽模塊，分別與比較模塊和所述內(nèi)存通信連接，并通信連接至所述總線，用于對 所述總線進行監(jiān)聽，以獲取所述讀取地址，據(jù)此在內(nèi)存中讀取對應(yīng)的存儲數(shù)據(jù)，然后將該存 儲數(shù)據(jù)發(fā)往比較模塊；所述比較模塊用于對所述讀取數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù) 此對二級緩存進行測試。優(yōu)選的，所述控制模塊還用于向所述比較模塊發(fā)出所述讀取地址；所述監(jiān)聽模塊 還用于將所述讀取地址發(fā)往所述比較模塊；所述比較模塊還用于對收到的來自控制模塊和 監(jiān)聽模塊的讀取地址進行比較，得到地址比較結(jié)果，并基于所述數(shù)據(jù)比較結(jié)果和所述地址 比較結(jié)果對二級緩存進行測試。優(yōu)選的，所述總線為AHB總線。一種測試方法，用于對處理器的二級緩存進行測試，該二級緩存與內(nèi)存通信連接， 所述測試方法包括控制步驟，包括通過總線向所述二級緩存發(fā)出寫入地址和測試數(shù)據(jù)，以控制所述 二級緩存依據(jù)所述寫入地址將所述測試數(shù)據(jù)寫入內(nèi)存；監(jiān)聽步驟，包括對所述總線進行監(jiān)聽，以獲取所述寫入地址，然后在預(yù)設(shè)等待時間 過后，依據(jù)該寫入地址在內(nèi)存中讀取對應(yīng)的存儲數(shù)據(jù)；比較步驟，包括對測試數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此對二級 緩存進行測試。優(yōu)選的，所述比較步驟還包括對控制步驟中發(fā)出的寫入地址和監(jiān)聽步驟中監(jiān)聽到 的寫入地址進行比較，得到地址比較結(jié)果，并基于所述數(shù)據(jù)比較結(jié)果和所述地址比較結(jié)果 對二級緩存進行測試。一種測試方法，用于對處理器的二級緩存進行測試，該二級緩存與內(nèi)存通信連接， 所述測試方法包括控制步驟，包括通過所述總線向所述二級緩存發(fā)出讀取地址，以及接收所述二級 緩存依據(jù)該讀取地址找到的讀取數(shù)據(jù)；監(jiān)聽步驟，包括對所述總線進行監(jiān)聽，以獲取所述讀取地址，據(jù)此在內(nèi)存中讀取對 應(yīng)的存儲數(shù)據(jù)；比較步驟，包括對所述讀取數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此對 二級緩存進行測試。優(yōu)選的，所述比較步驟還包括對控制步驟中發(fā)出的讀取地址和監(jiān)聽步驟中監(jiān)聽到 的讀取地址進行比較，得到地址比較結(jié)果，并基于所述數(shù)據(jù)比較結(jié)果和所述地址比較結(jié)果 對二級緩存進行測試。實施本發(fā)明的技術(shù)方案，具有以下有益效果本發(fā)明提供的技術(shù)方案可通過讀寫 兩個方面來對二級緩存進行測試。在寫操作時，通過向二級緩存發(fā)送寫入地址和待寫入數(shù)據(jù)，來控制二級緩存依據(jù)寫入地址將待寫入數(shù)據(jù)寫入內(nèi)存。此后，再依據(jù)該寫入地址從內(nèi)存 中獲取對應(yīng)的數(shù)據(jù)。最后，通過將待寫入數(shù)據(jù)與從內(nèi)存中獲取的數(shù)據(jù)進行比較，來完成對二 級緩存的測試。在讀操作時，通過向二級緩存發(fā)送讀取地址，來控制二級緩存查找對應(yīng)的數(shù) 據(jù)。此后，再依據(jù)該讀取地址從內(nèi)存中直接獲取對應(yīng)的數(shù)據(jù)。最后，通過將二級緩存找到的 數(shù)據(jù)與從內(nèi)存中直接獲取的數(shù)據(jù)進行比較，來完成對二級緩存的測試。由此可見，本發(fā)明提 供的技術(shù)方案可實現(xiàn)對二級緩存的精確測試。


下面將結(jié)合附圖及實施例對本發(fā)明作進一步說明，附圖中圖1是依據(jù)本發(fā)明一較佳實施例的測試裝置的邏輯結(jié)構(gòu)示意圖；圖2是依據(jù)本發(fā)明一較佳實施例的測試方法的流程圖；圖3是依據(jù)本發(fā)明一較佳實施例的測試方法的流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對 本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。本發(fā)明提供了一種測試裝置和測試方法，可通過讀寫兩個方面來對二級緩存進行 測試。在寫操作時，通過向二級緩存發(fā)送寫入地址和待寫入數(shù)據(jù)，來控制二級緩存依據(jù)寫入 地址將待寫入數(shù)據(jù)寫入內(nèi)存。此后，再依據(jù)該寫入地址從內(nèi)存中獲取對應(yīng)的數(shù)據(jù)。最后，通 過將待寫入數(shù)據(jù)與從內(nèi)存中獲取的數(shù)據(jù)進行比較，來完成對二級緩存的測試。在讀操作時， 通過向二級緩存發(fā)送讀取地址，來控制二級緩存查找對應(yīng)的數(shù)據(jù)。此后，再依據(jù)該讀取地址 從內(nèi)存中直接獲取對應(yīng)的數(shù)據(jù)。最后，通過將二級緩存找到的數(shù)據(jù)與從內(nèi)存中直接獲取的 數(shù)據(jù)進行比較，來完成對二級緩存的測試。由此可見，本發(fā)明提供的技術(shù)方案可實現(xiàn)對二級 緩存的精確測試。下面就結(jié)合附圖和具體實施例來詳細描述本發(fā)明的技術(shù)方案。圖1是依據(jù)本發(fā)明一較佳實施例的測試裝置100的邏輯結(jié)構(gòu)示意圖。本發(fā)明提供 的測試裝置用于對處理器的二級緩存108進行測試，該二級緩存108通過例如但不限于AHB 總線(Advanced High performance Bus，高性能總線)與內(nèi)存110通信連接。在具體實現(xiàn) 過程中，內(nèi)存110可通過“DRAM控制器+DRAM(Dynamic Random Access Memory，動態(tài)隨機存 取存儲器)”的方式來實現(xiàn)。本發(fā)明提供的測試裝置包括控制模塊102、監(jiān)聽模塊104和比較模塊106，其中，控 制模塊102通過總線112 (例如但不限于AHB總線)與二級緩存108通信連接，而監(jiān)聽模塊 104則通信連接至該總線112上。此外，控制模塊102和監(jiān)聽模塊104還分別與比較模塊 106通信連接，監(jiān)聽模塊104還與內(nèi)存110通信連接。本發(fā)明提供的測試裝置可在寫操作和 讀操作兩個方面對二級緩存108進行測試，下面就來分別描述在寫操作和讀操作兩個過程 中本發(fā)明測試裝置中各模塊的功能。首先描述本發(fā)明測試裝置各功能模塊在寫操作過程中的具體功能?？刂颇K102用于通過總線112向二級緩存108發(fā)出寫入地址和寫入數(shù)據(jù)，以控 制所述二級緩存108依據(jù)所述寫入地址將所述寫入數(shù)據(jù)寫入內(nèi)存110。在具體實現(xiàn)過程中，
6控制模塊102發(fā)出的寫入地址和寫入數(shù)據(jù)在內(nèi)容和發(fā)送方式上與現(xiàn)有技術(shù)中處理器內(nèi)核 發(fā)送給二級緩存108的寫入地址和寫入數(shù)據(jù)相同。二級緩存108接收寫入地址和寫入數(shù)據(jù)并依據(jù)寫入地址將寫入數(shù)據(jù)寫入內(nèi)存110 的具體技術(shù)內(nèi)容已經(jīng)在現(xiàn)有技術(shù)中做了清楚的描述，因此本文不再詳細贅述。在具體實現(xiàn)過程中，除了將寫入地址和寫入數(shù)據(jù)發(fā)往二級緩存108外，控制模塊 102還會將寫入數(shù)據(jù)發(fā)往比較模塊106。作為可選的，控制模塊102還可將寫入地址也發(fā)往 比較模塊106監(jiān)聽模塊104用于對總線112進行監(jiān)聽，以獲取控制模塊102發(fā)往二級緩存108 的所述寫入地址，并且在預(yù)設(shè)等待時間過后，依據(jù)該寫入地址在內(nèi)存110中讀取對應(yīng)的存 儲數(shù)據(jù)，然后將讀取的存儲數(shù)據(jù)發(fā)往比較模塊106。作為可選的，監(jiān)聽模塊106還可將獲取 的寫入地址也發(fā)往比較模塊106。在具體實現(xiàn)過程中，監(jiān)聽模塊104需等待二級緩存108依據(jù)寫入地址將寫入數(shù)據(jù) 寫入內(nèi)存110后方可讀取相應(yīng)的存儲數(shù)據(jù)，因此，可設(shè)置一等待時間，在該等待時間過后， 監(jiān)聽模塊104方可依據(jù)寫入地址在內(nèi)存110中讀取對應(yīng)的存儲數(shù)據(jù)。比較模塊106用于接收并對比控制模塊102發(fā)來的寫入數(shù)據(jù)和監(jiān)聽模塊104發(fā)來 的存儲數(shù)據(jù)，得到數(shù)據(jù)比較結(jié)果，據(jù)此對二級緩存108進行測試。在具體實現(xiàn)過程中，除了將收到的存儲數(shù)據(jù)和寫入數(shù)據(jù)進行對比以外，比較模塊 106還可對分別從控制模塊102和監(jiān)聽模塊104收到的寫入地址進行比較，得到地址比較結(jié) 果，并結(jié)合上文所述的數(shù)據(jù)比較結(jié)果，來對二級緩存108進行測試。接下來描述本發(fā)明測試裝置各功能模塊在讀操作過程中的具體功能。控制模塊102用于通過總線112將讀取地址發(fā)往二級緩存108，以及接收二級緩存 108依據(jù)該讀取地址找到的讀取數(shù)據(jù)，并將該讀取數(shù)據(jù)發(fā)往比較模塊106。在具體實現(xiàn)過程 中，控制模塊102還可將上述讀取地址發(fā)往比較模塊106。在具體實現(xiàn)過程中，控制模塊102發(fā)出的讀取地址在內(nèi)容和發(fā)送方式上與現(xiàn)有技 術(shù)中處理器內(nèi)核發(fā)送給二級緩存108的讀取地址相同。二級緩存108接收讀取地址并依據(jù)讀取地址查找讀取數(shù)據(jù)的具體技術(shù)內(nèi)容已經(jīng) 在現(xiàn)有技術(shù)中做了清楚的描述，因此本文不再詳細贅述。應(yīng)注意，二級緩存108在查找讀 取數(shù)據(jù)時首先在自身存儲的數(shù)據(jù)中查找對應(yīng)的數(shù)據(jù)，若未找到對應(yīng)的數(shù)據(jù)，則將從內(nèi)存110 中查找對應(yīng)的數(shù)據(jù)。監(jiān)聽模塊104用于監(jiān)聽總線112，以獲取控制模塊102發(fā)往二級緩存108的讀取地 址，據(jù)此在內(nèi)存Iio中讀取對應(yīng)的存儲數(shù)據(jù)，然后將該存儲數(shù)據(jù)發(fā)往比較模塊106。在具體 實現(xiàn)過程中，監(jiān)聽模塊104還可將上述監(jiān)聽到的讀取地址發(fā)往比較模塊106。比較模塊106用于接收并對比控制模塊102發(fā)出的讀取數(shù)據(jù)和監(jiān)聽模塊104發(fā)來 的存儲數(shù)據(jù)，得到數(shù)據(jù)比較結(jié)果，據(jù)此對二級緩存108進行測試。在具體實現(xiàn)過程中，除了將收到的數(shù)據(jù)進行對比以外，比較模塊106還可對分別 從控制模塊102和監(jiān)聽模塊104收到的讀取地址進行比較，得到地址比較結(jié)果，并結(jié)合上文 所述的數(shù)據(jù)比較結(jié)果，來對二級緩存108進行測試。本發(fā)明還提供了一種測試方法，下面就結(jié)合圖2和圖3對其進行詳細描述。圖2是依據(jù)本發(fā)明一較佳實施例的測試方法200的流程圖。測試方法200用于通過寫操作來對二級緩存進行測試。如圖2所示，方法200開始于步驟202。隨后，在下一步驟204，執(zhí)行控制步驟，包括通過總線(例如但不限于AHB總線)向 二級緩存發(fā)出寫入地址和寫入數(shù)據(jù)，以控制二級緩存依據(jù)所述寫入地址將所述寫入數(shù)據(jù)寫 入內(nèi)存。在具體實現(xiàn)過程中，控制步驟描述的內(nèi)容與圖1中控制模塊在寫操作過程中執(zhí)行 的操作相同。隨后，在下一步驟206，執(zhí)行監(jiān)聽步驟，包括監(jiān)聽上述總線以獲取所述寫入地址，在 預(yù)設(shè)等待時間過后，依據(jù)該寫入地址在內(nèi)存中讀取對應(yīng)的存儲數(shù)據(jù)并發(fā)出。在具體實現(xiàn)過程中，監(jiān)測步驟描述的內(nèi)容與圖1中監(jiān)測模塊在寫操作過程中執(zhí)行 的操作相同。隨后，在下一步驟208，執(zhí)行比較步驟，包括對控制步驟中發(fā)出的寫入數(shù)據(jù)和監(jiān)聽 步驟中獲取的存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此對二級緩存進行測試。在具體實現(xiàn)過程中，比較步驟描述的內(nèi)容與圖1中比較模塊在寫操作過程中執(zhí)行 的操作相同。最后，方法200結(jié)束于步驟210。圖3是依據(jù)本發(fā)明一較佳實施例的測試方法300的流程圖。測試方法300用于通 過讀操作來對二級緩存進行測試。如圖3所示，方法300開始于步驟302。隨后，在下一步驟304，執(zhí)行控制步驟，包括通過總線向二級緩存發(fā)出讀取地址，以 及接收所述二級緩存依據(jù)該讀取地址找到的讀取數(shù)據(jù)。在具體實現(xiàn)過程中，控制步驟描述的內(nèi)容與圖1中控制模塊在讀操作過程中執(zhí)行 的操作相同。隨后，在下一步驟306，執(zhí)行監(jiān)聽步驟，包括監(jiān)聽上述總線以獲取所述讀取地址，據(jù) 此在內(nèi)存中讀取對應(yīng)的存儲數(shù)據(jù)并發(fā)出。在具體實現(xiàn)過程中，監(jiān)聽步驟描述的內(nèi)容與圖1中監(jiān)聽模塊在讀操作過程中執(zhí)行 的操作相同。隨后，在下一步驟308，執(zhí)行比較步驟，包括將控制步驟中得到的讀取數(shù)據(jù)和監(jiān)聽 步驟中得到的存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此對二級緩存進行測試。在具體實現(xiàn)過程中，比較步驟描述的內(nèi)容與圖1中比較模塊在讀操作過程中執(zhí)行 的操作相同。最后，方法300結(jié)束于步驟310。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種測試裝置，用于對處理器的二級緩存進行測試，該二級緩存與內(nèi)存通信連接，其 特征在于，所述測試裝置包括比較模塊；控制模塊，與比較模塊通信連接，并通過總線與所述二級緩存通信連接，用于向所述比 較模塊發(fā)出寫入數(shù)據(jù)，并通過所述總線向所述二級緩存發(fā)出寫入地址和所述寫入數(shù)據(jù)，以 控制所述二級緩存依據(jù)所述寫入地址將所述寫入數(shù)據(jù)寫入內(nèi)存；監(jiān)聽模塊，分別與比較模塊和所述內(nèi)存通信連接，并通信連接至所述總線，用于對所述 總線進行監(jiān)聽，以獲取所述寫入地址，然后在預(yù)設(shè)等待時間過后，依據(jù)該寫入地址在內(nèi)存中 讀取對應(yīng)的存儲數(shù)據(jù)，再將讀取的存儲數(shù)據(jù)發(fā)往比較模塊；所述比較模塊用于對收到的寫入數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此 對二級緩存進行測試。
2.根據(jù)權(quán)利要求1所述的測試裝置，其特征在于，所述控制模塊還用于向所述比較模 塊發(fā)出所述寫入地址；所述監(jiān)聽模塊還用于將所述寫入地址發(fā)往所述比較模塊；所述比較 模塊還用于對收到的來自控制模塊和監(jiān)聽模塊的寫入地址進行比較，得到地址比較結(jié)果， 并基于所述數(shù)據(jù)比較結(jié)果和所述地址比較結(jié)果對二級緩存進行測試。
3.根據(jù)權(quán)利要求1所述的測試裝置，其特征在于，所述總線為AHB總線。
4.一種測試裝置，用于對處理器的二級緩存進行測試，該二級緩存與內(nèi)存通信連接，其 特征在于，所述測試裝置包括比較模塊；控制模塊，與比較模塊通信連接，并通過總線與所述二級緩存通信連接，用于通過所述 總線向所述二級緩存發(fā)出讀取地址，以及接收所述二級緩存依據(jù)該讀取地址找到的讀取數(shù) 據(jù)，并將該讀取數(shù)據(jù)發(fā)往比較模塊；監(jiān)聽模塊，分別與比較模塊和所述內(nèi)存通信連接，并通信連接至所述總線，用于對所述 總線進行監(jiān)聽，以獲取所述讀取地址，據(jù)此在內(nèi)存中讀取對應(yīng)的存儲數(shù)據(jù)，然后將該存儲數(shù) 據(jù)發(fā)往比較模塊；所述比較模塊用于對所述讀取數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此對 二級緩存進行測試。
5.根據(jù)權(quán)利要求4所述的測試裝置，其特征在于，所述控制模塊還用于向所述比較模 塊發(fā)出所述讀取地址；所述監(jiān)聽模塊還用于將所述讀取地址發(fā)往所述比較模塊；所述比較 模塊還用于對收到的來自控制模塊和監(jiān)聽模塊的讀取地址進行比較，得到地址比較結(jié)果， 并基于所述數(shù)據(jù)比較結(jié)果和所述地址比較結(jié)果對二級緩存進行測試。
6.根據(jù)權(quán)利要求4或5所述的測試裝置，其特征在于，所述總線為AHB總線。
7.—種測試方法，用于對處理器的二級緩存進行測試，該二級緩存與內(nèi)存通信連接，其 特征在于，所述測試方法包括控制步驟，包括通過總線向所述二級緩存發(fā)出寫入地址和測試數(shù)據(jù)，以控制所述二級 緩存依據(jù)所述寫入地址將所述測試數(shù)據(jù)寫入內(nèi)存；監(jiān)聽步驟，包括對所述總線進行監(jiān)聽，以獲取所述寫入地址，然后在預(yù)設(shè)等待時間過 后，依據(jù)該寫入地址在內(nèi)存中讀取對應(yīng)的存儲數(shù)據(jù)；比較步驟，包括對測試數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此對二級緩存進行測試。
8.根據(jù)權(quán)利要求7所述的測試方法，其特征在于，所述比較步驟還包括對控制步驟中 發(fā)出的寫入地址和監(jiān)聽步驟中監(jiān)聽到的寫入地址進行比較，得到地址比較結(jié)果，并基于所 述數(shù)據(jù)比較結(jié)果和所述地址比較結(jié)果對二級緩存進行測試。
9.一種測試方法，用于對處理器的二級緩存進行測試，該二級緩存與內(nèi)存通信連接，其 特征在于，所述測試方法包括控制步驟，包括通過所述總線向所述二級緩存發(fā)出讀取地址，以及接收所述二級緩存 依據(jù)該讀取地址找到的讀取數(shù)據(jù)；監(jiān)聽步驟，包括對所述總線進行監(jiān)聽，以獲取所述讀取地址，據(jù)此在內(nèi)存中讀取對應(yīng)的 存儲數(shù)據(jù)；比較步驟，包括對所述讀取數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此對二級 緩存進行測試。
10.根據(jù)權(quán)利要求9所述的測試方法，其特征在于，所述比較步驟還包括對控制步驟中 發(fā)出的讀取地址和監(jiān)聽步驟中監(jiān)聽到的讀取地址進行比較，得到地址比較結(jié)果，并基于所 述數(shù)據(jù)比較結(jié)果和所述地址比較結(jié)果對二級緩存進行測試。
全文摘要
本發(fā)明涉及硬件測試技術(shù)，針對現(xiàn)有技術(shù)無法對二級緩存進行有效測試的缺陷，提供一種測試裝置和測試方法。測試裝置包括比較模塊；控制模塊，與比較模塊通信連接，并通過總線與二級緩存通信連接，用于向比較模塊發(fā)出數(shù)據(jù)，并通過總線向二級緩存發(fā)出地址和數(shù)據(jù)，以控制二級緩存依據(jù)地址將數(shù)據(jù)寫入內(nèi)存；監(jiān)聽模塊用于對總線進行監(jiān)聽，以獲取寫入地址，然后在預(yù)設(shè)等待時間過后，依據(jù)該寫入地址在內(nèi)存中讀取對應(yīng)的存儲數(shù)據(jù)，再將讀取的存儲數(shù)據(jù)發(fā)往比較模塊；比較模塊用于對收到的寫入數(shù)據(jù)和存儲數(shù)據(jù)進行比較，得到數(shù)據(jù)比較結(jié)果，據(jù)此對二級緩存進行測試。本發(fā)明還提供了一種測試裝置和測試方法。本發(fā)明提供的技術(shù)方案可實現(xiàn)對二級緩存的精確測試。
文檔編號G06F11/22GK102147757SQ20101011156
公開日2011年8月10日 申請日期2010年2月8日 優(yōu)先權(quán)日2010年2月8日
發(fā)明者徐駿宇, 王恒軍, 胡勝發(fā), 趙玉梅 申請人:安凱(廣州)微電子技術(shù)有限公司