專利名稱：用于存儲(chǔ)裝置訓(xùn)練的嵌入式可編程元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)裝置以及訓(xùn)練此類裝置的接口。
背景技術(shù)：
在操作過程中，存儲(chǔ)裝置(例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamicrandom access memory ；DRAM))可能遭遇其周圍條件發(fā)生變化。例如，輸入信號(hào)的波形可能有所變化，導(dǎo)致 難以解釋數(shù)據(jù)。此類信號(hào)的數(shù)據(jù)眼可能移動(dòng)，導(dǎo)致難以定位。而且，其他條件也可能變化。 例如，存儲(chǔ)裝置的工作時(shí)鐘速度可能需要改變。此外，該存儲(chǔ)裝置接口處的帶寬可能需要改 變或受到限制，或者功耗可能需要調(diào)整。此類變化可影響該存儲(chǔ)裝置的性能。理想情況下，存儲(chǔ)裝置應(yīng)當(dāng)有能力適應(yīng)此類變化，以減少此類變化對(duì)存儲(chǔ)裝置性 能的影響。但是，目前，存儲(chǔ)裝置響應(yīng)此類變化條件的能力很有限。而且，與其他協(xié)議相比， 例如圖形雙數(shù)據(jù)率第5版(Graphics Double Data Rate 5 ；⑶DR5)等較新的協(xié)議要求更快 的操作，因而要求存儲(chǔ)裝置快速適應(yīng)變化條件。因此，需要提供一種系統(tǒng)和方法以使存儲(chǔ)裝置(例如DRAM)能夠響應(yīng)其操作環(huán)境 中的變化條件而快速地進(jìn)行自調(diào)整或重訓(xùn)練。

發(fā)明內(nèi)容
本發(fā)明的詳細(xì)描述中，所提及的“一實(shí)施例”、“示例實(shí)施例”等表示所描述的實(shí)施 例可包括特定的功能、結(jié)構(gòu)或特征，但每個(gè)實(shí)施例并不一定都包括該特定的功能、結(jié)構(gòu)或特 征。而且，此類用語并不一定指同一實(shí)施例。此外，當(dāng)聯(lián)系一實(shí)施例描述特定的功能、結(jié)構(gòu) 或特征時(shí)，不論是否明確指出，都認(rèn)為本領(lǐng)域的技術(shù)人員能夠?qū)⒋祟惞δ堋⒔Y(jié)構(gòu)或特征實(shí)施 于其他實(shí)施例中。這里描述的本發(fā)明是一種使存儲(chǔ)裝置能夠響應(yīng)其輸入或操作環(huán)境中的變化而進(jìn) 行自調(diào)整或重訓(xùn)練的系統(tǒng)和方法。該存儲(chǔ)裝置，例如DRAM，包括位于其接口中的嵌入式可編 程元件。該可編程元件可為，例如但不限于，微處理器、微控制器或微序列器。該可編程元 件經(jīng)編程以響應(yīng)該存儲(chǔ)裝置之輸入信號(hào)的變化(例如輸入信號(hào)的波形的變化)和/或周圍 環(huán)境的變化而改變?cè)摯鎯?chǔ)裝置的該接口的操作。—實(shí)施例中，為響應(yīng)輸入信號(hào)的波形中的變化，例如，該可編程元件經(jīng)編程而用以 檢測(cè)該波形中的變化并重訓(xùn)練該存儲(chǔ)裝置的該接口。該重訓(xùn)練使該接口能夠檢測(cè)該已變化 的輸入數(shù)據(jù)的電子眼，從而使該存儲(chǔ)裝置能夠繼續(xù)接收并儲(chǔ)存該輸入信號(hào)中包含的數(shù)據(jù)。在本發(fā)明的某些實(shí)施例中，該可編程元件經(jīng)編程以響應(yīng)周圍環(huán)境中的其他變化， 從而將此類變化對(duì)該存儲(chǔ)裝置的性能的影響減至最低。例如，在操作過程中，該接口處的帶 寬要求可被限制或被改變。此種情況下，可依據(jù)所改變的帶寬要求編程該可編程元件，以更 改該存儲(chǔ)裝置的該接口的操作參數(shù)。這樣，該接口處的帶寬參數(shù)可被改變，從而滿足必要的 帶寬要求。類似地，該可編程元件經(jīng)編程以影響環(huán)境中的其他變化，例如時(shí)鐘速率的變化或 功耗限制。在這些情況下，該可編程元件有效改變?cè)摯鎯?chǔ)裝置的該接口處的操作參數(shù)，并使該存儲(chǔ)裝置能夠在新的條件下繼續(xù)其優(yōu)化操作。該存儲(chǔ)裝置的該接口處的操作參數(shù)可包括 時(shí)序參數(shù)、地址參數(shù)、充電參數(shù)、刷新參數(shù)、讀/寫參數(shù)等。這些示例僅為說明性質(zhì)，而非意 圖限制本發(fā)明。


下面參照附圖描述本發(fā)明實(shí)施例。附圖中，相同或功能類似的元件采用類似的附 圖標(biāo)記。附圖標(biāo)記中最左邊的數(shù)字通常表示首次出現(xiàn)相應(yīng)元件的附圖。圖1顯示依據(jù)本發(fā)明實(shí)施例具有用于接口訓(xùn)練和測(cè)試的可編程元件的存儲(chǔ)裝置 的示例系統(tǒng)圖。圖2顯示依據(jù)本發(fā)明實(shí)施例由可編程元件對(duì)存儲(chǔ)裝置進(jìn)行接口訓(xùn)練的示例流程 圖。圖3顯示依據(jù)本發(fā)明實(shí)施例當(dāng)可編程元件獲知操作條件中的變化時(shí)調(diào)整存儲(chǔ)接 口的示例流程圖。
具體實(shí)施例方式系統(tǒng)綜述圖1顯示本發(fā)明的一實(shí)施例。該圖顯示存儲(chǔ)裝置110。該存儲(chǔ)裝置110可例如為 DRAM裝置。信號(hào)102向存儲(chǔ)裝置110提供輸入數(shù)據(jù)。此類數(shù)據(jù)例如可包括要存儲(chǔ)于存儲(chǔ)裝 置110中的數(shù)據(jù)。輸入信號(hào)102經(jīng)由接口 112進(jìn)入存儲(chǔ)裝置110。接口 112包括可編程元 件120。在該所示實(shí)施例中，可編程元件120與同樣位于接口 112中的輸入控制器114通 信。本實(shí)施例中，輸入控制器114控制接口 112的操作。但是，輸入控制器114相應(yīng)受可編 程元件120的輸出的影響，例如，但不限于，發(fā)送至輸入控制器114的該接口處的操作參數(shù)。例如，輸入信號(hào)102通常為數(shù)字波形。輸入信號(hào)102的該波形可能會(huì)隨著時(shí)間推 移以及任意處理因素和/或傳輸因素而導(dǎo)致有所改變。該波形的變化導(dǎo)致難以定位每位 (bit)輸入信號(hào)102的數(shù)據(jù)眼。術(shù)語“數(shù)據(jù)眼”指方波上的一點(diǎn)，該點(diǎn)經(jīng)定位并采樣后可用 于將相關(guān)聯(lián)的位描繪為邏輯0或1。η位信號(hào)應(yīng)當(dāng)有η個(gè)數(shù)據(jù)眼。可編程元件120接收輸入 信號(hào)102并檢測(cè)波形的變化。接著，可編程元件120控制輸入控制器114改變其操作，從而 更好地檢測(cè)輸入信號(hào)102的數(shù)據(jù)眼。在該所示實(shí)施例中，可編程元件120采用傳輸至輸入 控制器114的該調(diào)整參數(shù)104的形式來進(jìn)行該控制。這意味著重訓(xùn)練接口 112以應(yīng)付輸入 信號(hào)102的變化，從而在接收到輸入信號(hào)102時(shí)，輸入控制器114得以可靠地定位信號(hào)102 的數(shù)據(jù)眼。接著，該數(shù)據(jù)以優(yōu)化信號(hào)108的形式被發(fā)送至一個(gè)或多個(gè)存儲(chǔ)單元140。該可編程元件120還可響應(yīng)存儲(chǔ)裝置110的操作環(huán)境中的其他變化。例如，接口 112處的寬帶要求可能變化。同樣，功率要求可能變化，或者接口 112的操作時(shí)鐘速率可能 需要變化。存儲(chǔ)裝置112可通過統(tǒng)稱為狀態(tài)監(jiān)測(cè)器130的一個(gè)或多個(gè)元件檢測(cè)操作環(huán)境中 的此類變化。存儲(chǔ)裝置112的操作狀態(tài)的變化通過信號(hào)106傳輸至可編程元件120。在該 所示實(shí)施例中，可編程元件120接著調(diào)整操作參數(shù)并將調(diào)整后的操作參數(shù)傳輸至輸入控制 器114。作為響應(yīng)，控制器14依據(jù)該調(diào)整后的操作參數(shù)進(jìn)行必要的操作變化，從而使存儲(chǔ)裝 置110響應(yīng)該操作環(huán)境中的變化而進(jìn)行重訓(xùn)練或自調(diào)整。需要注意的是，可編程元件120可為多種類型的任意一種。例如，可編程元件120可為微控制器。或者，可編程元件120可為微序列器或微處理器。另外，在本發(fā)明一實(shí)施例 中，可使用精簡(jiǎn)指令集的指令編程該可編程元件120。此外，圖1的實(shí)施例所顯示的輸入控 制器114和可編程元件129為分立元件。在替代實(shí)施例中，可編程元件120和輸入控制器 114可實(shí)施為單個(gè)可編程裝置。接口重訓(xùn)練圖2顯示依據(jù)本發(fā)明一實(shí)施例對(duì)應(yīng)輸入信號(hào)變化的流程步驟。該流程開始于步驟 210。在步驟220中，位于存儲(chǔ)裝置的接口中的可編程元件接收微指令。該可編程元件、該接 口和該存儲(chǔ)裝置可例如為系統(tǒng)100的可編程元件120、接口 112和存儲(chǔ)裝置110。本發(fā)明的 一實(shí)施例中，該微處理器接收自一存儲(chǔ)控制器。當(dāng)執(zhí)行該些微指令時(shí)，該些微指令執(zhí)行存儲(chǔ) 裝置110的接口 112的重訓(xùn)練。該接口 112的重訓(xùn)練可包括，例如但不限于，因操作環(huán)境中 的變化而調(diào)整接口 112處的操作參數(shù)，以優(yōu)化存儲(chǔ)裝置110的性能。在步驟230中，由可編 程元件120分析輸入信號(hào)以確定，例如，波形是否已變化以至必須重新識(shí)別數(shù)據(jù)眼的位置。 該輸入信號(hào)例如可為圖1中所示的輸入信號(hào)102。在步驟240中，基于輸入信號(hào)102的變化 調(diào)整接口 112處的操作參數(shù)。該調(diào)整參數(shù)使存儲(chǔ)裝置110能夠識(shí)別已變化的輸入數(shù)據(jù)的數(shù) 據(jù)眼并相應(yīng)優(yōu)化該信號(hào)，從而在存儲(chǔ)裝置110接收并存儲(chǔ)該已變化的輸入信號(hào)時(shí)，優(yōu)化存 儲(chǔ)裝置110的性能。該流程結(jié)束于步驟250。在替代實(shí)施例中，可編程元件120可將該調(diào)整 參數(shù)傳輸至輸入控制器114，以優(yōu)化該已變化的信號(hào)。需要注意的是，一旦以該種方式重訓(xùn)練該存儲(chǔ)裝置，該存儲(chǔ)裝置的接口即能夠更 好地定位該輸入信號(hào)的數(shù)據(jù)眼?，F(xiàn)有技術(shù)中，有多種定位數(shù)據(jù)眼的算法。例如，可定位方波 的左側(cè)邊緣，然后對(duì)數(shù)據(jù)眼的尋找將集中于該邊緣的右側(cè)?；蛘撸赏ㄟ^過采樣和濾波定位 該數(shù)據(jù)眼。圖3顯示本法明一實(shí)施例的流程，其中，在響應(yīng)該輸入信號(hào)的波形中的變化的同 時(shí)，該存儲(chǔ)裝置的接口響應(yīng)該存儲(chǔ)裝置的環(huán)境中的變化而進(jìn)行自調(diào)整。該流程開始于步驟 310。在步驟315中，例如可編程元件120的可編程元件接收微指令。在步驟320中，該可 編程元件自狀態(tài)監(jiān)測(cè)器(例如系統(tǒng)100的狀態(tài)監(jiān)測(cè)器130)接收信號(hào)，該信號(hào)意味著發(fā)生了 狀態(tài)變化，例如需要降低功耗或不同的帶寬或時(shí)鐘要求。該信號(hào)可為圖1所示的狀態(tài)的變 化的信號(hào)106。在步驟330中，可編程元件120接收該輸入信號(hào)，并基于狀態(tài)106的變化分 析該輸入信號(hào)，以確定接口 112是否需要重訓(xùn)練。在步驟340中，可編程元件120調(diào)整接口 112的操作參數(shù)并將該調(diào)整參數(shù)傳輸至接口 112，從而依據(jù)存儲(chǔ)裝置110的操作環(huán)境的變化 優(yōu)化該存儲(chǔ)裝置110的性能。流程結(jié)束于步驟350。在圖3的實(shí)施例中，該存儲(chǔ)裝置的該接口的重訓(xùn)練響應(yīng)該輸入信號(hào)的變化以及操 作環(huán)境中的變化。在本發(fā)明的替代實(shí)施例中，該存儲(chǔ)裝置的該接口可響應(yīng)該輸入信號(hào)的變 化而僅進(jìn)行重訓(xùn)練。在本發(fā)明另一實(shí)施例中，該存儲(chǔ)裝置的該接口可響應(yīng)狀態(tài)監(jiān)測(cè)器所檢 測(cè)的該操作環(huán)境中的一個(gè)或多個(gè)變化而僅進(jìn)行自調(diào)整。結(jié)論存儲(chǔ)裝置的性能受輸入信號(hào)以及其操作環(huán)境中的變化的影響。該存儲(chǔ)裝置上的嵌 入式可編程元件可分析此類變化并相應(yīng)調(diào)整該存儲(chǔ)裝置的接口處的操作參數(shù)。這樣，該存 儲(chǔ)裝置可使用該調(diào)整參數(shù)進(jìn)行操作，從而最大程度減少此類變化對(duì)該存儲(chǔ)裝置的性能的影 響。
上面對(duì)本發(fā)明的描述借助功能模塊說明特定功能的實(shí)施及其相互關(guān)系。這里，這 些功能模塊的界限出于描述方便而被隨意定義。還可定義替代界限，只要能夠恰當(dāng)執(zhí)行所 述特定的功能及其相互關(guān)系即可。例如，本發(fā)明的不同態(tài)樣可由軟件、固件、硬件(或軟件 表示的硬件，例如Verilog或硬件描述語言指令)或其組合實(shí)施。本發(fā)明的示例系統(tǒng)100 或其部分可實(shí)施為計(jì)算機(jī)可讀代碼。閱讀本說明之后，如何利用其他計(jì)算機(jī)系統(tǒng)和/或計(jì) 算機(jī)架構(gòu)實(shí)施本發(fā)明對(duì)相關(guān)領(lǐng)域的技術(shù)人員將顯而易見。應(yīng)當(dāng)注意的是，可通過使用計(jì)算機(jī)可讀代碼，包括通用編程語言(例如C或C++)， Verilog HDL、VHDL, Altera HDL(AHDL)等硬件描述語言(HDL)，或其他可用的編程和/或 原理圖擷取工具(例如電路擷取工具)部分地實(shí)施本發(fā)明各種實(shí)施例的模擬、合成和/或 制造。該計(jì)算機(jī)可讀代碼可設(shè)置于任意已知的計(jì)算機(jī)可用介質(zhì)中，包括半導(dǎo)體、磁盤、光盤 (例如CD-R0M、DVD_R0M)，并作為計(jì)算機(jī)數(shù)據(jù)信號(hào)實(shí)施于計(jì)算機(jī)可用(例如可讀)傳輸介質(zhì) 中(例如載波或任意其他介質(zhì)，包括數(shù)字介質(zhì)、光學(xué)介質(zhì)或基于模擬的介質(zhì))。因此，該代碼 可在包括化切！?。∮懸约捌渌ヂ?lián)網(wǎng)的通信網(wǎng)絡(luò)上傳輸。應(yīng)當(dāng)理解，由上述系統(tǒng)和技術(shù)實(shí)現(xiàn) 的功能和/或提供的結(jié)構(gòu)可表示在以程序代碼實(shí)施的核心中(例如GPU核心)，并可轉(zhuǎn)換成 硬件作為集成電路生產(chǎn)的一部分。上述特定實(shí)施例的描述充分揭示了本發(fā)明的一般性質(zhì)，他人不需要過度實(shí)驗(yàn)即可 應(yīng)用現(xiàn)有技術(shù)的知識(shí)方便地進(jìn)行修改和/或變更，從而實(shí)施此類特定實(shí)施例的各種應(yīng)用， 而不背離本發(fā)明的一般概念。因此，基于這里的教導(dǎo)，此類變更和修改落在所揭露的實(shí)施例 的等同范圍之內(nèi)。應(yīng)當(dāng)理解的是，這里所用的術(shù)語僅出于描述目的而非限制本發(fā)明，因此這 些術(shù)語應(yīng)當(dāng)根據(jù)這里的教導(dǎo)由本領(lǐng)域的技術(shù)人員進(jìn)行解釋。本發(fā)明的廣度和范圍不應(yīng)當(dāng)限于任意所述示例實(shí)施例，而是僅依據(jù)下列權(quán)利要求 及其等同定義。
權(quán)利要求
1.一種存儲(chǔ)裝置，包括一個(gè)或多個(gè)存儲(chǔ)單元；以及接口，與該存儲(chǔ)單元通信并經(jīng)配置以接收輸入信號(hào)，該接口包括可編程元件，經(jīng)編程 后，該可編程元件被配置以就操作條件訓(xùn)練該接口。
2.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該輸入信號(hào)包括要寫入該存儲(chǔ)單元的數(shù)據(jù)。
3.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該存儲(chǔ)裝置為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
4.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該可編程元件包括微處理器。
5.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該可編程元件包括微控制器。
6.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該可編程元件包括微序列器。
7.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該可編程元件經(jīng)配置以使用精簡(jiǎn)指令集操作。
8.如權(quán)利要求1所述的存儲(chǔ)裝置，其中，該條件包括在該接口接收數(shù)字信號(hào)，此時(shí)，該 可編程元件經(jīng)配置以訓(xùn)練該接口檢測(cè)該數(shù)字信號(hào)中的數(shù)據(jù)眼。
9.如權(quán)利要求8所述的存儲(chǔ)裝置，其中，該數(shù)字信號(hào)依據(jù)圖形雙數(shù)據(jù)率第5版(GDDR5) 協(xié)議格式化。
10.如權(quán)利要求1所述的存儲(chǔ)裝置，還包括與該可編程元件通信的狀態(tài)監(jiān)測(cè)器，其中， 該狀態(tài)監(jiān)測(cè)器經(jīng)配置以檢測(cè)該條件并將該條件通知該可編程元件，以及其中，該可編程元 件經(jīng)配置以響應(yīng)該條件訓(xùn)練該接口。
11.如權(quán)利要求10所述的存儲(chǔ)裝置，其中，該條件包括帶寬限制的變化。
12.如權(quán)利要求10所述的存儲(chǔ)裝置，其中，該條件包括功率限制的變化。
13.如權(quán)利要求10所述的存儲(chǔ)裝置，其中，該條件包括時(shí)鐘速度限制的變化。
14.一種訓(xùn)練存儲(chǔ)裝置的接口的方法，包括a)在該接口中的可編程元件上執(zhí)行邏輯；b)在該可編程元件上創(chuàng)建輸出，該輸出為該執(zhí)行的結(jié)果；c)基于該可編程元件的該輸出訓(xùn)練該存儲(chǔ)裝置。
15.如權(quán)利要求14所述的方法，其中，該輸入信號(hào)為數(shù)字信號(hào)，以及其中，該步驟c)包 括訓(xùn)練該接口以找到該數(shù)字信號(hào)中的數(shù)據(jù)眼。
16.如權(quán)利要求15所述的方法，其中，該輸入信號(hào)依據(jù)圖形雙數(shù)據(jù)率第5版(GDDR5)協(xié) 議格式化。
17.如權(quán)利要求14所述的方法，其中，該步驟a)包括接收有關(guān)功率限制的變化的信息， 以及該步驟c)包括自調(diào)整該存儲(chǔ)裝置以更改其功耗。
18.如權(quán)利要求14所述的方法，其中，該步驟c)包括接收有關(guān)帶寬限制的變化的信息， 以及該步驟c)包括自調(diào)整該接口以更改該輸入信號(hào)的帶寬。
19.如權(quán)利要求14所述的方法，其中，該可編程元件包括微控制器。
20.如權(quán)利要求19所述的方法，其中，該邏輯包括來自精簡(jiǎn)指令集的指令。
21.—種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)可用介質(zhì)，該計(jì)算機(jī)可用介質(zhì)中儲(chǔ)存有控制邏輯 以訓(xùn)練存儲(chǔ)裝置的接口，該計(jì)算機(jī)控制邏輯包括第一計(jì)算機(jī)可讀程序代碼工具，用以使邏輯執(zhí)行于該接口中的可編程元件上；第二計(jì)算機(jī)可讀程序代碼工具，用以使輸出創(chuàng)建于該可編程元件上，該輸出為該執(zhí)行 的結(jié)果；第三計(jì)算機(jī)可讀程序代碼工具，用以基于該可編程元件的該輸出使該存儲(chǔ)裝置進(jìn)行變 更訓(xùn)練。
22.如權(quán)利要求21所述的計(jì)算機(jī)程序產(chǎn)品，其中，該計(jì)算機(jī)程序代碼工具使處理器適于使該邏輯執(zhí)行于該接口中的可編程元件上；使輸出創(chuàng)建于該可編程元件上，該輸出為該執(zhí)行的結(jié)果；以及基于該可編程元件的該輸出使該存儲(chǔ)裝置進(jìn)行該訓(xùn)練。
23.如權(quán)利要求21所述的計(jì)算機(jī)程序產(chǎn)品，其中，該計(jì)算機(jī)程序代碼工具包括HDL指令。
24.如權(quán)利要求23所述的計(jì)算機(jī)程序產(chǎn)品，其中，該HDL指令經(jīng)處理而適于制造處理 器，該處理器能夠使可編程邏輯執(zhí)行于該接口中的可編程元件上； 使輸出創(chuàng)建于該可編程元件上，該輸出為該執(zhí)行的結(jié)果；以及 基于該可編程元件的該輸出使該存儲(chǔ)裝置進(jìn)行操作變更。
25.一種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)可用介質(zhì)，該計(jì)算機(jī)可用介質(zhì)中儲(chǔ)存有控制邏輯 以向存儲(chǔ)裝置傳輸指令，其中，在該存儲(chǔ)裝置上執(zhí)行該指令致使位于該存儲(chǔ)裝置中并與存 儲(chǔ)單元通信的接口接收輸入信號(hào)并就操作條件訓(xùn)練該接口。
26.如權(quán)利要求25所述的計(jì)算機(jī)程序產(chǎn)品，其中，該計(jì)算機(jī)程序代碼工具使處理器適 于向該存儲(chǔ)裝置傳輸該指令，其中，在該存儲(chǔ)裝置上執(zhí)行該指令致使位于該存儲(chǔ)裝置中并 與存儲(chǔ)單元通信的接口接收輸入信號(hào)并就操作條件訓(xùn)練該接口。
27.如權(quán)利要求25所述的計(jì)算機(jī)程序產(chǎn)品，其中，該計(jì)算機(jī)程序代碼工具包括HDL指令。
28.如權(quán)利要求27所述的計(jì)算機(jī)程序產(chǎn)品，其中，該HDL指令經(jīng)處理而適于制造能夠向 該存儲(chǔ)裝置傳輸該指令的處理器。
29.一種裝置，經(jīng)配置以向存儲(chǔ)裝置傳輸指令，其中，在該存儲(chǔ)裝置上執(zhí)行該指令致使 位于該存儲(chǔ)裝置中并與存儲(chǔ)單元通信的接口接收輸入信號(hào)并就操作條件訓(xùn)練該接口。
30.一種與存儲(chǔ)裝置通信的方法，包括向該存儲(chǔ)裝置傳輸指令，其中，在該存儲(chǔ)裝置上執(zhí)行該指令致使位于該存儲(chǔ)裝置中并 與存儲(chǔ)單元通信的接口接收輸入信號(hào)并就操作條件訓(xùn)練該接口。
全文摘要
一種系統(tǒng)和方法，可使存儲(chǔ)裝置響應(yīng)其輸入或操作環(huán)境中的變化而進(jìn)行自調(diào)整或重訓(xùn)練。該存儲(chǔ)裝置，例如DRAM，包括位于其接口中的嵌入式可編程元件。該可編程元件可為，例如但不限于，微處理器、微控制器或微序列器?？删幊淘?jīng)編程以響應(yīng)該存儲(chǔ)裝置的環(huán)境中的變化而改變?cè)摯鎯?chǔ)裝置的該接口的操作。
文檔編號(hào)G06F12/00GK102047229SQ200980119364
公開日2011年5月4日 申請(qǐng)日期2009年5月29日 優(yōu)先權(quán)日2008年5月29日
發(fā)明者W·F·克魯格 申請(qǐng)人:先進(jìn)微裝置公司