專利名稱：用于分層存儲器體系結構的存儲器裝置的制作方法
技術領域：
本發(fā)明涉及存儲領域，尤其涉及一種分層存儲器裝置。
背景技術：
利用當前的微處理器，在CPU和/或核心邏輯與系統(tǒng)存儲器之間的數(shù)據(jù)處理變成 了系統(tǒng)性能的瓶頸。由于系統(tǒng)級總線的本征電容，當傳送二進制數(shù)據(jù)時大量的功率在處理 器的輸入/輸出接口處被消耗?？紤]到改善系統(tǒng)性能，造成總線等待時間的同時進行的功 率和定時優(yōu)化是很關鍵的設計制約。在接口處需要對大容量存儲的存儲器裝置進行另外的 改進。

發(fā)明內容
本發(fā)明提供一種分層存儲器裝置，該分層存儲器裝置包括相變存儲器(PCM)；具 有不同的存儲器規(guī)格(format)的多個接口 ；以及輸入端口和輸出端口，用于連接串行鏈分 層或分層樹結構中的分層存儲器裝置，其中標準非分層存儲器裝置附著(attach)到所述 分層存儲器裝置的輸出端口。本發(fā)明還提供一種用于存儲器子系統(tǒng)中的分層存儲器裝置，該分層存儲器裝置包 括相變存儲器(PCM)；以及處理器核心，用于執(zhí)行均勻磨損、高速緩存、錯誤檢測和校正、 及數(shù)據(jù)操作的算法，從而管理性能和可靠性；其中所述分層存儲器裝置可配置為作為IO映 射的裝置、存儲器映射的裝置、或存儲器映射的IO裝置來運行。本發(fā)明還提供一種具有緩沖存儲器的分層存儲器裝置，該分層存儲器裝置包括 相變存儲器(PCM)陣列；RAM接口(隨機存取存儲器接口)；NAND接口(與非接口)，用于提 取命令信息以基于所述命令來調整所述NAND接口與所述緩沖存儲器之間的數(shù)據(jù)速率；網
絡接口，用于支持信令速率和通過通信鏈接進行的數(shù)據(jù)分組傳輸；存儲接口 ；以及外圍接□。本發(fā)明還提供一種封裝的存儲器裝置，該存儲器裝置包括分層存儲器，具有相變 存儲器(PCM)陣列和用于處理不同的存儲器規(guī)格的包括NAND接口的多個接口 ；以及第一 NAND裝置和第二 NAND裝置，連接到所述分層存儲器裝置的輸出端口。本發(fā)明還提供一種封裝的存儲器裝置，該存儲器裝置包括第一分層存儲器和第 二分層存儲器，每個分層存儲器具有相變存儲器(PCM)陣列、和用于處理不同的存儲器規(guī) 格的多個接口、以及鏈接到NAND裝置的輸出端口。本發(fā)明還提供一種封裝的存儲器裝置，該存儲器裝置包括第一分層存儲器和第 二分層存儲器，每個分層存儲器具有相變存儲器(PCM)陣列、用于處理不同的存儲器規(guī)格 的多個接口、以及輸出端口 ；第一 NAND裝置和第二 NAND裝置，連接到所述第一分層存儲器 的輸出端口 ；以及第三NAND裝置和第四NAND裝置，連接到所述第二分層存儲器的輸出端


在說明書的結論部分特別地指出和清楚地聲明了本發(fā)明的主題。然而，當和以下 附圖一起閱讀時，可以參考下面的詳細描述來更好地理解關于本發(fā)明的組織結構和操作方 法及其目的、特征和優(yōu)點。其中圖1是根據(jù)本發(fā)明的可以被用作分層(hierarchical)體系結構中的存儲器存儲 的分層存儲器裝置；圖2是根據(jù)本發(fā)明的各種分層存儲器配置的示意圖；圖3示出了根據(jù)本發(fā)明的各種組合中的配備有NAND(與非)和RAM的分層存儲器； 以及圖4示出了封裝的裝置，該封裝的裝置可以安裝在基底上的方塊上，之后該封裝 的裝置可以被凸起以創(chuàng)建芯片尺寸封裝(CSP)或球柵陣列(BallGrid Array, BGA)作為最 終封裝?？梢岳斫?，為了進行簡明清楚的說明，附圖中示出的元件不必要按照尺寸繪制。例 如，為了清楚，一些元件的尺寸可以相對于其它元件被放大。而且，在合適處，附圖中重復的 附圖標記指示對應的或類似的元件。
具體實施例方式在下面的詳細描述中，列舉了一些特定的細節(jié)以提供對本發(fā)明的透徹的理解。然 而，對于本領域的技術人員來說，可以理解，可以在沒有這些特定細節(jié)的情況下實施本發(fā) 明。在其它示例中，沒有詳細描述公知的方法、步驟、組件和電路，以避免使本發(fā)明不明確。應該理解，術語“耦合”和“連接”以及其派生詞不是彼此的同義詞。而是，在特定 的實施方式中，“連接”可以被用于指示兩個或多個元件彼此直接物理或電接觸。“耦合”可 以被用于指示兩個或多個元件彼此直接或間接(有其它元件介于其間)物理或電接觸，和 /或兩個或多個元件彼此協(xié)作或交互(例如以原因與后果的關系)。在圖1中示出的體系結構顯示了根據(jù)本發(fā)明的分層存儲器裝置100，該分層存儲 器裝置100包括多個接口和處理器核心148以便于與分層排列中的其它存儲裝置進行通 信?？偩€104提供到多處理接口的連接，該多處理接口允許在處理器、可以被附著的任何I/ 0以及混合的存儲器類型之間進行通信。經由總線104提供的高速通信支持直接的寫入， 并提供高速總線事務處理?？偩€104中的信號使用各種信令方法。作為這些信令的方法示 例，總線104可以提供端信號或使用射電(gunning)收發(fā)邏輯(GTL)信令技術的信號，所述 射電收發(fā)邏輯信令技術具有通過接收機使用參考等級的差分輸入緩沖器從而確定信號是 邏輯0還是邏輯1，然而本發(fā)明的范圍不局限于這些示例，也可以使用其它信令方法。存儲器裝置100包括RAM (隨機存取存儲器)接口 130、與非(NAND)接口 132、網 絡接口 134、存儲接口 136和外圍接口 138。RAM接口 130使用接口電路來提供主機控制器 與存儲器裝置100之間的通信，所述接口電路選擇地以越來越高的多個基本讀取速率進行 操作。例如，RAM接口 130可以提供數(shù)據(jù)的串行輸入，或者可替換地，通過同步接口提供更 高的帶寬，所述同步接口在響應于控制輸入(同步動態(tài)隨機存取存儲器(SDRAM))之前等待 時鐘信號。RAM接口 130還可以作為雙倍數(shù)據(jù)速率隨機存取存儲器(DDR RAM)或下一代DDR2來接收數(shù)據(jù)。在DDR2中，總線以存儲器單元速度的兩倍的速度被計時，從而DDR2能夠有 效地以DDR總線速度的兩倍速度來操作。RAM接口 130還可以提供雙倍數(shù)據(jù)速率三同步動 態(tài)隨機存取存儲器(DDR3SDRAM)，該DDR3SDRAM以DDR2的數(shù)據(jù)速率的兩倍的數(shù)據(jù)速率來傳 輸數(shù)據(jù)，從而能夠達到比早期的存儲器技術更高的數(shù)據(jù)速率和更高的峰值速率。存儲器裝 置100還可以適應于DDR4，所述DDR4以1.2伏特操作輸入/輸出(I/O)。分層存儲器裝置 100還支持降低功率的接口，諸如低功率雙倍數(shù)據(jù)速率(LPDDR)和具有更低的供電電壓的 LPDDR2。 NAND接口 132對操作進行控制以支持將NAND存儲器連接到主機處理器從而提供 更低的帶寬、更長的等待時間，和提供設計的簡單性以及相對于RAM接口 130減少的引線個 數(shù)。存儲器塊140接收數(shù)據(jù)以支持NAND閃存，所述NAND閃存可以被用于大容量存儲應用。 在操作以支持NAND閃存時，存儲器裝置100執(zhí)行三種基本操作，稱為讀取頁面(page)、對 頁面編程和擦除時鐘。為了支持NAND配置，存儲器塊140包括一組塊和頁面，其中每個頁 面具有存儲用戶數(shù)據(jù)的數(shù)據(jù)部分和存儲與用戶數(shù)據(jù)相關聯(lián)的元(meta)數(shù)據(jù)(諸如ECC信 息)的備用部分。 命令和操作信息被提取以控制NAND接口 132、以及基于命令和地址來調整NAND接 口與緩沖存儲器142之間的數(shù)據(jù)輸入和/或輸出。數(shù)據(jù)可以從NAND接口 132被輸出到錯 誤檢測與配置114中的錯誤校正邏輯，以用于對數(shù)據(jù)執(zhí)行錯誤校正。利用集成能力，存儲器 裝置100可以用作多核NAND管理子系統(tǒng)或自動計算子系統(tǒng)。網絡接口 134提供對以太網、無限寬帶(InfiniBand)、和802. 11的支持。以太網 是使用載波監(jiān)聽多路訪問/沖突檢測(CSMA/CD)來處理同時發(fā)生的請求的局域網(LAN)接 口。CSMA/CD協(xié)議提供對共享信道的公平訪問，從而使得連接的站點獲得使用網絡的機會。 在每次分組傳輸之后，接下來CSMA/⑶協(xié)議確定哪個站點被授予權限使用以太網信道。以 太網協(xié)議規(guī)定了用于構建框架的規(guī)則，在該框架中規(guī)定了目的地址和源地址。網絡接口 134支持被定義為無限寬帶的點對點雙向串行鏈接，該點對點雙向串行 鏈接將主機處理器與諸如磁盤的高速外圍設備連接在一起。該接口可以支持多種信令速率 和鏈接。網絡接口 134也可以支持802. 11通信鏈接。存儲接口 136支持工業(yè)和嵌入式應用。存儲接口 136支持串行ATA (SATA)存儲接 口，該SATA存儲接口允許主機總線與大容量存儲裝置之間的通信。SATA接口利用四個電線 中最小的電線來驅動電纜以創(chuàng)建點對點連接。由存儲接口 136支持的另一個接口是串行連 接SCSI (SAS)，該SAS是將存儲器裝置100鏈接到磁盤驅動的點對點串行接口。SAS可以被 用于使得不同大小和不同類型的多個裝置能夠使用電纜被同時連接到存儲器裝置100。并 行SCSI接口(PSI，又叫做SCSI)是SCSI家族中的接口設備中的一種，該PSI接口可以被 存儲器裝置100支持。光纖信道協(xié)議(FCP)是在光纖信道(FC)上的SCSI的接口協(xié)議。FC 驅動是雙端口的并且包括本地命令隊列(Native Command Queuing，NCQ)，該技術允許單個 硬盤在內部優(yōu)化所接收到的讀取和寫入命令被執(zhí)行的順序。當存儲控制器正進行事務處理時，另外的邏輯和寄存器標識和記錄各種使用形式 參數(shù)，諸如地點和隊列信息。存儲控制器包括用于標識和調整存儲訪問的邏輯。主機控制 器可以讀取該寄存器信息并調整其發(fā)送事務處理到存儲裝置的方法。可替換地，主機控制 器可以讀取寄存器信息并將微碼發(fā)送到存儲裝置。
外圍接口 138可以被用于用電設備、服務器和工業(yè)應用；作為用于鏈接安裝在主 板上的外圍的主板級互連以及作為用于附加板(add-in board)的擴展卡接口。例如，快捷 外設部件互聯(lián)(PCI Express或PCIe)允許“信道分組”，其中多個路徑被接合到單個裝置配 對以提供更高的帶寬。可以在上電時期間“協(xié)商”路徑的數(shù)目或者可以在操作期間明確定 義路徑的數(shù)目。為了控制存儲器操作，分層存儲器裝置100包括集成了計數(shù)器/定時器的微控制 器(UC)核心148 ；在其它處理功能中定義可配置I/O端口和選擇功率降低模式的中斷結 構。例如，uC 148可以包括操作模式以啟動安全性功能部件，所述安全性功能部件管理對 程序存儲器的位置的內容的訪問請求。在啟動了安全性的情況下，同時發(fā)生的編程(也就 是使用從存儲器的其它區(qū)域執(zhí)行的指令來對存儲器的一個區(qū)域進行編程)可以在預定的 安全條件下被啟動。專用于存儲配置信息的存儲器陣列150可以被制造商或者用戶加載，所述配置信 息特定用于外圍存儲裝置100。由uC核心148執(zhí)行的軟件將配置數(shù)據(jù)應用到被提供給主機 的外圍存儲器裝置100、附著的外圍裝置和其它存儲裝置。uC核心148和命令隊列144 一起解譯命令組并發(fā)出存儲器命令。內部控制器處理 操作定時并檢驗對諸如寫入命令、讀取命令和刷新命令的存儲器命令的校正的執(zhí)行。另外， 在該結構中可以支持諸如“狀態(tài)讀取”、“復制”、“移動”、或“錯誤校正”的命令的主機?？刂?器提供狀態(tài)塊146，所述狀態(tài)塊146的寄存器傳遞關于狀態(tài)的傳達信息和對存儲器操作期 間可能發(fā)生的任何錯誤的報告。狀態(tài)寄存器輸出可以被讀取以在命令操作期間監(jiān)控過程的 進行、或者報告存儲器操作的結果。在發(fā)出編程命令時緩沖存儲器142保持可以作為一組被傳輸?shù)酱鎯ζ鲏K140的一 些消息，并且還緩沖從存儲器塊讀取的大量數(shù)據(jù)。在對一個頁面編程的方式下，以及在程序 和校驗過程完成之后，可以執(zhí)行對下一個頁面的編程和校驗過程。讀取命令執(zhí)行以從存儲 器單元將數(shù)據(jù)讀取到緩沖存儲器，該數(shù)據(jù)然后再被傳輸出去。應該注意，編程可以在通過主 機接口傳輸所有的數(shù)據(jù)之前開始。對于圖2中示出的分層結構來說更顯然，數(shù)據(jù)可以通過 具有幾級緩沖的分層而被傳播下去，直到足夠多的信息被傳輸?shù)侥康牡匾杂糜陂_始進行編 程。存儲器塊140可以具有多個存儲體(bank)結構以提供分割代碼和存儲器陣列中 的數(shù)據(jù)空間的靈活性。雙向操作允許從一個存儲體執(zhí)行代碼，而其它存儲體可以被編程或 擦除。當在一個存儲體中編程或擦除時，在其它庫中可以進行讀取操作。在一個實施方式 中，存儲器陣列是相變存儲器(PCM)陣列，也被稱作相變隨機存取存儲器(PRAM或PCRAM)、 雙向通用存儲器(OUM)或硫系化合物隨機存儲存儲器(C-RAM)。在另一個實施方式中，存儲 器陣列可以是磁性隨機存取存儲器(MRAM)單元，其中磁性存儲元件由位于行和列的交點 處的兩個鐵磁板(未示出)形成、并由磁隧道結(MTJ)裝置(未示出)選擇。在再一個實 施方式中，存儲器陣列可以是鐵電隨機存儲存儲器(FRAM)單元。分層存儲器裝置100可以包括集成到分成存儲器裝置中的主機接口邏輯。主機接 口邏輯可以執(zhí)行下述功能中的一些或者全部與主機處理器進行通信；將分層存儲器的多 個樹(tree)集合起來；均勻磨損(wear leveling)，報廢壞的存儲器扇區(qū)；為性能和可靠性 管理提供存儲器使用的統(tǒng)計跟蹤；以及利用分層存儲器樹中的內容可尋址存儲器。
標記為地址和扇區(qū)平移110的塊表示通過經由總線104接收地址信息來在分層存 儲器裝置100內尋址，所述總線104可以被用于訪問在分層中的各個位置處所附著的存儲 器裝置。當NAND地址信息被分層存儲器裝置100接收到時，當NAND地址信息通過分層樹時 可以發(fā)生或者可以不發(fā)生地址重新映射。分層存儲器裝置100經由發(fā)現(xiàn)過程、以及將“長” 地址與“短”地址關聯(lián)的內部查找表知道附著的存儲器裝置的類型。長地址包括到目的端 口的完整的路標，例如“0”可以表示左邊的端口，“ 1”可以表示右邊的端口。短的地址可以 被用于裝置間的通信，其包括用于更低的樹的有效端口的順序列表。均勻磨損112將擦除散布在管理的存儲器塊上，并迫使具有低循環(huán)計數(shù)的塊間斷 地移動，并允許高循環(huán)的數(shù)據(jù)被置于低循環(huán)的塊內。大部分塊不循環(huán)，但高循環(huán)計數(shù)的塊最 有可能出現(xiàn)故障和均勻磨損硬件，并且在擦除算法期間微碼將高循環(huán)計數(shù)塊與低循環(huán)計數(shù) 塊的地址進行交換。注意，對于終端用戶來說所有的地址交換是透明的?？膳渲玫腻e誤校正代碼(ECC)引擎114提供錯誤檢測和校正方案。錯誤檢測和校 正方案對與寫入精確度和可重復性相關聯(lián)的問題進行補償。錯誤校正代碼確保每個數(shù)據(jù)信 號符合構造的特定規(guī)則、且在接收到的信號中對該構造的偏離可以被自動檢測和校正。從 而，可配置的ECC引擎114監(jiān)控、確定和防止存儲器比特錯誤。壓縮和解壓縮塊116將輸入數(shù)據(jù)組壓縮成占更小的存儲器比特的存儲的數(shù)據(jù)組。 當訪問存儲的數(shù)據(jù)時，該數(shù)據(jù)被解壓縮并返還給主機。應該注意，壓縮可以是無損的，從而 確保讀取的數(shù)據(jù)與先前寫入的數(shù)據(jù)相同。另一方面，有損的壓縮可以實現(xiàn)更高級別的壓縮， 但是可能數(shù)據(jù)中有變化。有損壓縮可以適合于視頻數(shù)據(jù)的存儲，其中在數(shù)據(jù)形式中的較小 變化不會造成用戶體驗上的明顯降級。高速緩存管理塊118在分層存儲器樹中操作以基于訪問模式提供信息存儲位置 的優(yōu)化，例如在最高性能、最穩(wěn)健的存儲器中存儲“熱點(hot)”數(shù)據(jù)；在較便宜的、較低性 能的、不太穩(wěn)健的存儲器中存儲“非熱點”數(shù)據(jù)。數(shù)據(jù)操作塊152有利地散布具有更慢狀態(tài)的存儲器的背景時間預處理扇區(qū)，從而 在前臺操作期間這些狀態(tài)可以被快速轉換。通常，寫入存儲狀態(tài)“1”的存儲器狀態(tài)比存儲 狀態(tài)“0”需要更長的時間。在這些情況下，處理數(shù)據(jù)的優(yōu)點是有更少的比特轉換成更低的 狀態(tài)。在數(shù)據(jù)被處理以反轉數(shù)據(jù)的情況下，存儲另外的比特以指示被反轉的數(shù)據(jù)，從而優(yōu)化 性能。對于可以使用類似技術的可靠性管理來說，存在類似的情形(例如“0”比“1”需要 更高的比特錯誤速率)。存儲器劃分管理塊120可以提供存儲器劃分選項以在維持軟件可重復使用性、系 統(tǒng)可靠性和設計靈活性的同時保護不同的核心和分區(qū)上的存儲器。劃分允許使用非易失性 媒介的上層軟件層分割可用的存儲器空間以存儲不同類型的數(shù)據(jù)或代碼。分層存儲器裝置 100提供劃分邏輯可尋址空間的可能性從而使裝置適用于不同的使用模型、且使用模型本 身在系統(tǒng)的生命周期期間的變換。圖2示出了多個分層存儲器裝置100，該分層存儲器裝置100連接在具有附加存儲 器存儲的各種配置中。圖中顯示了合適排列的裝置100允許一連串存儲器裝置，并使存儲 器的附著裝置能夠伸入到具有有限引線個數(shù)的處理器控制器。分層存儲器裝置100將系統(tǒng) 開放為大容量存儲器存儲并使分層存儲器體系結構能夠具有主要由實際物理約束來限制 的存儲器容量。
為了對短的鏈接通信提供更高的總I/O帶寬，芯片間總線可以是雙向的，S卩，所述 總線可以是獨立總線，該獨立總線具有以向上的方向提供信號的一個總線、和以向下的方 向提供信號的一個總線。除了同時雙向信令，低壓差分信令(LVDS)可以被用作芯片間通信 的信令協(xié)議和用于鏈接到通用閃存(UFS)的LVDS存儲器。分層存儲器裝置100位于處理器和存儲器存儲裝置之間，可以具有不同的存儲機 制和不同的接口規(guī)格(format)。分層存儲器裝置100提供接口以適應不同的存儲器規(guī)格， 諸如具有隨機存取讀取的NOR、提供頁面訪問的NAND和允許DDR的RAM。分層存儲器100 可以附著到主機控制器上，或者在可替換的實施方式中，如果存儲控制器功能被集成到存 儲器裝置100中，則分層存儲器100可以直接附著到主機上。圖中顯示了分層存儲器裝置連接在樹分層204中，其中每個分層存儲器裝置100 在其上行流端口和多個下行流端口中的一個下行流端口之間切換業(yè)務。這一配置將往返路 程等待時間最小化到樹的最低層，同時以一些附加的互聯(lián)的成本為代價。圖中還顯示了分 層存儲器裝置100連接在串行鏈接(daisy-Chain) 206中。在串行鏈接分層中，每個節(jié)點解 譯業(yè)務以確定業(yè)務是用于本地節(jié)點還是用于下行流/上行流節(jié)點。在下行流/上行流業(yè)務 以最小等待時間通過分層存儲器裝置的同時，通過采取合適的動作，用于本地節(jié)點的業(yè)務 被執(zhí)行動作。另外，混合配置可以將分層的不同變化組合起來。例如，可以有利的創(chuàng)建具有 四個終端節(jié)點的三層的樹，其中16個裝置深的串行鏈接附著到每個終端節(jié)點上。在分層存儲器子系統(tǒng)中，標準的非分層存儲器裝置208可以被附著到分層存儲器 裝置100上。例如，多層單元(MLC)NAND存儲器可以被附著到分層PCM存儲器的樹上。在 該實例中，PCM可以被用于促進非常大密度的NAND的鏈接，同時也用于通過高速緩存讀取 和合并/高速緩存寫入來減少在NAND存儲器上的壓力情況。盡管很少讀取和相對很少對 NAND存儲器進行寫入，但是可以合并對NAND存儲器的寫入從而僅僅是寫入發(fā)生的包括寫 入完整的數(shù)據(jù)塊。使用PCM代替易失性RAM來用于在分層存儲器裝置100中進行高速緩存， 簡化了功率損失恢復問題并防止了數(shù)據(jù)損失。PCM存儲器也可以執(zhí)行ECC從而不會通過多 個寫入操作來累積NAND寫入錯誤。不考慮主機接口，有多種方式，其中分層存儲器子系統(tǒng)對于系統(tǒng)而言可以是邏輯 上的。在這些方法中，是IO映射的、存儲器映射的、以及存儲器映射的10。作為IO映射的 裝置，子系統(tǒng)對于主機和主機軟件而言是基于扇區(qū)的裝置。在這種類型的裝置中，所有的變 換和映射(諸如扇區(qū)到頁面的映射)都由主機處理。通常，信息在原子(atomic)扇區(qū)，例 如該原子扇區(qū)長度可以在512比特到8千比特或者更大之間。通常，IO映射的裝置通過IO 裝置驅動器被處理，只要在該子系統(tǒng)和相關聯(lián)的接口中存在硬件等待時間，所述IO裝置驅 動器就在子系統(tǒng)和相關聯(lián)的接口中導致另外的軟件等待時間。作為存儲器映射的裝置，子系統(tǒng)對于主機和主機軟件而言是平面的(flat)存儲 器映射。通常，存儲器映射的裝置由于存儲器消除了操作系統(tǒng)等待時間而被直接訪問。類 似于IO映射的接口，子系統(tǒng)對于主機和主機軟件而言是基于扇區(qū)的裝置。而且，分層存儲 器裝置100可以用作存儲器映射的裝置。存儲器映射的裝置可以幫助消除IO裝置驅動器 和控制器邏輯延遲。圖3示出了根據(jù)本發(fā)明的以各種配置與非易失性存儲器組合的分層存儲器100。 在封裝302中，分層存儲器100的輸出端口連接兩個NAND存儲器方塊，以在固態(tài)驅動(SSD)設計中提供具有特定實用性的存儲器組合。SSD數(shù)據(jù)存儲裝置使用固態(tài)存儲器以存儲永久 性數(shù)據(jù)，其中可以通過使用多個封裝302來添加NAND存儲器從而增加SSD的密度。圖中還 顯示了封裝304在相同的總線上將分層存儲器100與RAM合并，其中兩個NAND存儲器方塊 被連接到分層存儲器100的后方的輸出端口上。封裝306顯示了至少兩個分層存儲器方塊和RAM—起耦合在前方并將一些后方的 NAND端口提供給可以被附著的密集NAND堆疊?？商鎿Q地，封裝308示出了兩個或更多分層 存儲器方塊、一個或多個RAM以及密集NAND堆?？梢员唤M合，所述密集NAND堆棧可以被附 著到分層存儲器NAND端口上。圖4示出了封裝302、304、306和308，其將方塊安裝在基底上，所述基底然后可以 被凸起以創(chuàng)建芯片尺寸封裝(CSP)或球柵陣列封裝(BGA)作為最終封裝。方塊可以被并排 置于基底上，或者可以使用芯片堆疊(diestack)技術將較小的方塊安裝到較大的上面以 使兩個線能夠連結在一起。為了幫助互連，方塊可以包括穿透硅通道(thru-silicon vias) 和芯片到芯片連結(die-to-die bonding) 0在圖中所示的實施方式中，兩個分層存儲器裝 置100被包括在NAND裝置402的堆疊中。RAM方塊也可以被包括在堆疊中。為了在給定大 小的覆蓋區(qū)(footprint)中進一步提高可用的存儲器密度和存儲器帶寬，可以使用層疊封 裝(PoP)來垂直連接多個封裝，諸如具有分層存儲器的NAND堆疊封裝。到現(xiàn)在為止很顯然，本發(fā)明的實施方式通過使用本發(fā)明的功能部件的分層數(shù)據(jù)存 儲來允許增加的存儲器存儲效率。通過提供具有主機接口的分層存儲器裝置，這些裝置可 以被連接到主機系統(tǒng)上。在分層結構和存儲控制器內，一些諸如均勻磨損的算法、高速緩 存、錯誤檢測和校正、壞頁面管理、壞時鐘管理和數(shù)據(jù)操作，用于管理性能和可靠性以及提 供用于存儲器分層的最佳存儲容量。從而，通過在一個存儲器存儲系統(tǒng)中合并一個或多個 分層存儲器裝置來提供分層存儲器結構。雖然這里示出和描述了本發(fā)明的一些功能部件，但是對于本領域技術人員來說可 以做出許多修改、替換、改變和等價變換。因此，應該理解，所附的權利要求意在覆蓋本發(fā)明 的真實范圍內的 有這樣的修改和改變。
權利要求
一種分層存儲器裝置，該分層存儲器裝置包括相變存儲器；具有不同的存儲器規(guī)格的多個接口；以及輸入端口和輸出端口，用于連接串行鏈分層或分層樹結構中的分層存儲器裝置，其中標準非分層存儲器裝置附著到所述分層存儲器裝置的輸出端口。
2.根據(jù)權利要求1所述的分層存儲器裝置，其中所述多個接口包括隨機存取存儲器接 口、與非接口、網絡接口、存儲接口以及外圍接口。
3.根據(jù)權利要求1所述的分層存儲器裝置，該分層存儲器裝置還能配置為作為IO映射 的裝置、存儲器映射的裝置、或存儲器映射的IO裝置來運行。
4.根據(jù)權利要求1所述的分層存儲器裝置，該分層存儲器裝置用于切換在所述分層樹 結構中的上行流端口和下行流端口之間的業(yè)務。
5.根據(jù)權利要求1所述的分層存儲器裝置，該分層存儲器裝置用于解譯所述串行鏈分 層中的業(yè)務從而確定所述業(yè)務是用于所述分層存儲器裝置還是用于下行流/上行流節(jié)點 的。
6.一種用于存儲器子系統(tǒng)中的分層存儲器裝置，該分層存儲器裝置包括相變存儲器；以及處理器核心，用于執(zhí)行均勻磨損、高速緩存、錯誤檢測和校正、及數(shù)據(jù)操作的算法，從而 管理性能和可靠性；其中所述分層存儲器裝置可配置為作為IO映射的裝置、存儲器映射的 裝置、或存儲器映射的IO裝置來運行。
7.根據(jù)權利要求6所述的分層存儲器裝置，其中所述分層存儲器裝置作為基于扇區(qū)的 裝置來運行。
8.根據(jù)權利要求6所述的分層存儲器裝置，其中所述分層存儲器裝置與串行鏈配置中 的其它分層存儲器裝置連接。
9.根據(jù)權利要求6所述的分層存儲器裝置，其中所述分層存儲器裝置與樹結構中的其 它分層存儲器裝置連接。
10.一種具有緩沖存儲器的分層存儲器裝置，該分層存儲器裝置包括相變存儲器陣列；隨機存取存儲器接口；與非接口，用于提取命令信息以基于所述命令來調整所述與非接口與所述緩沖存儲器 之間的數(shù)據(jù)速率；網絡接口，用于支持信令速率和通過通信鏈接進行的數(shù)據(jù)分組傳輸；存儲接口 ；以及外圍接口。
11.根據(jù)權利要求10所述的分層存儲器裝置，其中所述隨機存取存儲器接口作為雙倍 數(shù)據(jù)速率隨機存取存儲器來提供主機與所述存儲器裝置之間的通信。
12.根據(jù)權利要求10所述的分層存儲器裝置，其中所述隨機存取存儲器接口作為雙倍 數(shù)據(jù)速率三同步動態(tài)隨機存取存儲器來提供主機與所述存儲器裝置之間的通信。
13.根據(jù)權利要求10所述的分層存儲器裝置，其中所述隨機存取存儲器接口是低功率 雙倍數(shù)據(jù)速率降低功率接口。
14.根據(jù)權利要求10所述的分層存儲器裝置，其中所述與非接口作為基于扇區(qū)的裝置 來運行。
15.根據(jù)權利要求10所述的分層存儲器裝置，其中所述網絡接口支持以太網協(xié)議。
16.根據(jù)權利要求10所述的分層存儲器裝置，其中所述網絡接口支持無限寬帶點對點 雙向串行鏈接。
17.根據(jù)權利要求10所述的分層存儲器裝置，其中所述網絡接口支持802.11通信鏈接。
18.根據(jù)權利要求10所述的分層存儲器裝置，其中所述存儲接口是串行ATA存儲接口， 該串行ATA存儲接口允許在主機總線與大容量存儲裝置之間的通信。
19.根據(jù)權利要求10所述的分層存儲器裝置，其中所述存儲接口是串行連接SCSI，該 串行連接SCSI是將存儲器裝置鏈接到磁盤驅動的點對點串行接口。
20.根據(jù)權利要求10所述的分層存儲器裝置，其中所述存儲接口支持光纖信道協(xié)議。
21.一種封裝的存儲器裝置，該存儲器裝置包括分層存儲器，具有相變存儲器陣列和用于處理不同的存儲器規(guī)格的包括與非接口的多 個接口 ；以及第一與非裝置和第二與非裝置，連接到所述分層存儲器裝置的輸出端口。
22.根據(jù)權利要求21所述的封裝的存儲器裝置，該存儲器裝置還包括隨機存取存儲 器，該隨機存取存儲器具有與所述分層存儲器共同的地址端口和數(shù)據(jù)端口。
23.一種封裝的存儲器裝置，該存儲器裝置包括第一分層存儲器和第二分層存儲器，每個分層存儲器具有相變存儲器陣列、用于處理 不同的存儲器規(guī)格的多個接口、以及鏈接到與非裝置的輸出端口。
24.一種封裝的存儲器裝置，該存儲器裝置包括第一分層存儲器和第二分層存儲器，每個分層存儲器具有相變存儲器陣列、用于處理 不同的存儲器規(guī)格的多個接口、以及輸出端口 ；第一與非裝置和第二與非裝置，連接到所述第一分層存儲器的輸出端口 ；以及 第三與非裝置和第四與非裝置，連接到所述第二分層存儲器的輸出端口。
25.根據(jù)權利要求24所述的封裝的存儲器裝置，該存儲器裝置還包括隨機存取存儲 器，該隨機存取存儲器具有與所述第一分層存儲器和第二分層存儲器共同的地址端口和數(shù) 據(jù)端口。
全文摘要
提供一種分層存儲器裝置，該分層存儲器裝置具有不同存儲器規(guī)格的多個接口，并且該分層存儲器裝置包括相變存儲器(PCM)。輸入端口和輸出端口將串行鏈分層或分層樹結構中的分層存儲器裝置與他存儲器連接起來。標準非分層存儲器裝置也能夠附著到分層存儲器裝置的輸出端口上。
文檔編號G06F3/06GK101923447SQ20091017126
公開日2010年12月22日 申請日期2009年8月27日 優(yōu)先權日2009年6月11日
發(fā)明者M·萊因萬德, S·艾勒特 申請人:S·艾勒特;M·萊因萬德