專利名稱：一種訪問存儲(chǔ)器的方法、系統(tǒng)和總線仲裁裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)通信技術(shù)領(lǐng)域，特別是涉及一種訪問存儲(chǔ)器的方法、系統(tǒng)和總
線仲裁裝置。
背景技術(shù)：
片上集成系統(tǒng)(SoC， System on Chip)存在多個(gè)功能模塊需要訪問存儲(chǔ)器，如處 理器，硬件加速器等功能模塊。系統(tǒng)的存儲(chǔ)器包括片外存儲(chǔ)器，如同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器 (SDRAM， Synchronous Dynamic Random Access Memory),雙倍數(shù)據(jù)速率(DDR， Double DataRate)存儲(chǔ)器，NOR存儲(chǔ)器；同時(shí)為了方便各個(gè)功能模塊之間的通訊，還可能有片內(nèi) 共享存儲(chǔ)器，如ROM，靜態(tài)隨機(jī)存儲(chǔ)器(SRAM， Static Random Access Memory)。
處理器和其他功能模塊各自獨(dú)立運(yùn)行，根據(jù)需要訪問各類存儲(chǔ)器。所以每一種 存儲(chǔ)器有可能同時(shí)被多個(gè)功能模塊訪問，但是根據(jù)存儲(chǔ)器的物理特性，大容量的存儲(chǔ)器 一般只允許同一時(shí)刻由一個(gè)功能模塊進(jìn)行讀寫訪問。所以存儲(chǔ)器的訪問需要通過總線仲 裁裝置根據(jù)一定的選擇策略，將存儲(chǔ)器的訪問權(quán)限授予某一個(gè)功能模塊的訪問請(qǐng)求，同 時(shí)臨時(shí)掛起其他功能模塊的訪問請(qǐng)求，直到所有處理完所有訪問請(qǐng)求。
現(xiàn)有技術(shù)的一種訪問存儲(chǔ)器的系統(tǒng)如圖l所示，包括N個(gè)功能模塊、總線仲裁裝 置、多個(gè)存儲(chǔ)器和連接總線仲裁裝置及相應(yīng)N個(gè)功能模塊的N路總線。其中，各個(gè)存儲(chǔ) 器需要獨(dú)立的總線仲裁裝置來決定同一時(shí)刻允許哪個(gè)功能模塊進(jìn)行訪問。每個(gè)功能模塊 都有自己預(yù)先設(shè)置好的優(yōu)先級(jí)，總線仲裁裝置根據(jù)各個(gè)功能模塊的優(yōu)先級(jí)，選擇出最高 優(yōu)先級(jí)的功能模塊使之取得訪問權(quán)，再將該存儲(chǔ)器的總線切換到與取得訪問權(quán)的功能模 塊相對(duì)應(yīng)的總線上，所述功能模塊對(duì)該存儲(chǔ)器進(jìn)行訪問。 傳統(tǒng)的總線仲裁裝置的設(shè)計(jì)，是通過一個(gè)樹形比較器，比較N個(gè)功能模塊的優(yōu) 先級(jí)，輸出最高優(yōu)先級(jí)功能模塊的序號(hào)，再根據(jù)該功能模塊序號(hào)控制N選一的多選器 來選擇存儲(chǔ)器的總線，使存儲(chǔ)器的總線切換到取得訪問權(quán)的最高優(yōu)先級(jí)功能模塊的總線 上。 其中，樹形比較器的工作原理是第一級(jí)相鄰功能模塊優(yōu)先級(jí)兩兩相互比較， 得到N/2個(gè)比較結(jié)果，作為第二級(jí)。第二級(jí)也是相鄰功能模塊優(yōu)先級(jí)兩兩相互比較，得 到N/4個(gè)比較結(jié)果，作為第三級(jí)，依次類推，直到得到唯一的結(jié)果，即得到最高優(yōu)先級(jí) 功能模塊的序號(hào)。所以樹形比較器的級(jí)數(shù)是log2(N)。每一級(jí)比較器至少需要一個(gè)異或 門，所以需要log2(N)級(jí)異或門的延遲。在多選器中，最高優(yōu)先級(jí)功能模塊的序號(hào)作為多 選器的選擇端，各個(gè)功能模塊對(duì)應(yīng)的總線作為多選器的輸入端，存儲(chǔ)器的總線作為多選 器的輸出端，則多選器根據(jù)樹形比較器選擇出的最高優(yōu)先級(jí)功能模塊的序號(hào)切換存儲(chǔ)器 的總線，使存儲(chǔ)器的總線切換到取得訪問權(quán)的功能模塊的總線上。 在復(fù)雜的SoC中，并行處理功能模塊越來越多，系統(tǒng)頻率越來越高，對(duì)總線的 仲裁切換電路的要求也需要提高。例如，在總線時(shí)鐘頻率大于125MHz的情況下，需要 得到8ns以內(nèi)的延遲?，F(xiàn)有技術(shù)的設(shè)計(jì)在N大于16，優(yōu)先級(jí)位數(shù)大于5時(shí)，很難綜合得到8ns以內(nèi)的延遲。因此總線仲裁切換電路速度的提升成為提高系統(tǒng)頻率時(shí)解決的關(guān)鍵 問題和設(shè)計(jì)難點(diǎn)。 總之，目前需要本領(lǐng)域技術(shù)人員解決的問題就是縮短總線仲裁切換電路的延 遲，提高總線仲裁切換電路的速度，使總線仲裁切換電路能夠廣泛適用于各種SoC芯 片，滿足多種條件的需要。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種訪問存儲(chǔ)器的方法、系統(tǒng)和總線仲裁裝 置，以提高總線仲裁切換電路的速度，解決總線仲裁切換電路的速度和系統(tǒng)頻率相適應(yīng) 的問題。
為了解決上述問題，本發(fā)明公開了一種訪問存儲(chǔ)器的方法，包括 對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得表示最高優(yōu)先級(jí)功能模
塊的位置信息； 通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算，將訪問所述存 儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊。 其中，所述位置信息是N位的二進(jìn)制代碼，其中第K位為1，代表功能模塊K具 有最高優(yōu)先級(jí)。 進(jìn)一步，所述對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較具體包括 按照比較策略分別對(duì)每一個(gè)功能模塊與其它功能模塊的優(yōu)先級(jí)進(jìn)行比較，對(duì)應(yīng)
每個(gè)功能模塊分別產(chǎn)生由N-l位二進(jìn)制代碼表示的中間比較結(jié)果，其中每一位代表該功 能模塊與其它功能模塊的優(yōu)先級(jí)比較結(jié)果； 對(duì)于每一個(gè)功能模塊，將中間比較結(jié)果的各個(gè)位進(jìn)行與運(yùn)算，得到由l位二進(jìn) 制代碼表示的運(yùn)算結(jié)果，所述N個(gè)功能模塊的運(yùn)算結(jié)果按照對(duì)應(yīng)功能模塊序號(hào)的順序組 成表示最高優(yōu)先級(jí)功能模塊的位置信息。
優(yōu)選的，所述比較策略為如果該功能模塊的序號(hào)大于與其相比較的功能模塊
的序號(hào)，則判斷該功能模塊的優(yōu)先級(jí)的值大于等于與其相比較的功能模塊的優(yōu)先級(jí)的值
是否成立，否則判斷該功能模塊的優(yōu)先級(jí)的值大于與其相比較的功能模塊的優(yōu)先級(jí)的值
是否成立；其中，功能模塊的優(yōu)先級(jí)的值越大，代表該功能模塊的優(yōu)先級(jí)越高。
優(yōu)選的，所述比較策略為如果該功能模塊的序號(hào)小于與其相比較的功能模塊
的序號(hào)，則判斷該功能模塊的優(yōu)先級(jí)的值小于等于與其相比較的功能模塊的優(yōu)先級(jí)的值
是否成立，否則判斷該功能模塊的優(yōu)先級(jí)的值小于與其相比較的功能模塊的優(yōu)先級(jí)的值
是否成立；其中，功能模塊的優(yōu)先級(jí)的值越小，代表該功能模塊的優(yōu)先級(jí)越高。
優(yōu)選的，當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最大的功能模塊具有最高優(yōu)先級(jí)。 優(yōu)選的，當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最小的功能模塊具有最高優(yōu) 先級(jí)。
進(jìn)一步，所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算包括 每個(gè)功能模塊的總線信息是T位的二進(jìn)制代碼，將各個(gè)功能模塊總線信息的同
一位分別與位置信息中各功能模塊所對(duì)應(yīng)的位進(jìn)行與運(yùn)算，得功能模塊總線信息到對(duì)應(yīng)該位的N個(gè)與運(yùn)算結(jié)果； 然后將所述N個(gè)與運(yùn)算結(jié)果進(jìn)行或運(yùn)算，得到所述功能模塊總線信息對(duì)應(yīng)該位 的或運(yùn)算結(jié)果，對(duì)應(yīng)功能模塊總線信息的各個(gè)位得到的T個(gè)或運(yùn)算結(jié)果組成具有最高優(yōu) 先級(jí)功能模塊的總線信息。 本發(fā)明還提供了一種訪問存儲(chǔ)器的系統(tǒng)，包括N個(gè)功能模塊，總線仲裁裝置和 至少一個(gè)存儲(chǔ)器， 所述N個(gè)功能模塊，分別與總線仲裁裝置相連，用于通過所述總線仲裁裝置訪 問存儲(chǔ)器； 所述總線仲裁裝置包括 優(yōu)先級(jí)仲裁單元，用于對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得 表示最高優(yōu)先級(jí)功能模塊的位置信息； 總線切換單元，用于通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯
運(yùn)算，將訪問所述存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊； 所述至少一個(gè)存儲(chǔ)器，用于接收總線仲裁裝置選擇出的最高優(yōu)先級(jí)功能模塊的
總線信息。 另外，本發(fā)明還公開了一種總線仲裁裝置，包括 優(yōu)先級(jí)仲裁單元，用于對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得 表示最高優(yōu)先級(jí)功能模塊的位置信息； 總線切換單元，用于通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯 運(yùn)算，將訪問所述存儲(chǔ)器的總線切換到最高優(yōu)先級(jí)功能模塊。 其中，所述優(yōu)先級(jí)仲裁單元獲得的位置信息是N位的二進(jìn)制代碼，其中第K位 為l，代表功能模塊K具有最高優(yōu)先級(jí)
進(jìn)一步，所述優(yōu)先級(jí)仲裁單元包括 比較器，用于按照比較策略分別對(duì)每一個(gè)功能模塊與其它功能模塊的優(yōu)先級(jí)進(jìn) 行比較，對(duì)應(yīng)每個(gè)功能模塊分別產(chǎn)生由N-1位二進(jìn)制代碼表示的中間比較結(jié)果，其中每 一位代表該功能模塊與其它功能模塊的優(yōu)先級(jí)比較結(jié)果； 第一與運(yùn)算器，用于對(duì)應(yīng)每一個(gè)功能模塊將中間比較結(jié)果的各個(gè)位進(jìn)行與運(yùn) 算，得到由l位二進(jìn)制代碼表示的運(yùn)算結(jié)果，所述N個(gè)功能模塊的運(yùn)算結(jié)果按照對(duì)應(yīng)功能 模塊序號(hào)的順序組成表示最高優(yōu)先級(jí)功能模塊的位置信息。 優(yōu)選的，所述比較器的比較策略為如果該功能模塊的序號(hào)大于與其相比較的 功能模塊的序號(hào)，則判斷該功能模塊的優(yōu)先級(jí)的值大于等于與其相比較的功能模塊的優(yōu) 先級(jí)的值是否成立，否則判斷該功能模塊的優(yōu)先級(jí)的值大于與其相比較的功能模塊的優(yōu) 先級(jí)的值是否成立；其中，功能模塊的優(yōu)先級(jí)的值越大，代表該功能模塊的優(yōu)先級(jí)越高。 優(yōu)選的，所述比較器的比較策略為如果該功能模塊的序號(hào)小于與其相比較的 功能模塊的序號(hào)，則判斷該功能模塊的優(yōu)先級(jí)的值小于等于與其相比較的功能模塊的優(yōu) 先級(jí)的值是否成立，否則判斷該功能模塊的優(yōu)先級(jí)的值小于與其相比較的功能模塊的優(yōu) 先級(jí)的值是否成立；其中，功能模塊的優(yōu)先級(jí)的值越小，代表該功能模塊的優(yōu)先級(jí)越高。
進(jìn)一步，所述總線切換單元包括 第二與運(yùn)算器，用于將各個(gè)功能模塊的T位二進(jìn)制代碼表示的總線信息的同一 位分別與位置信息中各功能模塊所對(duì)應(yīng)的位進(jìn)行與運(yùn)算，得到功能模塊總線信息對(duì)應(yīng)該 位的N個(gè)與運(yùn)算結(jié)果； 或運(yùn)算器，用于將所述N個(gè)與運(yùn)算結(jié)果進(jìn)行或運(yùn)算，得到所述功能模塊總線信
息對(duì)應(yīng)該位的或運(yùn)算結(jié)果，對(duì)應(yīng)功能模塊總線信息的各個(gè)位得到的T個(gè)或運(yùn)算結(jié)果組成
具有最高優(yōu)先級(jí)功能模塊的總線信息。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn) 對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得表示最高優(yōu)先級(jí)功能模 塊的位置信息，需要l級(jí)比較器延遲，N-l級(jí)與門延遲；將所述位置信息與每個(gè)功能模 塊的總線信息進(jìn)行邏輯運(yùn)算，將訪問所述存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功 能模塊，需要l級(jí)與門延遲，N級(jí)或門延遲。則整個(gè)訪問存儲(chǔ)器的方法需l級(jí)比較器延 遲、N級(jí)與門和N級(jí)或門延遲?，F(xiàn)有技術(shù)中，樹形比較器需要的邏輯深度是log2(N)級(jí) 異或門的延遲。在電路中，多位比較器和異或門的延遲遠(yuǎn)大于與門和或門，由于本發(fā)明 不涉及多位比較器和異或門，僅需要l級(jí)比較器、N級(jí)與門和N級(jí)或門，所以本發(fā)明縮 短了優(yōu)先級(jí)仲裁切換電路的延遲，提高了優(yōu)先級(jí)仲裁切換電路的速度，使優(yōu)先級(jí)仲裁切 換電路能夠廣泛適用于各種SoC芯片，滿足系統(tǒng)高頻率的需要。
圖i是現(xiàn)有技術(shù)的一種訪問存儲(chǔ)器的系統(tǒng)； 圖2是本發(fā)明一種訪問存儲(chǔ)器的方法的優(yōu)選實(shí)施例的步驟流程圖；
圖3是本發(fā)明一種訪問存儲(chǔ)器的系統(tǒng)的實(shí)施例的結(jié)構(gòu)框圖；
圖4是本發(fā)明一種總線仲裁裝置實(shí)施例的結(jié)構(gòu)框圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體 實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。 總線仲裁切換電路包括多個(gè)功能模塊、總線仲裁裝置和多個(gè)存儲(chǔ)器，可參照?qǐng)D1 所示，多個(gè)功能模塊通過總線仲裁裝置對(duì)所需要的存儲(chǔ)器進(jìn)行訪問。各個(gè)存儲(chǔ)器需要獨(dú) 立的總線仲裁裝置根據(jù)訪問該存儲(chǔ)器的功能模塊的優(yōu)先級(jí)來決定同一時(shí)刻允許哪個(gè)功能 模塊進(jìn)行訪問，總線仲裁裝置將訪問總線切換到最高優(yōu)先級(jí)功能模塊的總線上。通常情 況下，多個(gè)功能模塊根據(jù)不同的需要訪問多個(gè)存儲(chǔ)器，下面以N個(gè)功能模塊訪問一個(gè)存 儲(chǔ)器為例，介紹本發(fā)明的一種訪問存儲(chǔ)器的方法，所述N個(gè)功能模塊訪問其他存儲(chǔ)器的 過程類似。 N個(gè)功能模塊的N路總線作為總線仲裁裝置的輸入，總線仲裁裝置對(duì)N個(gè)功能 模塊的優(yōu)先級(jí)進(jìn)行仲裁，選擇出最高優(yōu)先級(jí)功能模塊，使之取得訪問權(quán)，并通過總線切 換將訪問存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊，則最高優(yōu)先級(jí)功能模塊 的總線作為總線仲裁裝置的輸出，并連通到存儲(chǔ)器進(jìn)行訪問。所述方法首先對(duì)訪問存儲(chǔ) 器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得表示最高優(yōu)先級(jí)功能模塊的位置信息；然后
8通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算，將訪問所述存儲(chǔ)器的功 能模塊的總線切換到最高優(yōu)先級(jí)功能模塊。 參照?qǐng)D2，示出了本發(fā)明一種訪問存儲(chǔ)器的方法的優(yōu)選實(shí)施例，具體可以包括以 下步驟 步驟201，按照比較策略分別對(duì)每一個(gè)功能模塊與其它功能模塊的優(yōu)先級(jí)進(jìn)行比 較； 本實(shí)施例中，每一個(gè)功能模塊與其它功能模塊的優(yōu)先級(jí)的比較是同時(shí)進(jìn)行的。
對(duì)每個(gè)功能模塊，其優(yōu)先級(jí)的值用M位的二進(jìn)制代碼表示，記為PRI。相應(yīng)的，對(duì)于功
能模塊i，優(yōu)先級(jí)的值表示為PRK，除功能模塊i以外的其它功能模塊，其優(yōu)先級(jí)的值表
示為PRIj(j # i)，按照比較策略對(duì)功能模塊i與功能模塊j優(yōu)先級(jí)的比較根據(jù)功能模塊優(yōu)
先級(jí)的值的比較結(jié)果，即PRIi與PRIj的比較結(jié)果，具體情況包括 功能模塊的優(yōu)先級(jí)的值越大，代表該功能模塊的優(yōu)先級(jí)越高； 或者，功能模塊的優(yōu)先級(jí)的值越小，代表該功能模塊的優(yōu)先級(jí)越高； 當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最大的功能模塊具有最高優(yōu)先級(jí)；或
者，當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最小的功能模塊具有最高優(yōu)先級(jí)。 步驟202，對(duì)應(yīng)每個(gè)功能模塊分別產(chǎn)生由N-l位二進(jìn)制代碼表示的中間比較結(jié)
果；對(duì)應(yīng)每個(gè)功能模塊的中間比較結(jié)果，記為CMP[N-2:0]，對(duì)于功能模塊i的中間
比較結(jié)果CMPi[N-2:0]，其每一位CMPi[t](t = 0， 1，…N-2)代表功能模塊i與功能模塊j
的優(yōu)先級(jí)比較結(jié)果，根據(jù)比較策略，中間比較結(jié)果可有以下幾種情況 CMPi[t] = P脅PRIj ; CMPi[t] = PRIi > PRIj ; CMPi[t] = PRIi《PRIj ; CMPi[t] = PRIi < PRIj。 步驟203，對(duì)于每一個(gè)功能模塊，將中間比較結(jié)果的各個(gè)位進(jìn)行與運(yùn)算，得到由 1位二進(jìn)制代碼表示的運(yùn)算結(jié)果； 對(duì)于功能模塊i，可得到一個(gè)l位二進(jìn)制代碼表示的運(yùn)算結(jié)果ARB[i]， ARB[i]由 功能模塊i的N-l個(gè)中間比較結(jié)果CMPi[t]與運(yùn)算得到，即
A卿]=CMPi
&CMPi[l]&…&CMPi[N-2]; 對(duì)于最高優(yōu)先級(jí)功能模塊，由于其優(yōu)先級(jí)大于所有其它功能模塊，因此其中間 結(jié)果的各個(gè)位都為1，各個(gè)位進(jìn)行與運(yùn)算的運(yùn)算結(jié)果為二進(jìn)制代碼1 ;其它模塊與最高優(yōu) 先級(jí)功能模塊相對(duì)應(yīng)的中間結(jié)果的位為0，則各個(gè)位進(jìn)行與運(yùn)算的運(yùn)算結(jié)果為二進(jìn)制代碼 0。 步驟204， N個(gè)功能模塊的運(yùn)算結(jié)果按照對(duì)應(yīng)功能模塊序號(hào)的順序組成表示最高 優(yōu)先級(jí)功能模塊的位置信息； N個(gè)功能模塊的運(yùn)算結(jié)果按照對(duì)應(yīng)功能模塊序號(hào)的順序組成表示最高優(yōu)先級(jí)功 能模塊的位置信息ARB[N-l:O]，即對(duì)于位置信息ARB[N-1:0]的每一位為步驟203中的運(yùn) 算結(jié)果ARB[i]，只有最高優(yōu)先級(jí)功能模塊的運(yùn)算結(jié)果為1，其他功能模塊的運(yùn)算結(jié)果為 0。本發(fā)明對(duì)N個(gè)功能模塊的優(yōu)先級(jí)比較結(jié)果，不是得到最高優(yōu)先級(jí)功能模塊的序號(hào)，而是得到了一個(gè)最高優(yōu)先級(jí)功能模塊的位置信息，所述位置信息是N位的二進(jìn)制代碼，其 中第K位為1，代表功能模塊K具有最高優(yōu)先級(jí)。 步驟205，將各個(gè)功能模塊總線信息的同一位分別與位置信息中各功能模塊所對(duì) 應(yīng)的位進(jìn)行與運(yùn)算，得到功能模塊總線信息對(duì)應(yīng)該位的N個(gè)與運(yùn)算結(jié)果；
其中，每個(gè)功能模塊的總線信息是T位的二進(jìn)制代碼，記為MBUSi[N-l:O](i = O...N-l)。對(duì)應(yīng)各個(gè)功能模塊總線信息的同一位，如第m位MBUSi[m]，分別與位置信息 中各功能模塊所對(duì)應(yīng)的位ARB[i]進(jìn)行與運(yùn)算，得到對(duì)應(yīng)第m位的N個(gè)與運(yùn)算結(jié)果如下
MBUS0[m]&ARB
;
MBUSl[m]&ARB[1];
… MBUSN-l[m]&ARB[N-l]。 步驟206，將N個(gè)與運(yùn)算結(jié)果進(jìn)行或運(yùn)算，得到所述功能模塊總線信息對(duì)應(yīng)該位 的或運(yùn)算結(jié)果； 根據(jù)步驟205的N個(gè)與運(yùn)算結(jié)果，得出對(duì)應(yīng)該位如第m位的或運(yùn)算結(jié)果記為 SBUS[m]，則 SBUS[m] = {MBUSO[m]&ARB
}|
{MBUSl[m]&ARB[l]}|
… {MBUSN-l[m]&ARB[N-l]}。位置信息ARB[N-1:0]中，只有對(duì)應(yīng)最高優(yōu)先級(jí)功能模塊的位為1，對(duì)應(yīng)其他功 能模塊的位為0，所以SBUS[m]代表了最高優(yōu)先級(jí)功能模塊總線信息的第m位。
步驟207，對(duì)應(yīng)功能模塊總線信息的各個(gè)位得到的T個(gè)或運(yùn)算結(jié)果組成具有最高 優(yōu)先級(jí)功能模塊的總線信息，將訪問所述存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功 能模塊。 由于ARB[N-1:0]是只有對(duì)應(yīng)最高優(yōu)先級(jí)功能模塊的位為1的二進(jìn)制代碼， SBUS[m]代表了最高優(yōu)先級(jí)功能模塊總線信息的第m位，則對(duì)應(yīng)功能模塊總線信息的各 個(gè)位得到的T個(gè)或運(yùn)算結(jié)果組成了具有最高優(yōu)先級(jí)功能模塊的總線信息SBUS[T-l:O]， 所以除了最高優(yōu)先級(jí)功能模塊總線信息被傳遞過來，其他功能模塊的總線信息都被屏蔽 了， SBUS[T-1:0]代表了最高優(yōu)先級(jí)功能模塊的總線信息，即最后運(yùn)算結(jié)果將訪問存儲(chǔ)器 的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊的總線，完成了最高優(yōu)先級(jí)功能模塊對(duì)存 儲(chǔ)器的訪問。 上述步驟201中所述的比較策略可以有多種，下面將以四種不同的比較策略為
例進(jìn)行詳細(xì)說明。 比較策略一 在本發(fā)明的實(shí)施例一中，對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，采 取的比較策略為如果該功能模塊的序號(hào)大于與其相比較的功能模塊的序號(hào)，則判斷該 功能模塊的優(yōu)先級(jí)的值大于等于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立，否則判 斷該功能模塊的優(yōu)先級(jí)的值大于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立；其中， 功能模塊的優(yōu)先級(jí)的值越大，代表該功能模塊的優(yōu)先級(jí)越高。具體表示為0087: 0088: 0089: 0090: 0091'
j = 0， 1，…N-l且j^i)
if I > j(i = 0， 1， ...N-l CMPi[t] = P脅PRIj
else
CMPi[t] = PRIi > PRIj
本實(shí)施例中，假設(shè)有4個(gè)要訪問存儲(chǔ)器的功能模塊功能模塊0，功能模塊l，
功能模塊2，功能模塊3，貝"=0， 1， 2。
1
0， i小于所有j的取值，所以
1
1，所以
1
2，所以
對(duì)于模塊0的中間比較結(jié)果CMP0[2:0]， CMPO[O] = PRIO > PRI1 CMPO[l] = PRIO > PRI2 CMP0[2] = PRIO > PRI3 對(duì)于模塊1的中間比較結(jié)果CMP1[2:0]， CMPl[O] = PRIl^PRIO ; CMPl[l] = PRII > PRI2 ; CMP1[2] = PRII > PRI3 ; 對(duì)于模塊2的中間比較結(jié)果CMP2[2:0]， CMP2
= PRI122PRI0 ; CMP2[1] = PRI22PRI1 ; CMP2[2] = PRI2 > PRI3 ; 對(duì)于模塊3的中間比較結(jié)果CMP3[2:0]， CMP3
= PRI132PRI0 ; CMP3[1] = PRI32PRI1 ; CMP3[2] = PRI32PRI2 ;
本實(shí)施例中，功能模塊優(yōu)先級(jí)的關(guān)系為
功能模塊0的優(yōu)先級(jí)>功能模塊1的優(yōu)先級(jí)>功能模塊2的優(yōu)先級(jí)>功能模塊3
1
3，所以
0092: 0093: 0094: 0095: 0096: 0097: 0098: 0099:
0100: 0101: 0102: 0103: 0104: 0105: 0106: 0107: 0108: 0109:
的優(yōu)先級(jí)
0110] 那么功能模塊的優(yōu)先級(jí)的值的大小關(guān)系為
0111] PRIO > PRII > PRI2 > PRI3，則每一個(gè)功能模塊的中間比較結(jié)果有 0112]CMP0[2:0] = [1， 1， 1] 0113]CMP1[2:0] = [1， 1， 0] 0114]CMP2[2:0] = [1， 0， 0] 0115]CMP3[2:0] =
。
0116] 對(duì)應(yīng)每一個(gè)功能模塊，將中間比較結(jié)果的各個(gè)位CMPi[t]進(jìn)行與運(yùn)算，得到由l 位二進(jìn)制代碼表示的運(yùn)算結(jié)果，所述4個(gè)功能模塊的運(yùn)算結(jié)果組成表示最高優(yōu)先級(jí)功能 模塊的位置信息ARB[3， O]，為4位的二進(jìn)制代碼，每一位代表了對(duì)應(yīng)功能模塊i是否具 有最高優(yōu)先級(jí)。對(duì)于位置信息ARB[3:0]的每一位有A卿]=CMPi
&CMPi[l]&CMPi[2]&CMPi[3]， 在本實(shí)施例中， ARB[O] = CMP 0
&CMP [1]&CMP 0[2] = 1 ;
ARB[l] = CMP 1
&CMP 1[1]&CMP 1[2] = 0 ;
ARB[2] = CMP 2
&CMP 2[1]&CMP 2[2] = 0 ;
ARB[3] = CMP 3
&CMP 3[1]&CMP 3[2] = 0。 由于功能模塊0的優(yōu)先級(jí)大于所有其他功能模塊的優(yōu)先級(jí)，所以功能模塊0的中 間比較結(jié)果的各個(gè)位為l，最后各位相與的結(jié)果也為l。而其它功能模塊與功能模塊O對(duì) 應(yīng)的位為0，最后各位相與的結(jié)果也為0。則位置信息ARB[3， 0] =
，其第 0位為1，代表功能模塊O具有最高優(yōu)先級(jí)，其它位均為零。 然后，將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算。對(duì)于所
述4個(gè)訪問存儲(chǔ)器的功能模塊，每個(gè)功能模塊的總線信息為3位的二進(jìn)制代碼，記為
MBUSi[2:0](i = 0…3)，將各個(gè)功能模塊總線信息的第m位分別與位置信息中表示該功能
模塊的每一位ARB[i]進(jìn)行與運(yùn)算，得到對(duì)應(yīng)第m位的4個(gè)與運(yùn)算結(jié)果，即對(duì)于第m位
MBUSi[m]，有4個(gè)與運(yùn)算結(jié)果MBUSO[m]&ARB
; MBUSl[m]&ARB[1];MBUS2[m]&ARB[2] ; MBUS3[m]&ARB[3]。 那么，再將這4個(gè)與運(yùn)算結(jié)果進(jìn)行或運(yùn)算，得出對(duì)應(yīng)第m位的或運(yùn)算結(jié)果為 SBUS[m] = {MBUSO[m]&ARB
}| {MBUSl[m]&ARB[l]}| {MBUS2[m]&ARB[2]}| {MBUS3[m]&ARB[3]} 貝U， SBUS[O] = MBUSO[O]; SBUS[l] = MBUSO[l]; SBUS[2] = MBUS0[2]。 得到的3個(gè)或運(yùn)算結(jié)果組成具有最高優(yōu)先級(jí)功能模塊的總線信息SBUS[2:0]，由 于ARB[2:0]是只有最高優(yōu)先級(jí)位ARB[O]為1的編碼，所以除了最高優(yōu)先級(jí)功能模塊總線 信息被傳遞過來，其他功能模塊的總線信息都被屏蔽了，所以SBUS[2:0]代表了最高優(yōu)先 級(jí)功能模塊O的總線信息，將訪問存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊 的總線，完成了功能模塊O對(duì)存儲(chǔ)器的訪問。 進(jìn)一步，假設(shè)所有功能模塊的優(yōu)先級(jí)都相同，那么優(yōu)先級(jí)的值的大小關(guān)系為
PRIO = PRI1 = PRI2 = PRI3，貝U :CMP0[2:0] =
;CMP1[2:0] =
;CMP2[2:0] =
;CMP3[2:0] = [1， 1， l]。 貝U ARB[O] = CMP 0
&CMP 0[1]&CMP 0[2] = 0 ;
ARB[l] = CMP 1
&CMP 1[1]&CMP 1[2] = 0 ;
ARB[2] = CMP 2
&CMP 2[1]&CMP 2[2] = 0 ;
ARB[3] = CMP 3
&CMP 3[1]&CMP 3[2] = 1。 當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最大的功能模塊(本實(shí)施例中為序號(hào)3)的優(yōu)先級(jí)將等于所有其他模塊的優(yōu)先級(jí)，所以它中間結(jié)果的各個(gè)位都將為l，最后各位相 與的結(jié)果也為l。而其它模塊與之對(duì)應(yīng)的位為O，最后各位相與的結(jié)果也為0。則位置信 息ARB[3， 0] = [1， 0， 0， 0]。貝U，將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算，輸出的切換總 線信息SBUS[2:0]代表了功能模塊3的總線信息，即切換到序號(hào)最大的功能模塊3的總 線。 比較策略二 本發(fā)明的實(shí)施例二中，對(duì)應(yīng)實(shí)施例一，如果設(shè)置比較策略為
ifi>j(i = 0， 1，…N-l ; j = 0， 1，…N-l且j^i)
CMPi[t] = PRIi > PRIj else CMPi[t] = P脅PRIj 則當(dāng)功能模塊的優(yōu)先級(jí)不同時(shí)，中間比較結(jié)果及獲得的最高優(yōu)先級(jí)功能模塊的 位置信息如實(shí)施例一所述。 進(jìn)一步，當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，則序號(hào)最小的功能模塊(其序號(hào)為 0)的優(yōu)先級(jí)將等于所有其他模塊的優(yōu)先級(jí)，它中間結(jié)果的各個(gè)位都將為l，最后各位相與 的結(jié)果也為l。而其它模塊與之對(duì)應(yīng)的位為O，最后各位相與的結(jié)果也為0。則位置信息 ARB[3， 0] =
。 那么，將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算，輸出的切換 總線信息SBUS[2:0]代表了功能模塊0的總線信息，即切換到序號(hào)最小的功能模塊0的總 線。 比較策略三 在本發(fā)明的實(shí)施例三中，對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，采 取的比較策略為如果該功能模塊的序號(hào)小于與其相比較的功能模塊的序號(hào)，則判斷該 功能模塊的優(yōu)先級(jí)的值小于等于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立，否則判 斷該功能模塊的優(yōu)先級(jí)的值小于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立；其中， 功能模塊的優(yōu)先級(jí)的值越小，代表該功能模塊的優(yōu)先級(jí)越高。即
ifi<j(i = 0， 1，…N-l ; j = 0， 1，…N-l且j^i)
CMPi[t] = PRIi《PRIj else CMPi[t] = PRIi < PRIj 本實(shí)施例中，在4個(gè)要訪問存儲(chǔ)器的功能模塊功能模塊0，功能模塊l，功能 模塊2，功能模塊3中，對(duì)于模塊0的中間比較結(jié)果CMP0[2:0]， i = 0， i小于所有j的取值，所以
CMPO[O] = PRI0《PRI1 ;
CMPO[l] = PRI0《PRI2 ;
CMP0[2] = PRI0《PRI3 ;對(duì)于模塊1的中間比較結(jié)果CMP1[2:0]， i=l，所以
CMPl[O] = PRII < PRIO ;
CMPl[l] = PRI1《PRI2 ;CMP1[2] = PRI1《PRI3 ;對(duì)于模塊2的中間比較結(jié)果CMP2[2:0]， i = 2，所以CMP2
= PRI12 < PRIO ;CMP2[1] = PRI2 < PRI1 ;CMP2[2] = PRI2《PRI3 ;對(duì)于模塊3的中間比較結(jié)果CMP3[2:0]， i = 3，所以CMP3
= PRI13 < PRIO ;CMP3[1] = PRI3 < PRI1 ;CMP3[2] = PRI3 < PRI2 ;本實(shí)施例中，功能模優(yōu)先級(jí)的關(guān)系為功能模塊2的優(yōu)先級(jí)>功能模塊0的優(yōu)先級(jí)>功能模塊1的優(yōu)先級(jí)>功能模塊3
的優(yōu)先級(jí)
0183] 那么功能模塊的優(yōu)先級(jí)的值的大小關(guān)系為
0184] PRI2 < PRIO < PRI1 < PRI3，則對(duì)應(yīng)每一個(gè)功能模塊的中間比較結(jié)果有， 0185]CMP0[2:0] = [1， 0， 1] 0186]CMP1[2:0] = [1， 0， 0] 0187]CMP2[2:0] = [1， 1， 1] 0188]CMP3[2:0] =
。
0189] 對(duì)應(yīng)每一個(gè)功能模塊，將中間比較結(jié)果的各個(gè)位CMPi[t]進(jìn)行與運(yùn)算，得到由l 位二進(jìn)制代碼表示的運(yùn)算結(jié)果，所述4個(gè)功能模塊的運(yùn)算結(jié)果組成表示最高優(yōu)先級(jí)功能 模塊的位置信息ARB[3， O]，為4位的二進(jìn)制代碼，每一位代表了對(duì)應(yīng)功能模塊i是否具 有最高優(yōu)先級(jí)。對(duì)于位置信息ARB[3:0]的每一位有A卿]=CMPi
&CMPi[l]&CMPi[2]&CMPi[3]， 在本實(shí)施例中， ARB[O] = CMP 0
&CMP 0[1]&CMP 0[2] = 0
ARB[l] = CMP 1
&CMP 1[1]&CMP 1[2] = 0
ARB[2] = CMP 2
&CMP 2[1]&CMP 2[2] = 1
ARB[3] = CMP 3
&CMP 3[1]&CMP 3[2] = 0。 由于功能模塊2的優(yōu)先級(jí)大于所有其他功能模塊的優(yōu)先級(jí)，所以功能模塊2的中 間比較結(jié)果的各個(gè)位為l，最后各位相與的結(jié)果也為l。而其它功能模塊與功能模塊2對(duì) 應(yīng)的位為O，最后各位相與的結(jié)果也為O。則位置信息ARB[3， 0] =
，其第 2位為1，代表功能模塊2具有最高優(yōu)先級(jí)，其它位均為零。 然后，將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算。對(duì)于所 述4個(gè)訪問存儲(chǔ)器的功能模塊，每個(gè)功能模塊的總線信息為3位的二進(jìn)制代碼，記為 MBUSi[2:0](i = 0…3)，將各個(gè)功能模塊總線信息的第m位分別與位置信息中表示該功能 模塊的每一位ARB[i]進(jìn)行與運(yùn)算，得到對(duì)應(yīng)第m位的4個(gè)與運(yùn)算結(jié)果，即對(duì)于第m位 MBUSi[m]，有4個(gè)與運(yùn)算結(jié)果
MBUS0[m]&ARB
; MBUSl[m]&ARB[1]; MBUS2[m]&ARB[2] ; MBUS3[m]&ARB[3]。 那么，再將這4個(gè)與運(yùn)算結(jié)果進(jìn)行或運(yùn)算，得出對(duì)應(yīng)第m位的或運(yùn)算結(jié)果為 SBUS[m] = {MBUSO[m]&ARB
}| 貝U， SBUS[O] = MBUS2
;
SBUS[l] = MBUS2[1];
SBUS[2] = MBUS2[2]。 得到的3個(gè)或運(yùn)算結(jié)果組成具有最高優(yōu)先級(jí)功能模塊的總線信息SBUS[2:0]，由 于ARB[2:0]是只有最高優(yōu)先級(jí)位ARB[2]為1的編碼，所以除了最高優(yōu)先級(jí)功能模塊總線 信息被傳遞過來，其他功能模塊的總線信息都被屏蔽了，所以SBUS[2:0]代表了最高優(yōu)先 級(jí)功能模塊2的總線信息，將訪問存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊 的總線，完成了功能模塊2對(duì)存儲(chǔ)器的訪問。 進(jìn)一步，假設(shè)所有功能模塊的優(yōu)先級(jí)都相同，那么優(yōu)先級(jí)的值的大小關(guān)系為
PRIO = PRI1 = PRI2 = PRI3，貝U :CMP0[2:0] = [1， 1， 1];CMP1[2:0] = [1， 1， 0];CMP2[2:0] = [1， 0， 0];CMP3[2:0] =
。 貝U ARB[O] = CMP 0
&CMP 0[1]&CMP 0[2] = 1 ;
ARB[l] = CMP 1
&CMP 1[1]&CMP 1[2] = 0 ;
ARB[2] = CMP 2
&CMP 2[1]&CMP 2[2] = 0 ;
ARB[3] = CMP 3
&CMP 3[1]&CMP 3[2] = 0。 當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最小的功能模塊(其序號(hào)為O)的優(yōu)先級(jí) 將等于所有其他模塊的優(yōu)先級(jí)，它中間結(jié)果的各個(gè)位都將為l，最后各位相與的結(jié)果也為 1。而其它模塊與之對(duì)應(yīng)的位為O，最后各位相與的結(jié)果也為O。則位置信息ARB[3， 0] =
。 那么，將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算，輸出的切換 總線信息SBUS[2:0]代表了功能模塊0的總線信息，即切換到序號(hào)最小的功能模塊0的總 線。 比較策略四 本發(fā)明的實(shí)施例四中，對(duì)應(yīng)實(shí)施例三，如果設(shè)置比較策略為
ifi<j(i = 0， 1，…N-l ; j = 0， 1，…N-l且j^i)
CMPi[t] = PRIi < PRIj else CMPi[t] = PRIi《PRIj
{MBUSl[m]&ARB[l]}| {MBUS2[m]&ARB[2]}| {MBUS3[m]&ARB[3]}
則當(dāng)功能模塊的優(yōu)先級(jí)不同時(shí)，中間比較結(jié)果及獲得的最高優(yōu)先級(jí)功能模塊的 位置信息如實(shí)施例三所述。 進(jìn)一步，當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，則序號(hào)最大的功能模塊(本實(shí)施例 中序號(hào)為3)的優(yōu)先級(jí)將等于所有其他模塊的優(yōu)先級(jí)，它中間結(jié)果的各個(gè)位都將為1，最 后各位相與的結(jié)果也為l。而其它模塊與之對(duì)應(yīng)的位必然為O，最后各位相與的結(jié)果也為 0。
則位置信息ARB[3， 0] = [1， 0， 0， 0]。 那么，將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算，輸出的切換 總線信息SBUS[2:0]代表了功能模塊3的總線信息，即切換到序號(hào)最小的功能模塊3的總 線。 由以上分析可見，優(yōu)先級(jí)仲裁的邏輯深度是l級(jí)比較器延遲，加上N-1級(jí)與門； 總線切換的邏輯深度是1級(jí)與門延遲加上N級(jí)或門。則整個(gè)訪問存儲(chǔ)器的方法需l級(jí)比較 器延遲，加上N級(jí)與門和N級(jí)或門?，F(xiàn)有技術(shù)中，需要樹形比較器的邏輯深度是log2(N) 級(jí)異或門的延遲。在電路中，多位比較器和異或門的延遲遠(yuǎn)大于與門和或門，所以本方 法可以達(dá)到比傳統(tǒng)方法更高的速度。 參照?qǐng)D3，示出了本發(fā)明一種訪問存儲(chǔ)器的系統(tǒng)的實(shí)施例，具體包括
N個(gè)功能模塊301，總線仲裁裝置302和至少一個(gè)存儲(chǔ)器303， N個(gè)功能模塊各 301自獨(dú)立運(yùn)行，根據(jù)需要訪問至少一個(gè)存儲(chǔ)器303。所以每一種存儲(chǔ)器有可能同時(shí)被多 個(gè)功能模塊訪問，但是根據(jù)存儲(chǔ)器的物理特性，大容量的存儲(chǔ)器一般只允許同一時(shí)刻由 一個(gè)功能模塊進(jìn)行讀寫訪問。所以存儲(chǔ)器的訪問需要通過總線仲裁裝置根據(jù)一定的選擇 策略，將存儲(chǔ)器的訪問權(quán)限授予某一個(gè)功能模塊的訪問請(qǐng)求，同時(shí)臨時(shí)掛起其他功能模 塊的訪問請(qǐng)求，直到所有處理完所有訪問請(qǐng)求。 所述N個(gè)功能模塊301，分別與總線仲裁裝置302相連，用于通過所述總線仲裁
裝置302訪問存儲(chǔ)器303 ; 所述總線仲裁裝置302包括 優(yōu)先級(jí)仲裁單元3021，用于對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊301的優(yōu)先級(jí)進(jìn)行比 較，獲得表示最高優(yōu)先級(jí)功能模塊的位置信息； 總線切換單元3022，用于通過將優(yōu)先級(jí)仲裁單元3021獲得的位置信息與每個(gè)功 能模塊的總線信息進(jìn)行邏輯運(yùn)算，將訪問存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功 能模塊； 所述至少一個(gè)存儲(chǔ)器303，用于接收總線仲裁裝置選擇出的最高優(yōu)先級(jí)功能模塊 的總線信息。 其中，各個(gè)存儲(chǔ)器需要獨(dú)立的總線仲裁裝置元來決定同一時(shí)刻允許哪個(gè)功能模 塊進(jìn)行訪問。每個(gè)功能模塊都有自己預(yù)先設(shè)置好的優(yōu)先級(jí)，總線仲裁裝置根據(jù)按照比較 策略，選擇出最高優(yōu)先級(jí)的功能模塊，再將該存儲(chǔ)器的總線切換到與取得訪問權(quán)的功能 模塊相對(duì)應(yīng)的總線上，則所述功能模塊對(duì)該存儲(chǔ)器進(jìn)行訪問。 參照?qǐng)D4，示出了本發(fā)明一種總線仲裁裝置的實(shí)施例，位于訪問存儲(chǔ)器的系統(tǒng) 中，該總線仲裁裝置的作用就是對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，選擇 出具有最高優(yōu)先級(jí)的功能模塊，將訪問存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能 模塊。所述總線仲裁裝置具體包括
優(yōu)先級(jí)仲裁單元401，用于對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲 得表示最高優(yōu)先級(jí)功能模塊的位置信息，優(yōu)先級(jí)仲裁單元401獲得的位置信息是N位的二 進(jìn)制代碼，其中第K位為1，代表功能模塊K具有最高優(yōu)先級(jí)； 總線切換單元402，用于通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏 輯運(yùn)算，將訪問存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊。
進(jìn)一步，所述優(yōu)先級(jí)仲裁單元401包括 比較器4011，用于按照比較策略分別對(duì)每一個(gè)功能模塊與其它功能模塊的優(yōu)先 級(jí)進(jìn)行比較，對(duì)應(yīng)每個(gè)功能模塊分別產(chǎn)生由N-1位二進(jìn)制代碼表示的中間比較結(jié)果，其 中每一位代表該功能模塊與其它功能模塊的優(yōu)先級(jí)比較結(jié)果； 第一與運(yùn)算器4012，用于對(duì)應(yīng)每一個(gè)功能模塊將中間比較結(jié)果的各個(gè)位進(jìn)行與
運(yùn)算，得到由l位二進(jìn)制代碼表示的運(yùn)算結(jié)果，所述N個(gè)功能模塊的運(yùn)算結(jié)果按照對(duì)應(yīng)功
能模塊序號(hào)的順序組成表示最高優(yōu)先級(jí)功能模塊的位置信息。 在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，所述比較器401的比較策略為 如果該功能模塊的序號(hào)大于與其相比較的功能模塊的序號(hào)，則判斷該功能模塊
的優(yōu)先級(jí)的值大于等于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立，否則判斷該功能
模塊的優(yōu)先級(jí)的值大于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立；其中，功能模塊
的優(yōu)先級(jí)的值越大，代表該功能模塊的優(yōu)先級(jí)越高。 當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最大的功能模塊具有最高優(yōu)先級(jí)。
在本發(fā)明的另一個(gè)優(yōu)選實(shí)施例中所述比較器的比較策略為 如果該功能模塊的序號(hào)小于與其相比較的功能模塊的序號(hào)，則判斷該功能模塊 的優(yōu)先級(jí)的值小于等于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立，否則判斷該功能 模塊的優(yōu)先級(jí)的值小于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立；其中，功能模塊 的優(yōu)先級(jí)的值越小，代表該功能模塊的優(yōu)先級(jí)越高。 當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最小的功能模塊具有最高優(yōu)先級(jí)。
進(jìn)一步，所述總線切換單元402包括 第二與運(yùn)算器4021，用于將各個(gè)功能模塊的T位二進(jìn)制代碼表示的總線信息的 同一位分別與位置信息中各功能模塊所對(duì)應(yīng)的位進(jìn)行與運(yùn)算，得到功能模塊總線信息對(duì) 應(yīng)該位的N個(gè)與運(yùn)算結(jié)果； 或運(yùn)算器4022，用于將所述N個(gè)與運(yùn)算結(jié)果進(jìn)行或運(yùn)算，得到所述功能模塊總 線信息對(duì)應(yīng)該位的或運(yùn)算結(jié)果，對(duì)應(yīng)功能模塊總線信息的各個(gè)位得到的T個(gè)或運(yùn)算結(jié)果 組成具有最高優(yōu)先級(jí)功能模塊的總線信息。 綜上所述，本發(fā)明實(shí)施例提供的一種訪問存儲(chǔ)器的方法、系統(tǒng)和總線仲裁裝 置，整個(gè)訪問存儲(chǔ)器的方法需l級(jí)比較器延遲、N級(jí)與門和N級(jí)或門。現(xiàn)有技術(shù)中，樹 形比較器的邏輯深度是log2(N)級(jí)異或門的延遲。在電路中，多位比較器和異或門的延遲 遠(yuǎn)大于與門和或門，由于本發(fā)明不涉及多位比較器和異或門，僅需要l級(jí)比較器、N級(jí)與 門和N級(jí)或門，所以本發(fā)明縮短總線仲裁切換電路的延遲，提高總線仲裁切換電路的速 度，使總線仲裁切換電路能夠廣泛適用于各種SoC芯片，滿足多種條件的需要。
本說明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是 與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。對(duì)于系統(tǒng)和裝置實(shí)施例而言，由于其與方法實(shí)施例基本相似，所以描述的比較簡(jiǎn)單，相關(guān)之處參見 方法實(shí)施例的部分說明即可。 以上對(duì)本發(fā)明所提供的一種訪問存儲(chǔ)器的方法、系統(tǒng)和總線仲裁裝置，進(jìn)行了 詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例 的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人 員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本 說明書內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
權(quán)利要求
一種訪問存儲(chǔ)器的方法，其特征在于，包括對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得表示最高優(yōu)先級(jí)功能模塊的位置信息；通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算，將訪問所述存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊。
2. 根據(jù)權(quán)利要求1所述的訪問存儲(chǔ)器的方法，其特征在于所述位置信息是N位的二進(jìn)制代碼，其中第K位為1，代表功能模塊K具有最高優(yōu) 先級(jí)。
3. 根據(jù)權(quán)利要求2所述的訪問存儲(chǔ)器的方法，其特征在于，所述對(duì)訪問存儲(chǔ)器的N個(gè) 功能模塊的優(yōu)先級(jí)進(jìn)行比較具體包括按照比較策略分別對(duì)每一個(gè)功能模塊與其它功能模塊的優(yōu)先級(jí)進(jìn)行比較，對(duì)應(yīng)每個(gè) 功能模塊分別產(chǎn)生由N-l位二進(jìn)制代碼表示的中間比較結(jié)果，其中每一位代表該功能模 塊與其它功能模塊的優(yōu)先級(jí)比較結(jié)果；對(duì)于每一個(gè)功能模塊，將中間比較結(jié)果的各個(gè)位進(jìn)行與運(yùn)算，得到由l位二進(jìn)制代 碼表示的運(yùn)算結(jié)果，所述N個(gè)功能模塊的運(yùn)算結(jié)果按照對(duì)應(yīng)功能模塊序號(hào)的順序組成表 示最高優(yōu)先級(jí)功能模塊的位置信息。
4. 根據(jù)權(quán)利要求3所述的訪問存儲(chǔ)器的方法，其特征在于，所述比較策略為 如果該功能模塊的序號(hào)大于與其相比較的功能模塊的序號(hào)，則判斷該功能模塊的優(yōu)先級(jí)的值大于等于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立，否則判斷該功能模塊 的優(yōu)先級(jí)的值大于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立；其中，功能模塊的優(yōu)先級(jí)的值越大，代表該功能模塊的優(yōu)先級(jí)越高。
5. 根據(jù)權(quán)利要求3所述的訪問存儲(chǔ)器的方法，其特征在于，所述比較策略為 如果該功能模塊的序號(hào)小于與其相比較的功能模塊的序號(hào)，則判斷該功能模塊的優(yōu)先級(jí)的值小于等于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立，否則判斷該功能模塊 的優(yōu)先級(jí)的值小于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立；其中，功能模塊的優(yōu)先級(jí)的值越小，代表該功能模塊的優(yōu)先級(jí)越高。
6. 根據(jù)權(quán)利要求4所述的訪問存儲(chǔ)器的方法，其特征在于 當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最大的功能模塊具有最高優(yōu)先級(jí)。
7. 根據(jù)權(quán)利要求5所述的訪問存儲(chǔ)器的方法，其特征在于 當(dāng)所有功能模塊的優(yōu)先級(jí)都相同時(shí)，序號(hào)最小的功能模塊具有最高優(yōu)先級(jí)。
8. 根據(jù)權(quán)利要求2所述的訪問存儲(chǔ)器的方法，其特征在于，所述位置信息與每個(gè)功能 模塊的總線信息進(jìn)行邏輯運(yùn)算包括每個(gè)功能模塊的總線信息是T位的二進(jìn)制代碼，將各個(gè)功能模塊總線信息的同一位 分別與位置信息中各功能模塊所對(duì)應(yīng)的位進(jìn)行與運(yùn)算，得到功能模塊總線信息對(duì)應(yīng)該位 的N個(gè)與運(yùn)算結(jié)果；然后將所述N個(gè)與運(yùn)算結(jié)果進(jìn)行或運(yùn)算，得到所述功能模塊總線信息對(duì)應(yīng)該位的或運(yùn)算結(jié)果，對(duì)應(yīng)功能模塊總線信息的各個(gè)位得到的T個(gè)或運(yùn)算結(jié)果組成具有最高優(yōu)先級(jí) 功能模塊的總線信息。
9. 一種訪問存儲(chǔ)器的系統(tǒng)，其特征在于，包括N個(gè)功能模塊，總線仲裁裝置和至少一個(gè)存儲(chǔ)器，所述N個(gè)功能模塊，分別與總線仲裁裝置相連，用于通過所述總線仲裁裝置訪問存 儲(chǔ)器；所述總線仲裁裝置包括優(yōu)先級(jí)仲裁單元，用于對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得表示 最高優(yōu)先級(jí)功能模塊的位置信息；總線切換單元，用于通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn) 算，將訪問所述存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊；所述至少一個(gè)存儲(chǔ)器，用于接收總線仲裁裝置選擇出的最高優(yōu)先級(jí)功能模塊的總線 信息。
10. —種總線仲裁裝置，其特征在于，包括優(yōu)先級(jí)仲裁單元，用于對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得表示 最高優(yōu)先級(jí)功能模塊的位置信息；總線切換單元，用于通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn) 算，將訪問所述存儲(chǔ)器的總線切換到最高優(yōu)先級(jí)功能模塊。
11. 根據(jù)權(quán)利要求10所述的一種總線仲裁裝置，其特征在于所述優(yōu)先級(jí)仲裁單元獲得的位置信息是N位的二進(jìn)制代碼，其中第K位為1，代表功 能模塊K具有最高優(yōu)先級(jí)
12. 根據(jù)權(quán)利要求11所述的一種總線仲裁裝置，其特征在于，所述優(yōu)先級(jí)仲裁單元包括比較器，用于按照比較策略分別對(duì)每一個(gè)功能模塊與其它功能模塊的優(yōu)先級(jí)進(jìn)行比 較，對(duì)應(yīng)每個(gè)功能模塊分別產(chǎn)生由N-1位二進(jìn)制代碼表示的中間比較結(jié)果，其中每一位 代表該功能模塊與其它功能模塊的優(yōu)先級(jí)比較結(jié)果；第一與運(yùn)算器，用于對(duì)應(yīng)每一個(gè)功能模塊將中間比較結(jié)果的各個(gè)位進(jìn)行與運(yùn)算，得 到由l位二進(jìn)制代碼表示的運(yùn)算結(jié)果，所述N個(gè)功能模塊的運(yùn)算結(jié)果按照對(duì)應(yīng)功能模塊序 號(hào)的順序組成表示最高優(yōu)先級(jí)功能模塊的位置信息。
13. 根據(jù)權(quán)利要求12所述的一種總線仲裁裝置，其特征在于，所述比較器的比較策略為如果該功能模塊的序號(hào)大于與其相比較的功能模塊的序號(hào)，則判斷該功能模塊的優(yōu) 先級(jí)的值大于等于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立，否則判斷該功能模塊 的優(yōu)先級(jí)的值大于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立；其中，功能模塊的優(yōu)先級(jí)的值越大，代表該功能模塊的優(yōu)先級(jí)越高。
14. 根據(jù)權(quán)利要求12所述的一種總線仲裁裝置，其特征在于，所述比較器的比較策略為如果該功能模塊的序號(hào)小于與其相比較的功能模塊的序號(hào)，則判斷該功能模塊的優(yōu) 先級(jí)的值小于等于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立，否則判斷該功能模塊 的優(yōu)先級(jí)的值小于與其相比較的功能模塊的優(yōu)先級(jí)的值是否成立；其中，功能模塊的優(yōu)先級(jí)的值越小，代表該功能模塊的優(yōu)先級(jí)越高。
15. 根據(jù)權(quán)利要求10所述的一種總線仲裁裝置，其特征在于，所述總線切換單元包括第二與運(yùn)算器，用于將各個(gè)功能模塊的T位二進(jìn)制代碼表示的總線信息的同一位分 別與位置信息中各功能模塊所對(duì)應(yīng)的位進(jìn)行與運(yùn)算，得到功能模塊總線信息對(duì)應(yīng)該位的 N個(gè)與運(yùn)算結(jié)果；或運(yùn)算器，用于將所述N個(gè)與運(yùn)算結(jié)果進(jìn)行或運(yùn)算，得到所述功能模塊總線信息對(duì) 應(yīng)該位的或運(yùn)算結(jié)果，對(duì)應(yīng)功能模塊總線信息的各個(gè)位得到的T個(gè)或運(yùn)算結(jié)果組成具有 最高優(yōu)先級(jí)功能模塊的總線信息。
全文摘要
本發(fā)明提供了一種訪問存儲(chǔ)器的方法和系統(tǒng)，該方法包括對(duì)訪問存儲(chǔ)器的N個(gè)功能模塊的優(yōu)先級(jí)進(jìn)行比較，獲得表示最高優(yōu)先級(jí)功能模塊的位置信息；通過將所述位置信息與每個(gè)功能模塊的總線信息進(jìn)行邏輯運(yùn)算，將訪問所述存儲(chǔ)器的功能模塊的總線切換到最高優(yōu)先級(jí)功能模塊。本發(fā)明還提供了一種總線仲裁裝置，包括優(yōu)先級(jí)仲裁單元和總線切換單元。本發(fā)明涉及1級(jí)比較器、N級(jí)與門和N級(jí)或門，縮短了優(yōu)先級(jí)仲裁切換電路的延遲，提高了優(yōu)先級(jí)仲裁切換電路的速度，使優(yōu)先級(jí)仲裁切換電路能夠廣泛適用于各種SoC芯片，滿足系統(tǒng)高頻率的需要。同時(shí)本發(fā)明按照不同的比較策略對(duì)功能模塊優(yōu)先級(jí)的進(jìn)行比較，方法靈活。
文檔編號(hào)G06F13/18GK101692212SQ200910087728
公開日2010年4月7日 申請(qǐng)日期2009年6月19日 優(yōu)先權(quán)日2009年6月19日
發(fā)明者林川 申請(qǐng)人:北京中星微電子有限公司