專利名稱：具有低功率緩存存取模式的數(shù)據(jù)處理裝置的制作方法
技術領域：
本發(fā)明系關于處理器，且尤系關于以多重模式處理緩存交易(cachetransaction) 的處理器。
背景技術：
某些處理器能操作于多重模式，如主動模式與低功率或睡眠模式。于主動模式中， 電壓調(diào)整器(voltage regulator)提供電壓給該處理器以容許該處理器執(zhí)行指令與完成正 規(guī)的操作。于低功率模式中，該電壓調(diào)整器提供保持電壓(retention voltage)給該處理 器以容許該處理器保持原有狀態(tài)(internal state)，但不執(zhí)行指令或其它正規(guī)的操作。該 保持電壓比主動模式中提供的電壓還低，因此容許該處理器節(jié)省功率。該處理器能進入低 功率模式以節(jié)省功率，但卻能保持其原有狀態(tài)，使得該處理器在返回主動模式時能直接從 其進入低功率模式之前的狀態(tài)繼續(xù)操作。 某些處理器能支持一致性內(nèi)存空間(coherent memory space)或容許裝置的其 它模塊存取該處理器緩存。當該處理器于低功率模式時，為了執(zhí)行緩存交易以維持一致性 或為了服務來自其它模塊接收之存取請求，習知的處理器會從該低功率模式切換至主動模 式。然而，由于電壓調(diào)整器的物理特性，該處理器無法快速地從低功率模式改變至主動模 式。因此，當接收到較多的緩存交易請求時，習知的處理器一般較不常進入低功率模式，且 因而較少在低功率模式。這會導致該處理器不理想的功率消耗。因此，需要一種新的處理 裝置與方法。

發(fā)明內(nèi)容
為解決前述習知技術之缺失，本發(fā)明揭示一種方法，包括在第一期間提供第一操 作電壓給處理器；在該第一期間于該處理器執(zhí)行指令；響應于在該第一期間接收模式改變 指針，于第二期間提供保持電壓給該處理器，其中該處理器在該第二期間系處于保持狀態(tài) 中，且其中該保持電壓低于該第一操作電壓；響應于在該第二期間接收第一緩存消息，于第 三期間提供第二操作電壓給該處理器，該第二操作電壓低于該第一操作電壓而大于該保持 電壓；以及于該第三期間處理該第一緩存消息。 本發(fā)明更揭示一種方法包括于第一期間提供保持電壓給處理器，其中該處理器 于該第一期間處于保持狀態(tài)；于該第一期間接收第一緩存消息；響應于接收該第一緩存消 息，于第二期間提供第一操作電壓，該第一操作電壓大于該保持電壓；于該第二期間處理該 第一緩存消息；響應于完成該第一緩存消息的處理，于第三期間提供該保持電壓給該處理 器；于該第三期間接收第一模式改變指針；以及響應于接收該第一模式改變指針，于第四 期間提供第二操作電壓給該處理器，該第二操作電壓大于該第一操作電壓。
本發(fā)明又揭示一種裝置，包括處理器，包括處理器核與緩存；模式控制模塊，構(gòu) 造成控制該處理器的操作模式；電壓調(diào)整器，構(gòu)造成響應于指示該處理器的主動模式的 該模式控制模塊，將該處理器的操作電壓設定至第一電壓；響應于指示該處理器之低處理模式的該模式控制模塊，將該處理器的操作電壓設定至低于該第一電壓的第二電壓，其中 該處理器能以該低處理模式處理緩存消息；以及響應于指示該處理器處于保持模式中的該 模式控制模塊，將該操作電壓設定至第三電壓，該第三電壓低于該第二電壓。


藉由參考隨附圖式可對本發(fā)明有較佳了解，且其許多特色與優(yōu)點對熟習該技術領 域者而言為顯而易見的。
圖1是包含具有多重操作模式的裝置之特別實施例之方塊圖；
圖2是提供操作電壓給圖1的處理器之特別實施例之圖表；
圖3是圖1的裝置之頻率控制模塊之方塊圖； 圖4是一種構(gòu)造處理器操作模式的方法之特別實施例之流程圖；以及
圖5是構(gòu)造處理器操作模式之另一實施例之流程圖。
具體實施例方式
本發(fā)明揭示一種能操作于三種不同模式的處理器。于主動模式中，提供第一電壓 (在此稱為"主動電壓")給該處理器，其中該第一電壓系足以容許該處理器執(zhí)行指令。于 低功率模式中，提供保持電壓給該處理器，其中該保持電壓系不足以使該處理器執(zhí)行指令， 但足以容許該處理器維持在進入低功率模式之前所儲存的狀態(tài)信息。相比于主動模式，該 處理器于保持模式消耗較少的功率。此外，該處理器可操作于第三種模式，在此稱為緩存交 易處理模式，其中提供電壓(在此稱為"緩存交易處理電壓")給該處理器，而該緩存交易處 理電壓系足以容許該處理器處理緩存消息，例如一致性消息，但不足以使處理器執(zhí)行其它 正規(guī)的操作或只能夠在速度相對于主動模式慢很多的情況讓處理器進行正規(guī)的操作。于該 緩存交易處理模式中提供給該處理器之電壓系比主動模式中的電壓還低但高于該保持模 式中的電壓。 如果處理器在低功率模式時欲執(zhí)行緩存交易，該處理器會進入緩存交易處理模式 并處理該緩存交易。 一旦緩存交易的處理完成，該處理器會返回低功率模式。因為在低功 率模式中所提供之保持電壓與在緩存交易處理模式中提供給該處理器之緩存交易處理電 壓之間有相當小的電壓差(相較于在保持模式電壓與主動模式電壓之間的電壓差)，該處 理器能于低功率模式與緩存交易處理模式之間更快速地轉(zhuǎn)換(相較于從低功率模式到主 動模式的轉(zhuǎn)換)，因此容許該處理器于該低功率模式維持一段較長的期間且減少該處理器 的功率消耗。 參照圖l，揭示一種系統(tǒng)100的方塊圖。該系統(tǒng)100包括處理器102、總線103、處 理器105、周邊裝置106、周邊裝置107與電壓調(diào)整器130。該處理器102、處理器105以及 周邊裝置106與107系各連接至該總線103。該處理器102包含輸出端用以提供信號(標 示為V_CTRL)至該電壓調(diào)整器130的輸入端。另外，該處理器102包括輸入端用以從該電 壓調(diào)整器130的輸出端接收可調(diào)整電壓(標示為VDD)。 該處理器102與該處理器105皆可為微處理器、微控制器與特殊應用集成電路 Application specific integrated circuit ;ASIC)等。該等周邊裝置106與107皆可 為內(nèi)存控制器、輸入端/輸出端控制器與周邊控制器等。另外，該系統(tǒng)100的每個圖標部分
4均可被整合在共同的半導體基板上，或被置于不同基板上。舉例而言，該處理器102與該處理器105可被整合于在共同的半導體基板上，而該周邊裝置106與107則被置于該半導體基板之外部。在所示之實施例中，該電壓調(diào)整器130系置于該處理器102之外部。于其它實施例中，該電壓調(diào)整器130可實施于該處理器102內(nèi)部。 于操作期間，該處理器102可操作于主動模式、低功率模式與緩存交易處理模式。于主動模式中，該處理器102可執(zhí)行指令并完成其它正規(guī)的操作。于低功率模式中，該處理器102系處于保持狀態(tài)，使該處理器102的狀態(tài)得以維持。于低功率模式中，該處理器102無法執(zhí)行指令或完成其它正規(guī)的操作。于緩存交易處理模式中，該處理器102能處理由該處理器105與該周邊裝置106以及107經(jīng)由該總線103所提供之緩存消息。該等緩存消息代表對于該處理器102處理緩存交易(例如一致性交易(coherency transaction)或存取交易(accesstransaction))的請求。該處理器102藉由分析該緩存消息以及(在適當時)執(zhí)行所請求的緩存交易來處理該緩存消息。 該電壓調(diào)整器130提供不同位準的操作電壓VDD用于該處理器102之三種模式的各者。于主動模式中，該操作電壓VDD系設定為主動電壓位準用以容許該處理器102執(zhí)行指令。于該緩存交易處理模式中，該操作電壓VDD系設定成緩存交易處理電壓位準，該緩存交易處理電壓位準系低于該主動電壓位準。此電壓位準容許該處理器102處理緩存消息，但不執(zhí)行其它正規(guī)的操作或只能夠在速度相較于主動模式緩慢很多的情況讓處理器進行其它正規(guī)的操作。于該低功率模式中，該操作電壓VDD系設定為保持電壓，使得該處理器102能夠維持狀態(tài)信息但無法執(zhí)行指令。該保持電壓低于該緩存交易處理電壓位準。于特定實施例中，該保持電壓約為0. 7伏特，該緩存交易處理電壓位準系在約0. 75至約0. 8伏特之間，而該主動電壓約為1. 1伏特。 該電壓VDD的位準系由該信號V_CTRL所控制。因此，當處理器102進入新的模式時，該處理器102會利用該信號V—CTRL來構(gòu)造(configure)電壓調(diào)整器130，用以將電壓VDD設定為適合于新模式的電壓位準。 該處理器102可根據(jù)不同因素而改變模式。舉例而言，于某段預定時間期間內(nèi)沒有接收到使用者輸入該系統(tǒng)100之后，該處理器102可從主動模式改變成低功率模式。于低功率模式中，該處理器102仍可從該處理器105或該等周邊裝置106與107接收緩存消息。能使該處理器進入緩存交易處理模式之緩存消息范例可包括緩存探測(cach印robe)或緩存讀取消息(例如，用以檢查是否緩存位置包含已修改資料的消息)、緩存無效消息(例如，指示特定緩存線應為無效之消息，因為與該緩存線相關聯(lián)之資料已藉由該等周邊裝置106與107其中之一或藉由該處理器105被修改)與緩存寫入消息(例如，容許該等周邊裝置106與107以及該處理器105直接地寫入該緩存之消息)。響應于接收到該緩存消息，該處理器102能進入該緩存交易處理模式，處理該緩存消息，并于完成處理后返回至低功率模式。因為該處理器102不須進入該主動模式來處理該緩存消息，故能更快速地返回低功率模式，進而節(jié)約功率。 該處理器102包括處理器核110、緩存120、模式控制模塊140、一致性代理器(coherency agent) 150與頻率控制模塊160。該處理器核110包含連接至該緩存120之雙向連接(bi-directional connection)。該處理器核110也包含用以接收信號FRQ—CTRL之輸入端以及用以接收信號C_CTRL1之輸入端。該緩存120包含用以接收信號C_CTRL2之輸入端。該一致性代理器150包含用以提供控制信號C_CTRL1、 C_CTRL2與C_CTRL3之輸出端。該模式控制模塊140包含用以接收該信號C_CTRL3之輸入端、提供該信號V_CTRL之輸出端、提供該信號M0DE_INDICAT0R之輸出端以及提供該信號M_RCV之輸出端。該頻率控制模塊160包含用以接收該信號M_RCV之輸入端與提供該信號FRQ_CTRL之輸出端。
該處理器核110系構(gòu)造成于主動模式中執(zhí)行指令，以及進行其它操作，例如于該主動模式與該緩存交易處理模式中處理緩存消息。該處理器核iio系也構(gòu)造成提供存取請求與一致性信息給該緩存120。 該緩存120系構(gòu)造成響應于處理器核110所提供之請求或經(jīng)由信號C_CTRL2所提供之信息而提供并儲存資料。請求該緩存120也維持用于其已儲存之資料的一致性信息，并且可根據(jù)來自于處理器核110的請求或經(jīng)由信號C—CTRL2所提供的信息來修改該一致性信息。 該一致性代理器150系構(gòu)造成經(jīng)由總線103從處理器105、周邊裝置106與107接收緩存消息(代表緩存交易請求)。該緩存消息可代表來自該處理器105與該等周邊裝置106與107之一致性交易或緩存存取請求。該一致性代理器150提供有關于經(jīng)由該信號C_CTRLl、 C_CTRL12與C_CTRL3所接收的緩存消息的信息。 該模式控制模塊140系構(gòu)造成接收有關已接收的緩存消息的信息并構(gòu)造成控制該處理器102的操作模式。為了控制操作的模式，該模式控制模塊140經(jīng)由V—CTRL信號提供信息來設定該操作電壓VDD、經(jīng)由MODE_INDICATOR信號提供信息來設定處理器核110在每一種操作模式下的時鐘頻率以及經(jīng)由M_RCV信號提供信息來表示緩存消息已被接收。
該頻率控制模塊160系構(gòu)造成經(jīng)由表示緩存消息已被接收的M—RCV信號來接收信息，以及經(jīng)由表示處理器102之操作模式的MODEJNDICATOR信號來接收信息。
該頻率控制模塊160系構(gòu)造成根據(jù)處理器102的操作模式而經(jīng)由FRQ_CTRL信號來提供控制信息以設定處理器核110的時鐘頻率。該頻率控制模塊160系復構(gòu)造成決定某一段特定時間內(nèi)所接收之緩存消息的數(shù)量，并根據(jù)此決定結(jié)果，經(jīng)由FRQ_CTRL信號提供信息來改變處理器核110在緩存交易處理模式下的時鐘頻率。 在操作期間，于主動模式中該處理器核110執(zhí)行指令以完成該處理器102的任務。該一致性代理器150確保該緩存120與系統(tǒng)100中其它內(nèi)存保持一致(coherent)，例如處理器105之緩存(未圖標)或是由周邊裝置106與107其中之一所控制之內(nèi)存。該一致性代理器150經(jīng)由總線103接收緩存消息，例如一致性消息。根據(jù)所接收之緩存消息，該一致性代理器150分別經(jīng)由信號C_CTRL1與C_CTRL2提供一致性信息給處理器核110與緩存120。 舉例而言，響應于接收到表示與內(nèi)存地址相關聯(lián)的資料已被處理器105所修改的緩存消息，該一致性代理器150會通知該處理器核110與該緩存120有此修正。響應前述動作，該處理器核110與緩存120將決定是否該緩存120儲存與內(nèi)存地址相關聯(lián)的資料，如果屬實，將采取適當?shù)膭幼?，例如使緩存線無效。 該模式控制模塊140根據(jù)該系統(tǒng)100的操作狀態(tài)與其它因素來控制該處理器102的操作模式。舉例而言，如果于某一段特定時間內(nèi)未有使用者輸入至該系統(tǒng)100、如果于某一段特定時間內(nèi)總線沒有動作或如果于該處理器102或該處理器105上所執(zhí)行之操作系統(tǒng)(operatingsystem)或其它軟件指示該處理器102進入低功率模式，則該模式控制模塊140能從該主動模式改變操作模式至低功率模式。該模式控制模塊140也能響應于接收到使用者輸入或中斷，而從低功率模式改變操作模式至主動模式。為了改變操作模式，該模式控制模塊140提供該信號V_CTRL給該電壓調(diào)整器以改變該處理器102的操作電壓VDD。另外，該模式控制模塊140經(jīng)由該信號M0DE_INDICAT0R向頻率控制模塊160指示操作模式以設定處理器核110于每一模式中的時鐘頻率。 響應于接收到一致性消息，該一致性代理器150會經(jīng)由該信號C_CTRL3通知該模式控制模塊140。響應于前述動作，如果該處理器102處在低功率模式，該模式控制模塊140將改變操作模式為緩存交易處理模式。該模式控制模塊140提供該信號V_CTRL以將該操作電壓VDD設定至適當?shù)奈粶?，使得該處理?02能處理該緩存消息。另外，該模式控制模塊140會通知該頻率控制模塊160已接收到緩存消息。 一旦該處理器核110已經(jīng)完成處理該緩存消息，該模式控制模塊140會將該處理器102返回至低功率模式，包括改變該操作電壓VDD的位準，因此能節(jié)省功率。 于另一實施例中，該模式控制模塊140可僅于已接收到緩存消息的臨界數(shù)量之后改變該處理器102的操作模式。如此，一旦所有的擱置(pending)緩存消息已處理完畢，該模式控制模塊140便將該處理器返回至低功率模式。 該頻率控制模塊160根據(jù)該MODE_INDICATOR信號設定該處理器核110的時鐘頻率。于特定實施例中，該時鐘頻率于該低功率模式中被設定至約為零，且于該緩存交易處理模式中時鐘頻率被設定為相較于在主動模式中為低的頻率。另外，于該緩存交易處理模式中，該頻率控制模塊會測量在特定期間內(nèi)所接收的緩存消息數(shù)量。如果接收的緩存消息數(shù)量超過臨界值，該頻率控制模塊160經(jīng)由該FRQ_CTRL信號提供信息以改變該處理器核110于緩存交易處理模式中的時鐘頻率。這會導致該處理器核IIO消耗較多功率但能更快地處理該緩存消息。因此，藉由適當?shù)卦O定緩存消息的臨界數(shù)量，可減少該處理器102的總功率消耗。 參照圖2，系圖標說明在系統(tǒng)100的操作期間圖1的電壓調(diào)整器130之范例電壓輸出202的圖標。該說明圖標的Y軸表示該電壓VDD的位準，而X軸表示時間。如圖標，于時間期間204，該處理器102操作于主動模式且該操作電壓VDD系處在主動電壓位準。于時間205處，接收到模式改變指針，顯示該處理器102應處于低功率模式。響應于使用者輸入、于預定時間期間內(nèi)無使用者輸入或其它因素，可接收此模式改變指針。舉例而言，軟件可使得該模式改變指針被發(fā)布。于另一實施例中，軟件能激活(initiate)該模式改變指針的發(fā)布，但該指針是直到已偵測到?jīng)]有該總線活動一段時間后才會產(chǎn)生。于其它實施例中，響應于一段時間沒有該總線活動，可發(fā)布該模式改變指針而無須軟件激活。
響應于該模式改變指針，該電壓VDD系改變至該保持電壓位準，而該處理器102進入該低功率模式并于時間期間206維持于低功率模式。于時間207處，該處理器102接收緩存消息。響應于前述動作，該處理器102改變至該緩存交易處理模式且該電壓位準VDD被設定為該緩存交易處理電壓位準。該處理器102于時間期間208保持于緩存交易處理模式。響應于該緩存消息的處理完成，于時間209處，該處理器102返回至低功率模式且藉由該電壓調(diào)整器130所提供之電壓VDD被設定為保持電壓。 該時間期間208的持續(xù)期間視該處理器核110的時鐘頻率而定。如果于特定時間所接收之緩存消息數(shù)量超過臨界值，可調(diào)整該時鐘頻率用以縮短時間期間208。這會增加該處理器102于該時間期間208所消耗的功率量，但容許該處理器102更快速地處理緩存消 息并且更快速地于時間期間210返回至低功率狀態(tài)。因此，緩存消息的臨界數(shù)量可被設定 用以減少該處理器102的總功率消耗。 于時間211處，接收另一緩存消息。響應于前述動作，該電壓VDD系設定為該緩存 交易處理電壓位準并且該處理器102于時間期間212進入緩存交易處理模式。在緩存消息 于時間213處完成處理后，該處理器102返回至低功率模式且該電壓VDD于時間期間214 被設定為保持電壓位準。因此，該處理器102能進入緩存交易處理模式且于每一次接收到 緩存消息時返回至該低功率模式。 于時間215處，接受到模式改變指針，表示該處理器102應改變至該主動模式。響 應于使用者輸入或其它因素，可接收該模式改變指針。舉例而言，周邊裝置可激活中斷，該 中斷會產(chǎn)生該模式改變指針。于另一實施例中，響應于時間期間的期限(e鄧iration)，可接 收該模式改變指針。響應于該模式改變指針，該處理器102改變至主動模式且該操作電壓 VDD于該時間期間216再一次被設定至最高位準。 參照圖3，系圖標說明頻率控制模塊360的特定實施例的方塊圖，該頻率控制模塊 360對應于圖1中之頻率控制模塊160。該頻率控制模塊360包含時鐘模塊305、時間計數(shù) 器306、一致性消息計數(shù)器310與頻率選擇模塊315。該時鐘模塊305包含輸出端以提供時 鐘信號CLK。該時間計數(shù)器306包含輸出端以及用以接收該時鐘信號CLK之輸入端。該一 致性消息計數(shù)器310包含連接至該時間計數(shù)器306的輸出端的輸入端(標示為RESET)。該 一致性消息計數(shù)器310也包含輸出端以用以接收該信號M_RCV之輸入端。該頻率選擇模塊 315包含連接至該一致性消息計數(shù)器310的輸出端之輸入端、用以接收該MODE_INDICATOR 信號之輸入端以及用以提供該信號FRQ_CTRL之輸出端。 于操作期間，該頻率選擇模塊依據(jù)該MODE_INDICATOR信號所指示的操作模式經(jīng) 由該FRQ—CTRL信號提供信息來設定該處理器核110的時鐘頻率。再者，當接收到一致性消 息時，系經(jīng)由該信號M_RCV來通知該一致性消息計數(shù)器310。響應于前述動作，藉由該一致 性消息計數(shù)器310所儲存的數(shù)值系得以調(diào)整。另外，該時間計數(shù)器306提供信號至該RESET 輸入端，用以于特定時間期間過后根據(jù)該時鐘信號CLK重新設定該一致性消息計數(shù)器310。 于特定實施例中，該計數(shù)器306為一種遞減計數(shù)器(decrement counter)，其開始于一初始 數(shù)值且根據(jù)該時鐘信號CLK的轉(zhuǎn)變向下計數(shù)至零為止。當該計數(shù)器306到達零時，會提供用 以重置(reset)該一致性消息計數(shù)器的信號。因此，該一致性消息計數(shù)器310所儲存的數(shù) 值可代表于時間期間所接收之一致性消息數(shù)量。該時間期間可為固定值或為可程序化值。 可根據(jù)系統(tǒng)100的BIOS值、根據(jù)于處理器102中執(zhí)行的指令或根據(jù)其它由使用者所程序化 者來設定該可程序化值。 如果藉由該一致性消息計數(shù)器310所儲存的數(shù)值于被重置前超過臨界值，則表示 于設定時間期間所接收的一致性消息數(shù)量超過該臨界值，該一致性消息計數(shù)器310便會通 知該頻率選擇模塊210。響應于前述動作，當該處理器102處于該緩存交易處理模式時，該 頻率選擇模塊210會經(jīng)由該信號FR(LCTRL提供信息以改變該處理器核110的時鐘頻率。因 此，如果于特定時間期間所接收的一致性消息數(shù)量超過臨界值，則頻率控制模塊360于該 處理器102在該緩存交易處理模式時會調(diào)整該處理器核110的時鐘速度，確保該一致性消 息被更快速地處理，因而允許該處理器102快速地從該緩存交易處理模式返回至低功率模式以及節(jié)省功率。 參照圖4，系圖標說明一種提供電壓給處理器之方法的特別實施例之流程圖。于 方塊402處，于第一期間提供第一操作電壓給處理器，使得該處理器處于主動模式。于方塊 404處，指令系于第一期間由該處理器執(zhí)行。于方塊406處，接收模式改變指針。響應于該 模式改變指針，于方塊408處，在第二時間期間提供保持電壓給該處理器。
于方塊410處，于第二期間接收一致性消息。響應于前述動作，于方塊412處，在 第三期間提供第二操作電壓(second operating voltage)給該處理器。于方塊414處，在 該處理器進行處理一致性消息。于方塊416處，響應于該一致性消息的處理完成，在第四期 間提供保持電壓給該處理器。因此，該處理器無須進入主動模式即可處理一致性消息，進而 容許該處理器更快速地返回低功率模式，因而節(jié)省功率。 參照圖5，系圖標說明一種提供電壓給處理器之方法的另一實施例之流程圖。于方 塊502處，處理器于第一期間系處于低功率模式，且因而于此期間提供保持電壓給該處理 器。于方塊504處，當該處理器處于低功率模式時，系于第一期間接收一致性消息。響應于 前述動作，于方塊506處，該處理器進入緩存交易處理模式且于第二時間期間提供第一操 作電壓。于方塊508處，于第二期間(即當該處理器處于該緩存交易處理模式時)處理該 緩存消息。 于方塊510處，響應于該一致性消息的處理完成，該處理器返回該低功率模式，且 保持電壓系于第三時間期間提供。于方塊512處，當該處理器處于低功率模式時，于第三時 間期間接收模式改變指針。響應于前述動作，于方塊514處，該處理器進入主動模式且第二 操作電壓系提供給該處理器。 在參酌本說明書以及實施此處揭示之揭露內(nèi)容后，該揭露內(nèi)容之其它實施例、效 用與優(yōu)點對熟習該技術領域者而言將是顯而易見的。應進一步了解到的是，雖然某些電路 組件與模塊系描繪與描述為連接于其它電路組件，但所述之組件也可藉由額外的電路組件 (如電阻器、電容器與晶體管等)進行耦接。本說明書與圖式應被視為僅作例示用，且因此 本發(fā)明之范疇系欲僅由以下的申請專利范圍與其等效者所限制。
權(quán)利要求
一種方法，包括在第一期間提供第一操作電壓給處理器(402)；在該第一期間于該處理器執(zhí)行指令(404)；響應于在該第一期間接收模式改變指針(406)，于第二期間提供保持電壓給該處理器(408)，其中該處理器在該第二期間處于保持狀態(tài)中，且其中該保持電壓低于該第一操作電壓；響應于在該第二期間接收第一緩存消息(410)，于第三期間提供第二操作電壓給該處理器(412)，該第二操作電壓低于該第一操作電壓而大于該保持電壓；以及于該第三期間處理該第一緩存消息(414)。
2. 如權(quán)利要求1所述的方法，其中，該緩存消息為緩存一致性消息。
3. 如權(quán)利要求1所述的方法，還包括響應于完成該緩存消息的處理，于第四期間提供該保持電壓給該處理器(416)。
4. 如權(quán)利要求3所述的方法，還包括于該第四期間接收第二緩存消息(206);以及響應于接收該第二緩存消息，于第五期間提供該第二操作電壓(208)。
5. 如權(quán)利要求l所述的方法，還包括于該第一期間提供具有第一頻率的時鐘信號給該處理器(160);以及于該第三期間提供具有第二頻率的時鐘信號給該處理器(160)。
6. 如權(quán)利要求5所述的方法，還包括根據(jù)所接收的緩存消息的數(shù)量，決定該第二頻率。
7. 如權(quán)利要求6所述的方法，其中，決定該第二頻率的步驟包括根據(jù)于第一時間期間所接收的緩存消息的數(shù)量，決定該第二頻率。
8. —種裝置，包括處理器(102)，包括處理器核與緩存；模式控制模塊(140)，構(gòu)造為控制該處理器的操作模式；電壓調(diào)整器(130)，構(gòu)造為響應于指示該處理器的主動模式的該模式控制模塊，將該處理器的操作電壓設定至第一電壓；響應于指示該處理器的低處理模式的該模式控制模塊，將該處理器的操作電壓設定至低于該第一電壓的第二電壓，其中該處理器能以該低處理模式處理緩存消息；以及響應于指示該處理器處于保持模式中的該模式控制模塊，將該操作電壓設定至第三電壓，該第三電壓低于該第二電壓。
9. 如權(quán)利要求8所述的裝置，其中，該模式控制模塊構(gòu)造為響應于在該處理器處于該保持模式時該處理器接收緩存消息，將該操作模式設定至該低處理模式。
10. 如權(quán)利要求9所述的裝置，其中，該模式控制模塊構(gòu)造為響應于該處理器完成該緩存消息的處理，將該操作模式設定至該保持模式。
全文摘要
本發(fā)明提供一種可操作于三種不同模式的處理器。于主動模式中，提供第一電壓給該處理器，其中該第一電壓足以容許該處理器執(zhí)行指令(402)。于低功率模式中，提供保持電壓(retention voltage)給該處理器(408)。相較于在主動模式中，該處理器于保持模式中會消耗較少的功率。此外，該處理器可操作于第三種模式，其中電壓提供給該處理器而足以容許該處理器處理緩存(cache)消息，例如一致性(coherency)消息，但不足以使處理器執(zhí)行其它正規(guī)的操作或只能夠在速度相對于主動模式緩慢很多的情況讓處理器進行正規(guī)的操作(412)。
文檔編號G06F1/32GK101730872SQ200880014524
公開日2010年6月9日 申請日期2008年5月2日 優(yōu)先權(quán)日2007年5月2日
發(fā)明者A·布拉諾維爾, F·P·赫爾姆斯, M·斯坦曼 申請人:先進微裝置公司