專利名稱：數(shù)據(jù)傳輸方法、系統(tǒng)及cpu接口控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，特別涉及一種數(shù)據(jù)傳輸方法、系統(tǒng)及
CPU接口控制器。
背景技術(shù)：
移動終端設(shè)備通常利用CPU ( Central Processing Unit,中央處理 器)接口驅(qū)動LCD (Liquid Crystal Display,液晶顯示器)進(jìn)行圖像 顯示，圖像顯示數(shù)據(jù)由數(shù)據(jù)傳輸裝置產(chǎn)生，數(shù)據(jù)傳輸裝置通過AHB (Advanced High-Perfo腿nce Bus,先進(jìn)高性能總線)總線將處理后 的數(shù)據(jù)發(fā)送給CPU接口控制器，CPU接口控制器將數(shù)據(jù)按照CPU接 口協(xié)議傳輸給LCD進(jìn)行顯示，也就是說CPU接口控制器需要對傳輸 的圖像顯示數(shù)據(jù)進(jìn)行接口的時序轉(zhuǎn)換。
發(fā)明人在對現(xiàn)有技術(shù)的研究中發(fā)現(xiàn)，由于現(xiàn)有的CPU接口控制器 對傳輸?shù)臄?shù)據(jù)僅實現(xiàn)時序轉(zhuǎn)換功能，即將數(shù)據(jù)傳輸裝置按照AHB總 線協(xié)議傳輸?shù)臄?shù)據(jù)僅轉(zhuǎn)換成CPU接口時序后傳輸給LCD。由于AHB 總線傳輸數(shù)據(jù)的速度很快，但是CPU接口傳輸數(shù)據(jù)的速度較慢，傳輸 一次數(shù)據(jù)通常需要100ns以上，因此在CPU接口控制器中，輸入端的 AHB總線傳輸數(shù)據(jù)受到輸出端CPU接口的控制，只有通過CPU接口 完成一次數(shù)據(jù)傳輸后，AHB總線才能完成本次傳輸工作，即由于AHB 總線的傳輸速率遠(yuǎn)大于CPU接口的傳輸速率，當(dāng)CPU接口完成傳輸 之前，AHB總線無法得到釋放，以完成系統(tǒng)中的其它工作，因此多次 傳輸圖像顯示數(shù)據(jù)將大量占用AHB總線的傳輸帶寬，降低傳輸系統(tǒng) 的工作效率。
發(fā)明內(nèi)容
本發(fā)明實施例的目的在于提供一種數(shù)據(jù)傳輸方法、系統(tǒng)及CPU接 口控制器，通過將CPU接口控制器中的總線傳輸和CPU傳輸分別完
成，以提高傳輸系統(tǒng)的工作效率。本發(fā)明實施例提供如下技術(shù)方案 一種數(shù)據(jù)傳輸方法，包括 接收到通過總線傳輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)；
一種數(shù)據(jù)傳輸系統(tǒng)，包括數(shù)據(jù)傳輸裝置、CPU接口控制器和顯 示裝置，
所述數(shù)據(jù)傳輸裝置，用于通過總線向所述CPU接口控制器傳輸數(shù)
據(jù)；
所述CPU接口控制器，用于接收到所述數(shù)據(jù)傳輸裝置通過總線傳 輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)，并將所述存儲的數(shù)據(jù)通過CPU接口時序 傳輸至相應(yīng)的顯示裝置；
所述顯示裝置，用于顯示所述數(shù)據(jù)。
一種CPU接口控制器，包括
數(shù)據(jù)接收單元，用于接收通過總線傳輸?shù)臄?shù)據(jù)；
數(shù)據(jù)存儲單元，用于存儲所述數(shù)據(jù)；
口時序傳輸至相應(yīng)的顯示裝置。
由以上本發(fā)明實施例提供的技術(shù)方案可見，本發(fā)明實施例中接收 到通過總線傳輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)，然后將所述存儲的數(shù)據(jù)通 過CPU接口時序傳輸至相應(yīng)的顯示裝置。應(yīng)用本發(fā)明實施例，無需將 總線傳輸功能與CPU傳輸功能在一次數(shù)據(jù)傳輸中完成，而是通過存儲 高速傳輸?shù)目偩€數(shù)據(jù)，使得總線資源能夠得到及時釋放，從而完成系 統(tǒng)中的其它工作，再由CPU接口來低速傳輸所存儲的數(shù)據(jù)，使得總線 傳輸和CPU傳輸分別完成，在無法改變CPU接口傳輸速率的情況下，
有效提高了總線利用率和系統(tǒng)的工作效率。
為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面 將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單的介紹，顯而 易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這 些附圖獲得其他的附圖。
圖1為本發(fā)明數(shù)據(jù)傳輸方法的第一實施例流程圖2為本發(fā)明CPU接口控制器支持雙LCD顯示屏的結(jié)構(gòu)示意圖3為本發(fā)明數(shù)據(jù)傳輸方法的第二實施例流程圖4為本發(fā)明CPU接口控制器支持主動傳輸模式的結(jié)構(gòu)示意圖5為本發(fā)明數(shù)據(jù)傳輸方法的第三實施例流程圖6為本發(fā)明CPU接口控制器支持兩種傳輸模式的結(jié)構(gòu)示意圖7為本發(fā)明數(shù)據(jù)傳輸系統(tǒng)的實施例框圖8為本發(fā)明CPU接口控制器的第一實施例框圖9為本發(fā)明CPU接口控制器的第二實施例框圖10為本發(fā)明CPU接口控制器的第三實施例框圖11為本發(fā)明CPU接口控制器的第四實施例框圖12為本發(fā)明CPU接口控制器的第五實施例框圖。
具體實施例方式
本發(fā)明實施例提供了應(yīng)用于移動終端設(shè)備中通過CPU接口驅(qū)動 圖像顯示的數(shù)據(jù)傳輸方法、系統(tǒng)及CPU接口控制器，接收到通過總線 傳輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)，然后將所述存儲的數(shù)據(jù)通過CPU接口
時序傳輸至相應(yīng)的顯示裝置。
為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明實施例提供的技術(shù) 方案，下面結(jié)合附圖和具體實施方式
對本發(fā)明實施例提供的技術(shù)方案
作進(jìn)一步的詳細(xì)說明。
本發(fā)明數(shù)據(jù)傳輸方法的第一實施例流程如圖1所示
步驟101:接收到通過總線傳輸?shù)臄?shù)據(jù)后，存儲該數(shù)據(jù)。
步驟102:將存儲的數(shù)據(jù)通過CPU接口時序傳輸至相應(yīng)的顯示裝置。
應(yīng)用本發(fā)明實施例，無需將總線傳輸功能與CPU傳輸功能在一次 數(shù)據(jù)傳輸中完成，而是通過存儲高速傳輸?shù)目偩€數(shù)據(jù)，使得總線資源 能夠得到及時釋放，完成系統(tǒng)中的其它工作，再由CPU接口來低速傳輸所存儲的數(shù)據(jù)，使得總線傳輸和CPU傳輸分別完成，在無法改變
C P u接口傳輸速率的情況下，有效提高了總線利用率和系統(tǒng)的工作效率。
本發(fā)明實施例中CPU接口控制器支持兩臺圖像顯示裝置的結(jié)構(gòu) 示意圖如圖2所示，為了示例性描述本發(fā)明實施例，圖2中僅示出了 支持兩臺圖像顯示裝置的情況，但本發(fā)明實施例不局限于兩臺圖像顯 示裝置，也可以支持一臺圖像顯示裝置或者兩臺以上圖像顯示裝置。 圖2中包括數(shù)據(jù)傳輸裝置、CPU接口控制器和兩臺圖像顯示裝置。其 中，數(shù)據(jù)傳輸裝置和CPU接口控制器通過總線接口相連，數(shù)據(jù)傳輸裝 置通過CPU總線向CPU接口控制器傳輸數(shù)據(jù)；CPU接口控制器通過 CPU接口分別與兩個圖像顯示裝置相連，并通過CPU接口向兩臺圖 像顯示裝置傳輸其所需要顯示的數(shù)據(jù)。該圖2中僅示出了兩個圖像顯 示裝置，實際應(yīng)用過程中，可以通過CPU接口連接多個圖像顯示裝置， 雖然CPU接口僅有 一個，但是該接口可以通過分時復(fù)用的方式向各個 圖像顯示裝置傳輸數(shù)據(jù)。CPU接口控制器還可以支持兩種數(shù)據(jù)傳輸?shù)?br>
方式， 一種為主動傳輸方式，即將數(shù)據(jù)傳輸裝置通過總線傳輸?shù)母咚?br>
數(shù)據(jù)進(jìn)行存儲，然后再通過CPU接口低速傳輸?shù)綀D像顯示裝置，這種 方式通過緩存總線傳輸數(shù)據(jù)，提高了總線利用率和系統(tǒng)的效率；另一 種為被動傳輸方式，即將數(shù)據(jù)傳輸裝置通過總線傳輸?shù)臄?shù)據(jù)直接通過 CPU接口傳輸至圖像顯示裝置，這種被動傳輸方式兼容了現(xiàn)有技術(shù)中 的數(shù)據(jù)傳輸方式，可以在數(shù)據(jù)傳輸量較小的時候使用。
本發(fā)明數(shù)據(jù)傳輸方法的第二實施例流程如圖3所示，該實施例示 出了僅支持主動傳輸方式時兩個顯示裝置通過主動傳輸方式進(jìn)行數(shù)據(jù) 傳輸?shù)牧鞒?br>
步驟301:設(shè)置對應(yīng)兩個顯示裝置的存儲區(qū)域。
步驟302:判斷兩個顯示裝置是否同時需要顯示數(shù)據(jù)，若是，則 執(zhí)行步驟303;否則，執(zhí)行步驟305。
步驟303:按照輪詢機(jī)制確定向數(shù)據(jù)傳輸裝置發(fā)送請求信號的順序。步驟304:按照確定的順序向數(shù)據(jù)傳輸裝置發(fā)送兩個請求信號， 執(zhí)行步驟306。
步驟305:向數(shù)據(jù)傳輸裝置發(fā)送請求信號。
步驟306:接收數(shù)據(jù)傳輸裝置通過總線傳輸?shù)臄?shù)據(jù)。
步驟307:將接收到的數(shù)據(jù)存儲至與兩個顯示裝置對應(yīng)的存儲區(qū)域。
步驟308:接收用于傳輸存儲區(qū)域中數(shù)據(jù)的觸發(fā)信號。
步驟309:判斷兩個存儲區(qū)域是否同時發(fā)送所述觸發(fā)信號，若是，
則執(zhí)行步驟310;否則，執(zhí)行步驟312。
步驟310:按照輪詢機(jī)制確定觸發(fā)信號對應(yīng)的存儲區(qū)域中數(shù)據(jù)的
傳輸順序。
步驟311:按照傳輸順序，通過CPU接口時序依次傳輸兩個存儲 區(qū)域中的數(shù)據(jù)至對應(yīng)的顯示裝置，結(jié)束當(dāng)前流程。
步驟312:將存儲區(qū)域中的數(shù)據(jù)通過C P U接口時序傳輸至對應(yīng)的 顯示裝置，結(jié)束當(dāng)前流程。
應(yīng)用本發(fā)明實施例，無需將總線傳輸功能與CPU傳輸功能在一次 數(shù)據(jù)傳輸中完成，而是通過存儲高速傳輸?shù)目偩€數(shù)據(jù)，使得總線資源 能夠得到及時釋放，從而完成系統(tǒng)中的其它工作，再由CPU接口來低 速傳輸所存儲的數(shù)據(jù)，使得總線傳輸和CPU傳輸分別完成，在無法改 變C P U接口傳輸速率的情況下，有效提高了總線利用率和系統(tǒng)的工作 效率。
本發(fā)明應(yīng)用于圖像顯示的數(shù)據(jù)傳輸方法實施例可基于SOC (System On Chip,片上系統(tǒng))流水線結(jié)構(gòu)的AHB總線架構(gòu)，在該架 構(gòu)基礎(chǔ)上，結(jié)合上述本發(fā)明方法的第二實施例，本發(fā)明CPU接口控制 器支持主動傳輸模式的結(jié)構(gòu)示意圖如圖4所示，該圖4中以傳輸兩組 數(shù)據(jù)為例設(shè)置CPU接口控制器的內(nèi)部模塊，兩組數(shù)據(jù)分別對應(yīng)兩組 LCD顯示屏
CPU接口控制器中的主動傳輸模塊通過AHB總線時序，向數(shù)據(jù) 傳輸裝置發(fā)送請求傳輸數(shù)據(jù)的請求信號，該主動傳輸模塊中包含六個子模塊接口模塊、接口仲裁模塊、第一控制模塊、第二控制模塊、 第 一存儲模塊和第二存儲模塊，其中第 一存儲模塊和第二存儲模塊同
時與CPU接口控制器中的傳輸仲裁模塊相連，傳輸仲裁模塊和時序轉(zhuǎn) 換模塊相連，該時序轉(zhuǎn)換模塊通過一個CPU接口向第一 LCD和第二 LCD傳輸數(shù)據(jù)。其中，第一控制模塊和第一存儲模塊用于向第一LCD 傳輸數(shù)據(jù)，第二控制模塊和第二存儲模塊用于向第二 LCD傳輸數(shù)據(jù)。
下面結(jié)合該圖4描述圖像數(shù)據(jù)的傳輸過程第一控制模塊生成第 一 LCD需要圖像數(shù)據(jù)的第一請求信號，該第一請求信號通過接口仲裁 模塊和接口模塊傳輸至數(shù)據(jù)傳輸裝置，數(shù)據(jù)傳輸裝置將第一控制模塊 請求的圖像數(shù)據(jù)通過接口模塊和接口仲裁模塊傳輸至第 一控制模塊， 由第一控制模塊將第一 LCD需要的圖像數(shù)據(jù)寫入第一存儲模塊，第一 存儲模塊中有數(shù)據(jù)后，就向傳輸仲裁模塊發(fā)出傳輸圖像數(shù)據(jù)的請求， 并通過該傳輸仲裁模塊傳輸圖像數(shù)據(jù)至?xí)r序轉(zhuǎn)換模塊，該模塊通過 CPU接口將圖像數(shù)據(jù)傳輸至第一 LCD，第二控制模塊請求傳輸圖像數(shù) 據(jù)到第二 LCD的過程與第二控制模塊一致，在此不再贅述。
當(dāng)?shù)?一控制模塊和第二控制模塊同時生成需要圖像數(shù)據(jù)的第一 請求信號和第二請求信號時，則由接口仲裁模塊仲裁兩個信號的傳輸 順序，仲裁機(jī)制為輪詢機(jī)制，即如果上一次處理的是第二控制模塊傳 輸?shù)男盘?，則本次優(yōu)先傳輸?shù)谝豢刂颇K傳輸?shù)男盘?，如果上一次?理的是第二控制模塊傳輸?shù)男盘?，則本次優(yōu)先傳輸?shù)谝豢刂颇K的信 號，在同時發(fā)送請求信號時接口仲裁模塊按照上述輪詢機(jī)制進(jìn)行仲裁。
當(dāng)?shù)谝淮鎯δK和第二存儲模塊同時向傳輸仲裁模塊發(fā)送傳輸 圖像數(shù)據(jù)的第 一請求和第二請求時，則由傳輸仲裁模塊仲裁兩個請求 的傳輸順序，仲裁機(jī)制可以仍然遵守輪詢機(jī)制，即如果上一次傳輸?shù)?是第一存儲模塊發(fā)送的請求，則本次優(yōu)先傳輸?shù)诙鎯δK發(fā)送的請 求，如果上一次處理的是第二存儲模塊發(fā)送的請求，則本次優(yōu)先傳輸 第 一存儲模塊的請求，在同時發(fā)送請求時傳輸仲裁模塊按照上述輪詢 機(jī)制進(jìn)行仲裁。
圖4中的存儲模塊可以存儲32 x 32bit的數(shù)據(jù)，由于CPU接口數(shù)據(jù)傳輸速度與總線數(shù)據(jù)傳輸速度相比慢很多，因此將通過總線傳輸?shù)?數(shù)據(jù)存放在存儲模塊中，再將存儲模塊中的數(shù)據(jù)通過CPU接口傳輸給
LCD 。存儲模塊將數(shù)據(jù)傳輸裝置和LCD顯示屏的數(shù)據(jù)傳輸通路分割為 總線傳輸和CPU接口傳輸兩部分，由此CPU接口的慢速傳輸過程就 不會影響總線傳輸?shù)墓ぷ餍剩箍偩€資源能夠及時釋放，提高了整 個系統(tǒng)的工作效率。
本發(fā)明數(shù)據(jù)傳輸方法的第三實施例流程如圖5所示，該實施例示 出了同時支持主動傳輸方式和被動傳輸方式，且分別通過上述兩種傳 輸方式向兩個顯示裝置傳輸數(shù)據(jù)的流程，假設(shè)第一顯示裝置對應(yīng)主動 傳輸方式，第二顯示裝置對應(yīng)被動傳輸方式
步驟501:接收數(shù)據(jù)傳輸裝置通過總線傳輸?shù)臄?shù)據(jù)。
步驟502:判斷數(shù)據(jù)的傳輸方式，若為主動傳輸方式，則執(zhí)行步 驟503;若為被動傳輸方式，則執(zhí)行步驟506。
步驟503:存儲接收到的數(shù)據(jù)。
步驟504:接收用于傳輸存儲數(shù)據(jù)的觸發(fā)信號。
步驟505:將存儲的數(shù)據(jù)通過CPU接口時序傳輸至第一顯示裝置， 結(jié)束當(dāng)前流程。
步驟506:將接收到的數(shù)據(jù)通過CPU接口時序傳輸至第二顯示裝 置，結(jié)束當(dāng)前流程。
基于SOC流水線結(jié)構(gòu)的AHB總線架構(gòu)基礎(chǔ)上，結(jié)合上述本發(fā)明 方法的第三實施例，本發(fā)明C P U接口控制器支持兩種傳輸模式的結(jié)構(gòu) 示意圖如圖6所示，該圖6中以傳輸兩組凄史據(jù)為例i殳置CPU接口控制 器的內(nèi)部模塊，兩組數(shù)據(jù)分別對應(yīng)兩組LCD顯示屏
圖6中包括數(shù)據(jù)傳輸裝置、與數(shù)據(jù)傳輸裝置相連的CPU接口控制 裝置、以及分別與CPU接口控制裝置相連的第一 LCD和第二 LCD。 其中，CPU接口控制裝置進(jìn)一步包含了主動傳輸模塊和被動傳輸模 塊，主動傳輸模塊采用主動傳輸工作方式，即主動向數(shù)據(jù)傳輸裝置發(fā) 送傳輸數(shù)據(jù)的請求，被動傳輸模塊采用被動工作方式，即兼容現(xiàn)有的 數(shù)據(jù)傳輸方式，接收由數(shù)據(jù)傳輸裝置主動傳輸?shù)臄?shù)據(jù)。由圖6可知，當(dāng)CPU接口控制器中同時兼容主動傳輸模式和被動傳輸模式時，兩組 數(shù)據(jù)在傳輸時包含下述三種情況，即由主動傳輸模塊傳輸兩組數(shù)據(jù)，
由被動傳輸模塊傳輸按照現(xiàn)有方式傳輸兩組數(shù)據(jù)，由主動傳輸模塊和 被動傳輸模塊分另'J傳輸兩組數(shù)據(jù)。
下面對該結(jié)構(gòu)示意圖中的模塊分別進(jìn)行描述 (1 )被動傳輸模塊
該模塊根據(jù)AHB總線時序，接收圖象處理裝置主動發(fā)送的數(shù)據(jù)， 即數(shù)據(jù)傳輸裝置準(zhǔn)備好圖像顯示數(shù)據(jù)后，將該數(shù)據(jù)通過AHB接口發(fā) 送到被動傳輸模塊。該模塊支持AHB總線傳輸類型，包括SINGLE、 INCR、 WRAP4、 INCR4、 WARP8、麗CR8、 WRAP16、 INCR16等， 該模塊同時支持OKEY (確認(rèn))響應(yīng)和ERROR (錯誤)響應(yīng)，并且支 持的總線傳輸?shù)淖畲髷?shù)據(jù)帶寬為32位，支持8位、16位或32位比特 的讀寫操作。
(2) 主動傳輸模塊
該模塊根據(jù)AHB總線時序，接收數(shù)據(jù)傳輸裝置接收到請求信號 后發(fā)送的數(shù)據(jù)，即該模塊向數(shù)據(jù)傳輸裝置發(fā)送需要數(shù)據(jù)的請求，數(shù)據(jù) 傳輸裝置接收到該請求后，向該模塊發(fā)送其所需要的數(shù)據(jù)。需要說明 的是，通常主動傳輸模塊中只有一組接口用于傳輸數(shù)據(jù)，當(dāng)如圖6中 所述同時傳輸至兩個LCD的數(shù)據(jù)均采用主動傳輸方式時，則其傳輸過 程與前述圖4中的過程一致，在此不再贅述。
(3) 傳輸仲裁模塊
當(dāng)兩組數(shù)據(jù)均通過主動傳輸模塊傳輸時，則傳輸仲裁模塊需要在 兩組數(shù)據(jù)同時向第一 LCD和第二 LCD傳輸時，通過輪詢才幾制確定凄t 據(jù)傳輸?shù)捻樞?，其傳輸過程與圖4中的過程一致；當(dāng)兩組數(shù)據(jù)分別通 過主動傳輸模塊和被動傳輸模塊同時傳輸至兩個LCD時，也需要通過 輪詢機(jī)制確定數(shù)據(jù)傳輸?shù)捻樞颍慈绻?一 次發(fā)送由主動傳輸模塊傳 輸?shù)臄?shù)據(jù)，則本次發(fā)送由被動傳輸模塊傳輸?shù)臄?shù)據(jù)，如果前一次發(fā)送 由被動傳輸模塊傳輸?shù)臄?shù)據(jù)，則本次發(fā)送由主動傳輸模塊傳輸?shù)臄?shù)據(jù)； 當(dāng)兩組數(shù)據(jù)均通過被動傳輸模塊傳輸時，由于僅僅兼容現(xiàn)有傳輸方式，即總線傳輸與C P U接口傳輸功能未分開，數(shù)據(jù)傳輸無需傳輸仲裁模塊 仲裁，只需要按照數(shù)據(jù)傳輸裝置發(fā)送的順序依次通過該仲裁模塊傳輸
到AHB總線時序與CPU接口時序轉(zhuǎn)換模塊，再由AHB總線時序與 CPU接口時序轉(zhuǎn)換模塊傳輸至第一 LCD和第二 LCD。 (4)時序轉(zhuǎn)換模塊
該模塊主要完成AHB時序到CPU接口時序的轉(zhuǎn)換，即將傳輸仲 裁模塊仲裁后的數(shù)據(jù)，或者由被動傳輸模塊直接傳輸?shù)臄?shù)據(jù)按照CPU 接口時序發(fā)送到LCD，該才莫塊可以實現(xiàn)CPU接口時序參數(shù)的配置并 可以調(diào)節(jié)該參數(shù)，使的該模塊適應(yīng)不同時序的CPU接口 。
需要說明的是，上述本發(fā)明數(shù)據(jù)傳輸方法實施例的具體應(yīng)用結(jié)構(gòu) 示意圖不應(yīng)構(gòu)成對本發(fā)明方法實施例的限制。
與本發(fā)明數(shù)據(jù)傳輸方法的實施例相對應(yīng)，本發(fā)明還提供了數(shù)據(jù)傳 豐俞系統(tǒng)的實施例。
本發(fā)明數(shù)據(jù)傳輸系統(tǒng)的實施例框圖如圖7所示，該系統(tǒng)包括數(shù) 據(jù)傳輸裝置710、 CPU接口控制器720和顯示裝置730,為了示例的 方便，圖7中僅示出了一臺顯示裝置，而實際應(yīng)用中可以有多臺顯示 裝置與CPU接口控制器720相連。
其中，所述數(shù)據(jù)傳輸裝置710用于通過總線向所述CPU接口控制 器傳輸數(shù)據(jù)；所述CPU接口控制器720用于接收到所述數(shù)據(jù)傳輸裝置 通過總線傳輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)，并將所述存儲的數(shù)據(jù)通過 CPU接口時序傳輸至相應(yīng)的顯示裝置；所述顯示裝置730用于顯示所 述數(shù)據(jù)。
應(yīng)用本發(fā)明實施例，CPU接口控制器720接收到通過總線傳輸?shù)?數(shù)據(jù)后，先將數(shù)據(jù)存儲起來，然后再傳送至相應(yīng)的顯示裝置，這樣一 來，使得總線資源傳輸完數(shù)據(jù)后能夠得到及時釋放，從而完成系統(tǒng)中 的其它工作，再由CPU接口來低速傳輸所存儲的數(shù)據(jù)，使得總線傳輸 和CPU傳輸分別完成，在不改變CPU接口傳輸速率的情況下，有效 提高了總線利用率和系統(tǒng)的工作效率
進(jìn)一步，所述CPU接口控制器720還用于接收到所述數(shù)據(jù)傳輸裝置710通過總線傳輸?shù)臄?shù)據(jù)后，判斷所述數(shù)據(jù)的傳輸方式，當(dāng)所述傳 輸方式為主動傳輸方式時，存儲所述數(shù)據(jù)后再通過CPU接口時序傳輸
存儲的數(shù)據(jù)至相應(yīng)的顯示裝置730，當(dāng)所述傳輸方式為被動傳輸方式 時，將所述數(shù)據(jù)直接通過CPU接口時序傳輸至相應(yīng)的顯示裝置730。
與本發(fā)明數(shù)據(jù)傳輸方法和系統(tǒng)的實施例相對應(yīng)，本發(fā)明還提供了 CPU接口控制器的實施例。
本發(fā)明CPU接口控制器的第一實施例框圖如圖8所示
該CPU接口控制器包括數(shù)據(jù)接收單元810、數(shù)據(jù)存儲單元820 和數(shù)據(jù)傳輸單元830。
其中，數(shù)據(jù)接收單元810用于接收通過總線傳輸?shù)臄?shù)據(jù)；數(shù)據(jù)存 儲單元820用于存儲所述接收的數(shù)據(jù)；數(shù)據(jù)傳輸單元830用于將所述 存儲單元存儲的數(shù)據(jù)通過CPU接口時序傳輸至相應(yīng)的顯示裝置。
應(yīng)用本發(fā)明實施例，CPU控制器把接收到的總線數(shù)據(jù)進(jìn)行存儲， 然后利用CPU接口時序低速傳輸所存儲的數(shù)據(jù)，使得總線傳輸和CPU 傳輸分別完成，總線速率不受CPU傳輸速率的限制，因此在沒有改變 C P U接口傳輸速率的情況下，有效提高了總線利用率和系統(tǒng)的工作效 率。
本發(fā)明CPU接口控制器的第二實施例框圖如圖9所示 該CPU接口控制器包括預(yù)設(shè)單元910、信號發(fā)送單元920、數(shù) 據(jù)接收單元930、數(shù)據(jù)存儲單元940和數(shù)據(jù)傳輸單元950。
其中，預(yù)設(shè)單元910用于預(yù)先根據(jù)與該CPU接口控制器相連的顯 示裝置的數(shù)量設(shè)置對應(yīng)每個顯示裝置的存儲區(qū)域；信號發(fā)送單元920 用于在所述顯示裝置需要數(shù)據(jù)時，發(fā)送至少兩個所述請求信號，所述 請求信號請求傳輸?shù)臄?shù)據(jù)分別對應(yīng)于當(dāng)前需要所述數(shù)據(jù)的顯示裝置；
數(shù)據(jù)接收單元930用于接收數(shù)據(jù)傳輸裝置通過總線傳輸?shù)臄?shù)據(jù)；數(shù)據(jù) 存儲單元940用于將接收到的所述通過總線傳輸?shù)臄?shù)據(jù)存儲至與所述 顯示裝置對應(yīng)的存儲區(qū)域；數(shù)據(jù)傳輸單元950用于將所述存儲單元存 儲的數(shù)據(jù)通過CPU接口時序傳輸至相應(yīng)的顯示裝置。
本發(fā)明CPU接口控制器的第三實施例框圖如圖10所示該CPU接口控制器包括預(yù)設(shè)單元1010、第一確定單元1020、 信號發(fā)送單元1030、數(shù)據(jù)接收單元1040、數(shù)據(jù)存儲單元1050和數(shù)據(jù) 傳輸單元1060。
其中，預(yù)設(shè)單元1010用于預(yù)先根據(jù)與該CPU接口控制器相連的 顯示裝置的數(shù)量設(shè)置對應(yīng)每個顯示裝置的存儲區(qū)域；第一確定單元 1020用于在所述顯示裝置需要數(shù)據(jù)時，按照輪詢機(jī)制確定至少兩個同 時觸發(fā)的請求信號的發(fā)送順序；信號發(fā)送單元1030按照所述發(fā)送順序 發(fā)送所述請求信號，所述請求信號請求傳輸?shù)臄?shù)據(jù)分別對應(yīng)于當(dāng)前需 要所述數(shù)據(jù)的顯示裝置；數(shù)據(jù)接收單元1040用于接收數(shù)據(jù)傳輸裝置通 過總線傳輸?shù)臄?shù)據(jù)；數(shù)據(jù)存儲單元1050用于將接收到的所述通過總線 傳輸?shù)臄?shù)據(jù)存儲至與所述顯示裝置對應(yīng)的存儲區(qū)域；數(shù)據(jù)傳輸單元 1060用于將所述存儲單元存儲的數(shù)據(jù)通過CPU接口時序傳輸至相應(yīng) 的顯示裝置。
本發(fā)明CPU接口控制器的第四實施例框圖如圖11所示 該CPU接口控制器包括預(yù)設(shè)單元1110、信號發(fā)送單元1120、 數(shù)據(jù)接收單元1130、數(shù)據(jù)存儲單元1140、信號接收單元1150、第二 確定單元1160和數(shù)據(jù)傳輸單元1170。
其中，預(yù)設(shè)單元1110用于預(yù)先根據(jù)與該CPU接口控制器相連的 顯示裝置的數(shù)量設(shè)置對應(yīng)每個顯示裝置的存儲區(qū)域；信號發(fā)送單元 1120用于在所述顯示裝置需要數(shù)據(jù)時，發(fā)送至少兩個所述請求信號， 所述請求信號請求傳輸?shù)臄?shù)據(jù)分別對應(yīng)于當(dāng)前需要所述數(shù)據(jù)的顯示裝 置；數(shù)據(jù)接收單元1130用于接收數(shù)據(jù)傳輸裝置通過總線傳輸?shù)臄?shù)據(jù)； 數(shù)據(jù)存儲單元1140用于將接收到的所述通過總線傳輸?shù)臄?shù)據(jù)存儲至 與所述顯示裝置對應(yīng)的存儲區(qū)域；信號接收單元1150用于接收所述數(shù) 據(jù)存儲單元1140發(fā)送的傳輸所述存儲數(shù)據(jù)的觸發(fā)信號；第二確定單元 1160用于當(dāng)同時接收到至少兩個傳輸所述存儲數(shù)據(jù)的觸發(fā)信號時，按 照輪詢機(jī)制確定所述觸發(fā)信號對應(yīng)的所述數(shù)據(jù)存儲單元1140中數(shù)據(jù) 的傳輸順序；數(shù)據(jù)傳輸單元1170用于按照所述傳輸順序，通過CPU 接口時序依次傳輸各個存儲區(qū)域的數(shù)據(jù)至相應(yīng)的顯示裝置。本發(fā)明CPU接口控制器的第五實施例框圖如圖12所示
該CPU接口控制器包括數(shù)據(jù)接收單元1210、判斷單元1220、 數(shù)據(jù)存儲單元1230和數(shù)據(jù)傳輸單元1240。
其中，數(shù)據(jù)接收單元1210用于接收數(shù)據(jù)傳輸裝置通過總線傳輸 的數(shù)據(jù)；判斷單元1220用于判斷所述數(shù)據(jù)的傳輸方式；數(shù)據(jù)存儲單元 1230用于當(dāng)所述傳輸方式為主動傳輸時，存儲所述數(shù)據(jù)；數(shù)據(jù)傳輸單 元1240用于將所述存儲單元1230存儲的數(shù)據(jù)通過CPU接口時序傳輸 至相應(yīng)的顯示裝置，并且當(dāng)所述傳輸方式為被動傳輸時，將所述數(shù)據(jù) 接收單元1210接收的數(shù)據(jù)直接通過接口時序傳輸至相應(yīng)的顯示裝置。
通過本發(fā)明實施例的描述可知，應(yīng)用本發(fā)明實施例，無需將總線 傳輸功能與CPU傳輸功能在一次數(shù)據(jù)傳輸中完成，而是通過存儲高速 傳輸?shù)目偩€數(shù)據(jù)，使得總線資源能夠得到及時釋放，從而完成系統(tǒng)中 的其它工作，再由CPU接口低速傳輸存儲的數(shù)據(jù)，使得總線傳輸和 CPU傳輸分別完成，在無法改變CPU接口傳輸速率的情況下，有效 提高了總線利用率和系統(tǒng)的工作效率；本發(fā)明實施例可以同時兼容現(xiàn) 有數(shù)據(jù)傳輸方式，當(dāng)通過總線傳輸小數(shù)據(jù)量的數(shù)據(jù)時，無需存儲該數(shù) 據(jù)，相應(yīng)節(jié)約了 CPU接口控制器中的存儲資源。
本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例方法中的全部或 部分步驟是可以通過程序來指令相關(guān)的硬件來完成，所述的程序可以 存儲于一計算機(jī)可讀取存儲介質(zhì)中，該程序在執(zhí)行時，包括如下步驟 接收到通過總線傳輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)；將所述存儲的數(shù)據(jù)通 過CPU接口時序傳輸至相應(yīng)的顯示裝置。所述的存儲介質(zhì)，如 ROM/RAM、磁》萊、光盤等。
雖然通過實施例描繪了本發(fā)明，本領(lǐng)域普通技術(shù)人員知道，本發(fā) 明有許多變形和變化而不脫離本發(fā)明的精神，希望所附的權(quán)利要求包 括這些變形和變化而不脫離本發(fā)明的精神。
權(quán)利要求
1. 一種數(shù)據(jù)傳輸方法，其特征在于，包括接收到通過總線傳輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)；將所述存儲的數(shù)據(jù)通過CPU接口時序傳輸至相應(yīng)的顯示裝置。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接收到通過 總線傳輸?shù)臄?shù)據(jù)之前還包括發(fā)送請求傳輸所述數(shù)據(jù)的請求信號。
3、 根據(jù)權(quán)利要求2所述的方法，其特征在于，還包括預(yù)先根 據(jù)所述顯示裝置的數(shù)量設(shè)置對應(yīng)每個顯示裝置的存儲區(qū)域。
4、 根據(jù)權(quán)利要求3所述的方法，其特征在于，發(fā)送至少兩個所 述請求信號，所述請求信號請求傳輸?shù)臄?shù)據(jù)分別對應(yīng)于當(dāng)前需要所述 數(shù)據(jù)的顯示裝置；所述存儲數(shù)據(jù)包括將接收到的通過總線傳輸?shù)臄?shù)據(jù)存儲至與所述顯示裝置對應(yīng)的 存儲區(qū)域。
5、 根據(jù)權(quán)利要求4所述的方法，其特征在于，還包括按照輪 詢機(jī)制確定至少兩個同時觸發(fā)的請求信號的發(fā)送順序；所述發(fā)送請求信號包括按照所述發(fā)送順序發(fā)送所述請求信號。
6、 根據(jù)權(quán)利要求4所述的方法，其特征在于，將存儲的數(shù)據(jù)通 過CPU接口時序傳輸之前，還包括接收用于傳輸所述存儲數(shù)據(jù)的觸 發(fā)信號。
7、 根據(jù)權(quán)利要求6所述的方法，其特征在于，還包括當(dāng)同時 接收到至少兩個傳輸所述存儲數(shù)據(jù)的觸發(fā)信號時，按照輪詢機(jī)制確定 所述觸發(fā)信號對應(yīng)的存儲區(qū)域中數(shù)據(jù)的傳輸順序；所述將存儲的數(shù)據(jù)通過CPU接口時序傳輸至相應(yīng)的顯示裝置具 體為按照所述傳輸順序，通過CPU接口時序依次傳輸各個存儲區(qū)域的 數(shù)據(jù)至相應(yīng)的顯示裝置。
8、 根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括接收到通過總線傳輸?shù)臄?shù)據(jù)后，判斷所述數(shù)據(jù)的傳輸方式； 當(dāng)所述傳輸方式為主動傳輸時，執(zhí)行存儲所述數(shù)據(jù)的步驟，當(dāng)所述傳輸方式為被動傳輸時，將所述數(shù)據(jù)直4妻通過4妄口時序傳輸至相應(yīng) 的顯示裝置。
9、 一種數(shù)據(jù)傳輸系統(tǒng)，其特征在于，包括數(shù)據(jù)傳輸裝置、CPU 接口控制器和顯示裝置，所述數(shù)據(jù)傳輸裝置，用于通過總線向所述CPU接口控制器傳輸數(shù)據(jù)；所述CPU接口控制器，用于接收到所述數(shù)據(jù)傳輸裝置通過總線傳 輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)，并將所述存儲的數(shù)據(jù)通過CPU接口時序 傳輸至相應(yīng)的顯示裝置；所述顯示裝置，用于顯示所述數(shù)據(jù)。
10、 根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，所述CPU接口控 制器進(jìn)一步用于，接收到所述數(shù)據(jù)傳輸裝置通過總線傳輸?shù)臄?shù)據(jù)后， 判斷所述數(shù)據(jù)的傳輸方式，當(dāng)所述傳輸方式為主動傳輸方式時，存儲 所述數(shù)據(jù)后再通過CPU接口時序傳輸存儲的數(shù)據(jù)至相應(yīng)的顯示裝置， 當(dāng)所述傳輸方式為被動傳輸方式時，將所述數(shù)據(jù)直接通過CPU接口時 序傳輸至相應(yīng)的顯示裝置。
11、 一種CPU接口控制器，其特征在于，包括 數(shù)據(jù)接收單元，用于接收通過總線傳輸?shù)臄?shù)據(jù)； 數(shù)據(jù)存儲單元，用于存儲所述數(shù)據(jù)；口時序傳輸至相應(yīng)的顯示裝置。
12、 根據(jù)權(quán)利要求11所述的CPU接口控制器，其特征在于，還 包括信號發(fā)送單元，用于發(fā)送請求傳輸所述數(shù)據(jù)的請求信號。
13、 根據(jù)權(quán)利要求12所述的CPU接口控制器，其特征在于，還 包括預(yù)設(shè)單元，用于預(yù)先根據(jù)所述顯示裝置的數(shù)量設(shè)置對應(yīng)每個顯示 裝置的存儲區(qū)域。
14、 根據(jù)權(quán)利要求13所述的CPU接口控制器，其特征在于，所述信號發(fā)送單元具體用于，發(fā)送至少兩個所述請求信號，所述請求信號請求傳輸?shù)臄?shù)據(jù)分別對應(yīng)于當(dāng)前需要所述數(shù)據(jù)的顯示裝置；所述數(shù)據(jù)存儲單元具體用于，將接收到的通過總線傳輸?shù)臄?shù)據(jù)存 儲至與所述顯示裝置對應(yīng)的存儲區(qū)域。
15、 根據(jù)權(quán)利要求14所述的CPU接口控制器，其特征在于，還 包括第 一確定單元，用于按照輪詢機(jī)制確定至少兩個同時觸發(fā)的請求 信號的發(fā)送順序；所述信號發(fā)送單元具體用于，按照所述發(fā)送順序發(fā)送所述請求信—弓—
16、 根據(jù)權(quán)利要求14所述的CPU接口控制器，其特征在于，還 包括信號接收單元，用于接收傳輸所述存儲數(shù)據(jù)的觸發(fā)信號。
17、 根據(jù)權(quán)利要求16所述的CPU接口控制器，其特征在于，還 包括第二確定單元，用于當(dāng)同時接收到至少兩個傳輸所述存儲數(shù)據(jù)的 觸發(fā)信號時，按照輪詢機(jī)制確定所述觸發(fā)信號對應(yīng)的存儲區(qū)域中數(shù)據(jù) 的傳輸順序；所述數(shù)據(jù)傳輸單元具體用于，按照所述傳輸順序，通過CPU接口 時序依次傳輸各個存儲區(qū)域的數(shù)據(jù)至相應(yīng)的顯示裝置。
18、 根據(jù)權(quán)利要求10所述的CPU接口控制器，其特征在于，還 包括判斷單元，用于判斷所述數(shù)據(jù)的傳輸方式；所述數(shù)據(jù)存儲單元具體用于，當(dāng)所述傳輸方式為主動傳輸時，存 儲所述數(shù)據(jù)；所述數(shù)據(jù)傳輸單元具體用于，當(dāng)所述傳輸方式為被動傳輸時，將 所述數(shù)據(jù)直接通過接口時序傳輸至相應(yīng)的顯示裝置。
全文摘要
本發(fā)明實施例公開了數(shù)據(jù)傳輸方法、系統(tǒng)及CPU接口控制器，所述方法包括接收到通過總線傳輸?shù)臄?shù)據(jù)后，存儲所述數(shù)據(jù)；將所述存儲的數(shù)據(jù)通過CPU接口時序傳輸至相應(yīng)的顯示裝置。應(yīng)用本發(fā)明無需將總線傳輸功能與CPU傳輸功能在一次數(shù)據(jù)傳輸中完成，而是通過存儲高速傳輸?shù)目偩€數(shù)據(jù)，使得總線資源能夠得到及時釋放，從而完成系統(tǒng)中的其它工作，再由CPU接口低速傳輸存儲的數(shù)據(jù)，使得總線傳輸和CPU傳輸分別完成，在無法改變CPU接口傳輸速率的情況下，有效提高了總線利用率和系統(tǒng)的工作效率。
文檔編號G06F3/147GK101290564SQ200810098169
公開日2008年10月22日 申請日期2008年5月26日 優(yōu)先權(quán)日2008年5月26日
發(fā)明者淵 季, 莉 鄧 申請人:華為技術(shù)有限公司