專利名稱：處理系統日志的裝置與處理系統日志的方法
技術領域：
本發(fā)明是關于處理系統日志(system logging)的裝置與處理系統日志的 方法，特別關于一種增進系統日志有效性的裝置及其方法。
背景技術：
在電子裝置數據日志中，程序可以在一定范圍內自動記錄日志事件 (event)，以監(jiān)測事件歷史來診斷系統故障。對于理解復雜系統、分析電子 裝置故障日志都必不可少，特別是在具有較少用戶互動的應用程序(例如伺 服應用程序)的情況下。大多數操作系統及其軟件框架提供更加復雜的日志 服務。在最簡單的情況下，日志信息由通用軟件模塊寫入日志文件。然而， 當較多硬件或者軟件系統同時地要求日志服務時，通用軟件模塊可能成為資 源瓶頸，因此造成系統日志效能降低。

發(fā)明內容
為了解決現有技術僅利用一個通用程序來進行電子裝置的日志(log)的處 理，而導致系統日志效能降低或是丟失日志的情況，本發(fā)明提出改良的處理系 統日志的裝置以及處理系統日志的方法。
依據本發(fā)明的實施方式，其提供一種處理系統日志的裝置，包含緩沖 器(buffer)，用來儲存日志；日志寄存器(register)，包含一個比特；以及核
心單元，耦接至緩沖器以及日志寄存器，當檢測到所述的比特被設定為真時， 傳輸日志至外部電子裝置。
依據本發(fā)明另一實施方式，其提供一種處理系統日志的裝置，包含第 一緩沖器，用來儲存第一日志；第二緩沖器，用來儲存第二日志；日志寄存
6器，包含第一比特以及第二比特；以及第一核心單元，耦接至第一緩沖器以
及日志寄存器，當檢測到第一比特被設定為真時，獲得并傳輸第一日志至外
部電子裝置；第二核心單元，耦接至第二緩沖器以及日志寄存器，當檢測第 二比特被設定為真時，獲得并傳輸第二日志至外部電子裝置；以及仲裁器， 耦接至第一核心單元以及第二核心單元，依據第一核心單元與第二核心單元
的優(yōu)先級提供總線控制至第一核心單元或者第二核心單元。
依據本發(fā)明再一實施方式，其提供一種處理系統日志的方法，由電子裝 置的處理器執(zhí)行，包含寫入日志至緩沖器；以及設定日志寄存器的一個比 特為真，在完全寫入日志之后，指示電子裝置的核心單元傳輸日志至外部電 子裝置。
依據本發(fā)明的又一實施方式，其提供一種處理系統日志的裝置，所述的 裝置包含緩沖器，用來儲存日志；日志寄存器，供日志存放狀態(tài)；以及核 心單元，耦接至緩沖器以及日志寄存器，當檢測到日志寄存器的日志存放狀 態(tài)為有日志待處理時，從緩沖器讀取日志，并將日志傳輸到外部電子裝置。
本發(fā)明提供的處理系統日志的裝置與處理系統日志的方法能夠增進系統 日志性能，也可避免重要的日志被舍棄。


圖1為依據本發(fā)明第一實施方式的處理系統日志的裝置的硬件結構示意
圖2為依據本發(fā)明的實施方式的處理系統日志的方法流程圖； 圖3為依據本發(fā)明的實施方式的緩沖器儲存的日志的數據格式的簡要示 意圖4為依據本發(fā)明日志寄存器的實施方式的簡要示意圖； 圖5為依據本發(fā)明的實施方式的具有日志起始指針與日志結束指針的環(huán) 狀緩沖器簡要示意7圖6為依據本發(fā)明另一實施方式的處理系統日志的裝置硬件結構示意圖； 圖7為依據本發(fā)明的另一實施方式的處理系統日志的方法流程圖； 圖8為依據本發(fā)明日志寄存器的實施方式的簡要示意圖； 圖9為依據本發(fā)明實施方式的日志傳輸的簡要示意圖。
具體實施例方式
在說明書及權利要求書當中使用了某些詞匯來指稱特定的組件。所屬領 域中具有通常知識者應可理解，制造商可能會用不同的名詞來稱呼同樣的組 件。本說明書及權利要求書并不以名稱的差異來作為區(qū)分組件的方式，而是 以組件在功能上的差異來作為區(qū)分的基準。在通篇說明書及后續(xù)的請求項當 中所提及的"包含"為開放式的用語，故應解釋成"包含但不限定于"。另外， "耦接" 一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描 述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置， 或通過其它裝置或連接手段間接地電氣連接至第二裝置。
應用本發(fā)明的處理系統日志的裝置與處理系統日志的方法的電子裝置可 為計算機、手機、電視機、全球衛(wèi)星導航系統GPS或其它各種需要利用日志
來檢測或者除錯(debug)的電子裝置。在多線程或者多任務系統中，緩沖 (buffer)或者隊列(queue)可用來按照日志產生的順序儲存日志，上述日志 是由不同模塊產生。然后，特定軟件模塊存取緩沖或者隊列以處理接收到的 日志。軟件模塊可以產生相對應于接收日志的校驗和(checksum)，并且根 據校驗和以特定的格式打包(pack)接收日志。接著，軟件模塊通過接口傳輸 已處理的日志至外部電子裝置(例如，外部計算機主機、具有日志分析功能 的各種電子分析裝置或者儲存器)或者目的端，例如通過通用異步收發(fā)機 UART (Universal Asynchronous Receiver Transmitter)、通用串行總線USB (Universal Serial Bus) 、 IEEE 1394串行接口或者類似接口 。由于所述的軟 件模塊與其它模塊分享同一系統資源，因此所述的軟件模塊的優(yōu)先等級(priority)為系統日志性能的關鍵點。如果所述的軟件模塊的優(yōu)先等級過低， 可能不能及時處理日志；如果所述的軟件模塊的優(yōu)先等級過高，其它模塊將 可能不能夠正常運行。此外，緩沖或者隊列的大小(size)也影響軟件模塊的 數據處理。如果緩沖或者隊列沒有空閑空間(foil)，其后產生的日志可能被 舍棄，因此重要的系統信息可能消失。
請參閱圖1，圖1為依據本發(fā)明第一實施方式的處理系統日志的裝置的硬 件結構示意圖。日志由特定軟件模塊產生，并且包含關于執(zhí)行結果的信息、 可變變量(variablevariations)或者軟件模塊的輸出信息。在執(zhí)行過程中，可 以由外部電子裝置對日志進行跟蹤(tmce)或者除錯。處理器ll執(zhí)行程序模 塊以連續(xù)地將日志寫入至緩沖器13。一旦處理器11將一個日志完全寫入至緩 沖器13，處理器ll觸發(fā)系統日志裝置的日志加速器(log accelerator) 12 (即 硬件電路)，以處理并傳輸所述的緩沖器內日志至外部電子裝置。日志加速 器12包含日志寄存器(logregister) 16，核心單元17以及處理單元18。日志 寄存器16供日志存放狀態(tài)并且當處理器11將一個日志完全寫入緩沖器13時， 處理器11設定(asserted)日志寄存器16的日志存放狀態(tài)為有日志待處理， 并根據日志存放狀態(tài)來觸發(fā)核心單元17。本發(fā)明實施方式中，通過設定日志 寄存器16的第一比特為真或邏輯值1來設定日志存放狀態(tài)為有日志待處理。 通過設定日志寄存器16的第一比特為假或邏輯值0來反設定日志寄存器的曰 志存放狀態(tài)。
本發(fā)明實施方式中，日志包含就緒標志(ready flag)，并且當處理器ll 將一日志完全寫入緩沖器13時，所述的日志的就緒標志被設置為真(TRUE) 或者邏輯值l (one)。在就緒旗標被設置為真或者邏輯值l之后，處理器ll 將日志寄存器16的第一比特設定為邏輯值1。
緩沖器13包含日志起始指針與日志結束指針，日志起始指針用來指示緩 沖器13的寫入日志的起始位置，日志結束指針用來指示緩沖器13的寫入日 志的結束位置的下一字節(jié)。請參見圖5。圖5為依據本發(fā)明的實施方式的具有日志起始指針與日志結束指針的環(huán)狀緩沖器(ring buffer)簡要示意圖。在圖 5中，只顯示了環(huán)狀緩沖器的一部分。日志起始指針51指示寫入日志的起始 位置，日志結束指針52指示寫入日志的結束位置的下一字節(jié)。因此，可以通 過參考日志起始指針51與日志結束指針52來判斷空閑的緩沖空間。也可以 利用日志起始指針51與日志結束指針52來判斷環(huán)狀緩沖器是否不包含待處 理的日志，即環(huán)狀緩沖器是否為空(empty)。在處理環(huán)狀緩沖器內日志之前， 日志加速器12判斷環(huán)狀緩沖器是否不包含待處理的日志。如果包含，日志加 速器12自環(huán)狀緩沖器讀取一個日志，以及當核心單元17完成所述的讀取日 志的處理并傳輸所述的日志至外部電子裝置時，日志起始指針51被移動至下 一日志的起始位置(即所述的傳輸日志的結束位置的下一字節(jié))。在產生新 日志之前，處理器11判斷環(huán)狀緩沖器的空閑緩沖空間是否足夠儲存新曰志。 如果空間足夠，處理器11產生新日志，移動日志結束指針52至待寫入的新 曰志的結束位置的下一字節(jié)，并且寫入新產生的日志至環(huán)狀緩沖器。如果環(huán) 狀緩沖器內的日志已全部處理并傳輸至外部電子裝置，日志起始指針51與日 志結束指針52指向環(huán)狀緩沖器的同一地址。本實施方式中，當環(huán)狀緩沖器無 空閑緩沖空間時，環(huán)狀緩沖器停止接收日志并舍棄后續(xù)的日志。
請參閱圖1，核心單元17有規(guī)則地檢測日志寄存器16的第一比特是否設 定為真或邏輯值l。當第一比特設定為真或邏輯值1時，核心單元17由總線 15自緩沖器13獲得日志。圖4為依據本發(fā)明日志寄存器16的實施方式的簡 要示意圖。本實施方式中，日志寄存器16包含16個比特，并且第一比特(即 比特0)為日志觸發(fā)比特，用來觸發(fā)日志加速器12 (具體來說，觸發(fā)核心單 元17)。需注意的是，本發(fā)明并不限制于利用日志寄存器16的第一比特來觸 發(fā)日志加速器12的實施方式。日志寄存器16的任意比特或者字節(jié)可用來觸 發(fā)日志加速器12。例如，在其它實施方式中，可通過設定日志寄存器16的第 一比特為真或邏輯值1并且第二比特為假或邏輯值O來設定日志寄存器16的 日志存放狀態(tài)為有日志待處理；通過設定日志寄存器16的第一比特為假或邏
10輯值0并且第二比特為真或邏輯值1來反設定日志寄存器16的日志存放狀態(tài)。
核心單元17有規(guī)則地監(jiān)測日志寄存器16的第一比特的狀態(tài)。日志寄存器16 的第一比特由處理器11所執(zhí)行的軟件程序來設定，并且日志寄存器16的第 一比特由核心單元17反設定(de-asserted)，即設定所述的第一比特為假或 邏輯值0。需注意的是，上述設置日志寄存器16的第一比特的方式并非本發(fā) 明的限制條件。當第一比特被設定為真或邏輯值1時，即表示軟件程序觸發(fā) 日志加速器12;當第一比特被反設定為假或邏輯值O時，即表示軟件程序去 能(disable)觸發(fā)日志加速器12或者日志加速器12正在響應觸發(fā)操作。 一旦 曰志加速器12處理緩沖器13的日志，核心單元17反設定第一比特。
核心單元17自緩沖器13獲得包含就緒標志為邏輯值1的日志后，核心 單元17傳輸所述的日志至處理單元18以作進一步的處理。本實施方式中， 處理單元18可以產生相對應于接收日志的校驗和，并傳輸校驗和至核心單元 17。另一實施方式中，處理單元18可以壓縮與/或加密接收日志，并傳輸處理 結果至核心單元17。核心單元17可以進一步以特定打包格式打包處理結果(例 如，具有校驗和的日志，壓縮日志，加密日志或者其任意組合)。然后，核 心單元17由連接裝置14傳輸處理結果至電子裝置。連接裝置14可為通用異 步收發(fā)機UART、通用串行總線USB、 IEEE 1394串行接口或者類似裝置。
圖2為依據本發(fā)明的實施方式的處理系統日志的方法流程圖。所述的處 理系統日志的方法由處理器ll執(zhí)行。首先，在步驟S21中軟件程序將緩沖器 13的一個日志的就緒標志設置為邏輯值O，以指示未完成所述的日志的儲存。 接著，在步驟S22中軟件程序寫入所述的日志的長度與所述的日志的數據至 緩沖器13。當日志被完全寫入緩沖器之后，在步驟S23中，軟件程序將所述 的日志的就緒標志設置為邏輯值l，然后，在步驟S24中，處理器ll設定日 志寄存器16的第一比特為真或邏輯值1以觸發(fā)日志加速器12。因此，當日志 加速器12監(jiān)測到日志寄存器16的第一比特被設定為真或邏輯值1時，日志 加速器12處理并傳輸所述的日志至外部電子裝置。圖3為依據本發(fā)明的實施方式的緩沖器13儲存的日志的數據格式的簡要 示意圖。圖3顯示了三個日志，分別為日志l、日志2以及日志3。日志l包 含就緒標志31、長度32以及日志數據33。如果日志l的就緒標志31被設置 為邏輯值l，此即代表日志1已完全寫入并可以傳輸。在本實施方式中，就緒 標志僅為一個比特，但在其它實施方式中，就緒標志可以為字節(jié)。長度32儲 存的信息用來指示日志具有字節(jié)的個數。本實施方式中，日志按照順序傳輸 至外部電子裝置。換言之，緩沖器儲存的日志以先入先出FIFO (first-in first-out)規(guī)則傳輸。
圖6為依據本發(fā)明另一實施方式的處理系統日志的裝置硬件結構示意圖。 日志是由不同類型軟件模塊產生，并且每個日志包含關于執(zhí)行結果的信息、 可變變量或者軟件模塊的輸出信息。在執(zhí)行過程中，可以由外部電子裝置跟 蹤或者除錯日志。本實施方式中，日志可分為兩種類型，實時日志(instant logs) 與一般性日志(normal logs)。因此，需要實時緩沖器63a以及一般性緩沖器 63b來儲存不同類型的日志。
處理器61加載并執(zhí)行程序模塊來將日志寫入至率時緩沖器63a以及一般 性緩沖器63b。 一旦處理器61完全寫入一個日志至實時緩沖器63a或者一般 性緩沖器63b，處理器61觸發(fā)系統日志裝置的日志加速器62，以處理所述的 緩沖器內日志至電子裝置。日志加速器62包含日志寄存器66、實時核心單元 67a、 一般性核心單元67b、處理單元68以及仲裁器(arbiter) 69。處理實時 曰志的專署硬件電路包含日志寄存器66、實時核心單元67a、處理單元68以 及仲裁器69;處理一般性日志的專署硬件電路包含日志寄存器66、 一般性核 心單元67b、處理單元68以及仲裁器69。日志寄存器66供第一日志存放狀 態(tài)以及第二日志存放狀態(tài)。本實施方式中，通過設定第一比特以及第二比特 為真或邏輯值1來指示第一日志存放狀態(tài)以及第二日志存放狀態(tài)為有待處理 的日志。當處理器61完全寫入一個日志到實時緩沖器63a或者一般性緩沖器 63b時，處理器61設定日志寄存器66的第一比特或第二比特為真或邏輯值1 。本發(fā)明實施方式中，實時日志包含就緒標志，并且當處理器61將一個實
時曰志完全寫入至緩沖器63a時，所述的實時日志的就緒標志被設置為真或 者邏輯值1。在就緒標志被設置為真或者邏輯值1之后，日志寄存器66的第 一比特被設定為真或邏輯值l。同樣的， 一般性日志包含就緒標志，并且當處 理器61將一個一般性日志完全寫入至緩沖器63b時，所述的一般性日志的就 緒標志被設置為真或者邏輯值1。在就緒旗標被設置為真或者邏輯值1之后， 曰志寄存器66的第二比特被設定為真或邏輯值1。
實時緩沖器63a與一般性緩沖器63b包含日志起始指針與日志結束指針， 用來指示寫入日志的起始位置與結束位置。日志起始指針與日志結束指針的 操作類似于圖5所示的指標操作，故省略其細節(jié)描述。
請參閱圖6，實時核心單元67a有規(guī)則地檢測日志寄存器66的第一比特 是否設定為真或邏輯值l。當第一比特設定為真或邏輯值l時，實時核心單元 67a由總線65自實時緩沖器63a獲得日志。圖8為依據本發(fā)明日志寄存器66 的實施方式的簡要示意圖。本實施方式中，日志寄存器66包含16個比特， 第一比特(即比特0)為實時日志觸發(fā)比特，用來觸發(fā)日志加速器62。實時 核心單元67a有規(guī)則地監(jiān)測日志寄存器66的第一比特的狀態(tài)。日志寄存器66 的第一比特由處理器61所執(zhí)行的軟件程序來設定，并且日志寄存器66的第 一比特由實時核心單元67a反設定。當第一比特被設定為真或邏輯值1時， 即表示軟件程序觸發(fā)日志加速器62 (具體來說，觸發(fā)實時核心單元67a); 當第一比特被設定為假或邏輯值0時，即表示軟件程序去能觸發(fā)日志加速器 62或者日志加速器62正在響應觸發(fā)操作。 一旦日志加速器62處理實時緩沖 器63a的日志，實時核心單元67a反設定第一比特。需注意的是，本發(fā)明并不 限制于利用日志寄存器66的第一比特來觸發(fā)日志加速器62 (即實時核心單元 67a)的實施方式。日志寄存器66的任意比特或者字節(jié)都可用來觸發(fā)日志加 速器62。
一般性核心單元67b有規(guī)則地檢測日志寄存器66的第二比特是否設定為邏輯值1。當第二比特設定為真或邏輯值1時， 一般性核心單元67b通過總線 65自一般性緩沖器63b獲得日志。在圖8所示的實施方式中，日志寄存器66 包含16個比特，第二比特(即比特l)為一般性日志觸發(fā)比特，用來觸發(fā)曰 志加速器62。 一般性核心單元67b有規(guī)則地監(jiān)測日志寄存器66的第二比特的 狀態(tài)。日志寄存器66的第二比特由處理器61所執(zhí)行的軟件程序來設定，并 且日志寄存器66的第二比特由一般性核心單元67b反設定。當第二比特被設 置為真或邏輯值l時，即表示軟件程序觸發(fā)日志加速器62 (具體來說，觸發(fā) 一般性核心單元67b);當第二比特被設置為假或邏輯值O時，即表示軟件程 序去能觸發(fā)日志加速器62或者日志加速器62正在相應觸發(fā)操作。 一旦日志 加速器62處理一般性緩沖器63b的日志， 一般性核心單元67b反設定第二比 特。需注意的是，本發(fā)明并不限制于利用日志寄存器66的第二比特來觸發(fā)曰 志加速器62 (即一般性核心單元67b)的實施方式。日志寄存器66的任意比 特都可用來觸發(fā)日志加速器62。
實時核心單元67a或者一般性核心單元67b自實時緩沖器63a或者一般性 緩沖器63b獲得包含就緒標志為邏輯值1的日志后，實時核心單元67a或者 一般性核心單元67b傳輸所述的日志至處理單元68以作進一步的處理。本實 施方式中，處理單元68可以產生相對應于接收日志的校驗和，并傳輸校驗和 至實時核心單元67a或者一般性核心單元67b。另一實施方式中，處理單元 68可以壓縮與/或加密接收日志，并傳輸處理結果至實時核心單元67a或者一 般性核心單元67b。實時核心單元67a或者一般性核心單元67b以特定打包格 式打包處理結果(例如，具有校驗和的日志，壓縮日志，加密日志或者其任 意組合)。然后，實時核心單元67a或者一般性核心單元67b通過連接裝置 64傳輸處理結果至電子裝置。連接裝置64可為通用異步收發(fā)機UART、通用 串行總線USB、 IEEE 1394串行接口或者類似裝置。
實時核心單元67a以及一般性核心單元67b為了從實時緩沖器63a以及一 般性緩沖器63b獲得日志，并傳輸處理結果至電子裝置，則需要向仲裁器69提出請求總線控制。仲裁器69耦接至實時核心單元67a以及一般性核心單元 67b，并依據其優(yōu)先等級向實時核心單元67a以及一般性核心單元67b提供總 線控制。本實施方式中，實時核心單元67a的優(yōu)先等級高于一般性核心單元 67b的優(yōu)先等級。在本實施方式中，當實時核心單元67a以及一般性核心單元 67b都沒有占用總線65，并且實時核心單元67a與一般性核心單元67b同時 請求總線控制時，仲裁器69提供總線控制至實時核心單元67a。在另一實施 方式中，當實時核心單元67a占用總線65，并且一般性核心單元67b請求總 線控制時，直到實時核心單元67a完成全部日志傳輸時，仲裁器69提供總線 控制至一般性核心單元67b。在又一實施方式中，當一般性核心單元67b占用 總線65，并且實時核心單元67a請求總線控制時，直到一般性核心單元67b 完成一個一般性日志傳輸時，仲裁器69提供總線控制至實時核心單元67a。 在又一實施方式中，當一般性核心單元67b占用總線65，并且實時核心單元 67a請求總線控制時，仲裁器69立即中斷(interrupt)—般性核心單元67b， 并且提供所述的總線控制至實時核心單元67。
在一個實施方式中，當一般性緩沖器63b無空閑緩沖空間時，軟件程序 不能夠寫入任何新日志至一般性緩沖器63b。在另一實施方式中，當實時緩沖 器63a無空閑緩沖空間時，處理器61清除(clear)實時緩沖器63a來為新實 時日志取得空間。 一
圖7為依據本發(fā)明的另一實施方式的處理系統日志的方法流程圖。所述 的系統日志方法由處理器61執(zhí)行。首先，在步驟S71中，處理器61執(zhí)行軟 件程序將實時緩沖器63a的一個實時日志或者一般性緩沖器63b的一個一般 性曰志的就緒標志設置為假或邏輯值O，以指示未完成所述的日志的儲存。接 著，在步驟S72中，軟件程序寫入所述的實時日志或者所述的一般性日志的 長度與數據至實時緩沖器63a或者一般性日志63b。當處理器61將所述的實 時日志或者所述的一般性日志完全寫入緩沖器之后，在步驟S73中，軟件程 序將所述的實時日志或者所述的一般性日志的就緒標志設置為真或邏輯值1，然后，在步驟S74中，設定日志寄存器66的第一比特或者第二比特為真或邏 輯值1以觸發(fā)日志加速器62。因此，當日志加速器62監(jiān)測到日志寄存器66 的第一比特或者第二比特被設定為真或邏輯值l時，日志加速器62處理并傳 輸所述的日志至外部電子裝置。
圖9為依據本發(fā)明實施方式的日志傳輸的簡要示意圖。起初，日志加速 器62檢測到日志寄存器66的第一比特以及第二比特被設定為真或邏輯值1， 即指示實時日志Rl(I)， R2(I), R3(I)以及一般性日志R1(N)與R2(N)已可以傳 輸。日志加速器依據實時日志Rl(I), R2(I) , R3(I)以及一般性日志R1(N)與 R2(N)的優(yōu)先等級來連續(xù)地傳輸上述多個日志。在傳輸一般性日志R1(N)時， 日志加速器62通過檢測日志寄存器66的第一比特檢測到兩個實時日志R4(I) 與R5(I)已可以傳輸，并且日志加速器62在結束傳輸一般性日志R1(N)之后， 傳輸實時日志R4(I)與R5(I)。日志加速器62結束傳輸實時日志R4(I)與R5(I) 之后，日志加速器62繼續(xù)傳輸剩余的一般性日志R2(N)。在另一個實施方式 中，日志加速器62可以中斷傳輸一般性日志R1(N)，然后傳輸實時日志R4(1) 與R5(1)。結束傳輸實時日志R4(I)與R5(I)之后，日志加速器62繼續(xù)傳輸一般 性日志R1(N)與R2(N)的剩余部分。
任何本領域技術人員可輕易完成的改變或均等性的安排均屬于本發(fā)明所 主張的范圍，本發(fā)明的權利范圍應以權利要求書為準。
權利要求
1. 一種處理系統日志的裝置，其特征在于，所述的處理系統日志的裝置包含緩沖器，用來儲存日志；日志寄存器，包含一個比特；以及核心單元，耦接至所述的緩沖器以及所述的日志寄存器，當檢測到所述的比特被設定為真時，傳輸所述的日志至外部電子裝置。
2. 根據權利要求1所述處理系統日志的裝置，其特征在于，所述的曰志 包含就緒標志，并且在處理器執(zhí)行的軟件程序將所述的日志完全寫入所述的 緩沖器之后，所述的處理器執(zhí)行所述的軟件程序設置所述的就緒標志為真， 并且設定所述的比特為真。
3. 根據權利要求1所述處理系統日志的裝置，其特征在于，所述的核心 單元有規(guī)則地監(jiān)測所述的日志寄存器的所述的比特，以檢測所述的比特是否 被設定為真。
4. 根據權利要求1所述處理系統日志的裝置，其特征在于，所述處理系 統日志的裝置更包含處理單元，自所述的核心單元接收所述的日志并且產生 相對應于所述的日志的處理結果，并且傳輸所述的處理結果至所述的核心單 元。
5. 根據權利要求4所述處理系統日志的裝置，其特征在于，所述的處理 單元產生所述的日志的校驗和，壓縮所述的日志或者加密所述的日志。
6. 根據權利要求1所述處理系統日志的裝置，其特征在于，所述的核心 單元反設定所述的日志寄存器的所述的比特。
7. 根據權利要求1所述處理系統日志的裝置，其特征在于，所述的緩沖 器包含日志起始指針,用以指示所述的緩沖器的寫入的日志的起始位置，以及 日志結束指針用來指示所述的緩沖器的最后寫入的日志的下一字節(jié)。
8. 根據權利要求7所述處理系統日志的裝置，其特征在于，由所述的處理器執(zhí)行軟件程序來判斷所述的緩沖器的空閑緩沖空間是否足夠用來儲存新 日志，如果判斷所述的緩沖器的空閑緩沖空間足夠用來儲存所述的新日志， 則所述的處理器產生所述的新日志并且自所述的日志結束指針指示的位置儲 存所述的新日志，以及移動所述的日志結束指針至所述的新寫入的日志的下 一字節(jié)。
9. 根據權利要求7所述處理系統日志的裝置，其特征在于，所述的核心 單元根據所述的日志起始指針以及所述的日志結束指針來判斷所述的緩沖器 是否不包含等待處理的日志，如果包含等待處理的日志，所述的核心單元自 所述的緩沖器讀取日志，以及傳輸所述的日志至所述的外部電子裝置，并且 移動所述的日志起始指針至所述的傳輸的日志的下一字節(jié)。
10. —種處理系統日志的裝置，其特征在于，所述的處理系統日志的裝置包含第一緩沖器，用來儲存第一日志； 第二緩沖器，用來儲存第二日志； 日志寄存器，包含第一比特以及第二比特；以及第一核心單元，耦接至所述的第一緩沖器以及所述的日志寄存器，當檢 測到所述的第一比特被設定為真時，獲得并傳輸所述的第一日志至外部電子 裝置；第二核心單元，耦接至所述的第二緩沖器以及所述的日志寄存器，當檢 測到所述的第二比特被設定為真時，獲得并傳輸所述的第二日志至所述的外 部電子裝置；以及仲裁器，耦接至所述的第一核心單元以及所述的第二核心單元，依據所 述的第一核心單元與所述的第二核心單元的優(yōu)先等級規(guī)則決定提供總線控制 給所述的第一核心單元或者給所述的第二核心單元。
11. 根據權利要求IO所述處理系統日志的裝置，其特征在于，所述的第 一核心單元自所述的第一緩沖器獲得所述的第一日志之前，向所述的仲裁器請求所述的總線控制，并且所述的第二核心單元自所述的第二緩沖器獲得所 述的第二日志之前，向所述的仲裁器請求所述的總線控制。
12. 根據權利要求IO所述處理系統日志的裝置，其特征在于，當所述的第一緩沖器無空閑空間時，所述的第一緩沖器的日志被清空，以及當所述的 第二緩沖器無空閑空間時，處理器依據所執(zhí)行的軟件程序不能寫入任何新日 志至所述的第二緩沖器。
13. 根據權利要求IO所述處理系統日志的裝置，其特征在于，所述的第 一核心單元的優(yōu)先級高于所述的第二核心單元。
14. 根據權利要求13所述處理系統日志的裝置，其特征在于，當所述的第一核心單元與所述的第二核心單元都沒有占用總線，并且所述的第一核心 單元與所述的第二核心單元同時請求所述的總線控制時，所述的仲裁器提供 所述的總線控制至所述的第一核心單元。
15. 根據權利要求13所述處理系統日志的裝置，其特征在于，當所述的 第一核心單元占用總線，并且所述的第二核心單元請求所述的總線控制時，直到所述的第一核心單元完成全部日志傳輸時，所述的仲裁器提供所述的總 線至所述的第二核心單元。
16. 根據權利要求10所述處理系統日志的裝置，其特征在于，當所述的 第二核心單元占用總線，并且所述的第一核心單元請求所述的總線控制時， 直到所述的第二核心單元完成第二日志傳輸時，所述的仲裁器提供所述的總 線控制至所述的第一核心單元。
17. 根據權利要求IO所述處理系統日志的裝置，其特征在于，當所述的 第二核心單元占用總線，并且所述的第一核心單元請求所述的總線控制時， 所述的仲裁器立即中斷所述的第二核心單元，并且所述的仲裁器提供所述的 總線控制至所述的第一核心單元。
18. —種處理系統日志的方法，由一電子裝置的處理器執(zhí)行，其特征在于， 所述的處理系統日志的方法包含寫入日志至緩沖器；以及設定日志寄存器的一個比特為真，在完全寫入所述的日志之后，指示所 述的電子裝置的核心單元傳輸所述的日志至外部電子裝置。
19. 根據權利要求18所述處理系統日志的方法，其特征在于，所述的寫 入所述的日志至所述的緩沖器的步驟更包含寫入所述的日志的就緒標志以指示所述的日志未被完全寫入； 寫入所述的日志的數據；以及更新所述的日志的所述的就緒標志以指示所述的日志已被完全寫入。
20. 根據權利要求18所述處理系統日志的方法，其特征在于，所述的核 心單元為專屬硬件電路。
21. —種處理系統日志的裝置，其特征在于，所述的處理系統日志的裝置 包含-緩沖器，用來儲存日志； 曰志寄存器，供日志存放狀態(tài)；以及核心單元，耦接至所述的緩沖器以及所述的日志寄存器，當檢測到所述 的日志寄存器的日志存放狀態(tài)為有日志待處理時，從所述的緩沖器讀取所述 的日志，并將所述的日志傳輸到外部電子裝置。
全文摘要
本發(fā)明提供一種處理系統日志的裝置以及處理系統日志的方法。所述的裝置包含緩沖器，用來儲存日志；日志寄存器，包含一個比特；以及核心單元，耦接至緩沖器以及日志寄存器，當檢測到所述的比特被設定為真時，傳輸日志至外部電子裝置。本發(fā)明提供的處理系統日志的裝置以及處理系統日志的方法能夠增進系統日志處理性能，也可避免重要的日志被舍棄。
文檔編號G06F11/14GK101482836SQ200810085839
公開日2009年7月15日 申請日期2008年3月21日 優(yōu)先權日2008年1月11日
發(fā)明者張嘉洋, 林佳慶 申請人:聯發(fā)科技股份有限公司