專利名稱：帶有電纜通信電路的微處理機卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微處理機卡，它能夠?qū)门c微處理機相配合的存儲 器所提供的數(shù)據(jù)或利用與其相連的終端所提供的數(shù)據(jù)進行運算操作。
背景技術(shù)：
簡單說來，微處理機10 (唯一的一個圖)包括一個與程序存儲器 16相連通的中心單元12; —個數(shù)據(jù)存儲器18.以及一個RAM型存儲器 14， RAM是英語"Random Access Memory"的縮寫。該微處理機10 通過連線32及觸針22與終端20連接。
由終端20加到觸針22上的電信號都利用微處理機IO通過所謂特 定的通信程序進行分析，該特定的通信程序記錄在程序存儲器16中， 此通信程序與通信協(xié)議適配，通信協(xié)議控制在卡與終端之間雙向信息 交換。
加到觸針22上的電信號的分析成了中心裝置12的一項漫長的任 務(wù)，該工作任務(wù)調(diào)動了大部分存儲器。
同樣，微處理機10通過觸針22向終端20的信息輸出也占用了中 心單元的時間和存儲器中的位置。

發(fā)明內(nèi)容
因此本發(fā)明的目的就是制備一種不存在上述缺點的微處理機卡使 得微處理機可抽出時間用于其它一些任務(wù)而且也可留出存儲器的容量 用于這類其它的任務(wù)。
本發(fā)明在于這樣一種事實終端與微處理機卡之間的通信是通過 一個通信裝置實現(xiàn)的，所述裝置是用硬接線電路插線形式的。
本發(fā)明的優(yōu)點是卡的開發(fā)比較方便，尤其是減少了卡的鑒定時 間、降低了鑒定成本費用，成為獨立部分的通信裝置可以只此一次地 鑒定合格。
本發(fā)明涉及一種具有微處理機和觸針的卡，其特征在于，微處理 機通過一個非同步通信裝置與終端相聯(lián)通，該通信裝置包括分析由終端傳輸?shù)碾娦盘栯娐芬员闾峁╇娒}沖序列， 電脈沖序列的校驗電路用于確定電脈沖序列的完整性并提供一 個表示校驗狀態(tài)的代碼，
根據(jù)序列脈沖確定每個字符的電路，
多個第一寄存器用于記錄由字符確定電路所提供的命令字符和 地址字符，并使它們可適用于微處理機，
多個第二寄存器用于記錄由字符確定電路所提供的數(shù)據(jù)字符并
使其可適用于微處理機，
與多個第一寄存器相配合的確認(rèn)命令電路，用于分析命令字符 并提供一種表示該命令接收狀態(tài)的代碼，
多個第三寄存器用于記錄數(shù)據(jù)以及由微處理機所提供的命令的
執(zhí)行狀態(tài)的代碼，以及
把校驗電路、命令確認(rèn)電路及多個第三寄存器所提供的代碼傳 輸?shù)浇K端的通信傳輸電路。


本申請的唯一附圖是具有本發(fā)明特征的微處理機卡的工作原理示 意圖。
具體實施例方式
本發(fā)明可借助下面對一個特定實施例的描述而更好地加以理解， 該實施例的說明是聯(lián)系附圖而進行的，附圖中的唯——個圖是具有本 發(fā)明特征的微處理機卡的工作原理示意圖。
正如前面所指出的那樣，現(xiàn)有技術(shù)的微處理機卡30主要包括一個 微處理機10，它與終端20的連接要通過用虛線表示的雙向鏈接線32 及觸針22。由終端20加到觸針22上的二進制電信號直接由微處理機 IO進行分析。此外，由微處理機10所提供的二進制電信號通過鏈接線 32及觸針22傳輸?shù)浇K端20。
在這種結(jié)構(gòu)中，微處理機10直接在雙向通信過程中起作用，這就 存在某些不足之處，尤其是在前面所闡述的那些缺點。
根據(jù)本發(fā)明，采用雙向通信過程利用了一種通信裝置40，它安裝 在觸針22與微處理機10之間。
所述通信裝置40包括
分析由終端20加到卡30觸針22上的電信號的分析電路34;該電路34分析顯示在觸針22上的電信號，使其呈現(xiàn)二進制型電脈沖序 列的形式；
二進制電脈沖序列的校驗電路36用于確定電脈沖序列的完整 性，也就是用于驗證是否序列完全符合預(yù)定規(guī)則，例如通過應(yīng)用二進 制奇偶性數(shù)字或應(yīng)用序列中的冗余碼進行；該校驗電路36提供一種二 進制信號或二進制代碼可表示出該鏈接線5 0上的驗證結(jié)果；
根據(jù)已校驗的序列脈沖確定每個命令或指令字符，地址或數(shù)據(jù) 的確定電路38;
多個第一寄存器42用于一方面記錄命令或指令字符，另一方面 也記錄地址字符，如果由確定電路38對它們進行確定；
多個第二寄存器44用于記錄由確定電路38所提供的數(shù)據(jù)字
符；
命令確認(rèn)電路52，它與多個第一寄存器42相配合以便分析命令 或指令字符并提供一個二進制代碼或信號，其表示鏈接線54上的命令 接收的優(yōu)劣；
多個第三寄存器46用于一方面記錄由微處理機10所提供的數(shù) 據(jù)，另一方面記錄由微處理機10所提供的表示命令執(zhí)行狀態(tài)的狀態(tài)代 碼，以及
傳輸電路48，可通過觸針22在鏈接線50上把由校驗電路36 提供的信號和/或代碼傳輸?shù)浇K端20，在連接線54上由確認(rèn)電路52， 而在連接線56上由多個第三寄存器46提供的信號和/或代碼經(jīng)觸針22 傳輸?shù)浇K端。
組成通信裝置40的各個不同電路都適合于早已選定的通信協(xié)議。 該通信協(xié)議是非同步型的而且可以是稱為RS232的公知協(xié)議，這是關(guān) 于所謂個人信息處理機及其外圍設(shè)備之間通常使用的系列連接，或者 稱為V22、 V23、等等...這是關(guān)于調(diào)制解調(diào)器連接。
為了檢驗脈沖序列的完整性，終端20應(yīng)設(shè)計成可為傳輸?shù)男盘栔?增加一種冗余信息，校驗電路36能檢驗該信息的存在。問題可能在于 二進制數(shù)字或奇偶位的存在或者冗余循環(huán)碼的存在。要指出的是，大 量的通信協(xié)議對這樣的冗余度都作出規(guī)定以檢驗傳輸信息完整性。在 這種驗證沒有結(jié)果的情況下，命令不被執(zhí)行并且利用一個鏈接線50上 的代碼指示該判定。這種完整性的檢驗只涉及對應(yīng)序列脈沖的二進制數(shù)字序列串；命 令的檢驗是由確認(rèn)電路52進行的，該電路可確定控制是完全和準(zhǔn)確的 并通過接線54用一個特定代碼指示出來。在出現(xiàn)錯誤的情況下，電路 52可用另一個特定代碼將其指示出來。這些特定碼傳輸?shù)絺鬏旊娐?8 而且也傳輸?shù)阶址_定電路38以便在準(zhǔn)確確認(rèn)的情況下使其對它指示 出后面的字符被切換到多個第二寄存器44，這些寄存器是在該命令之 后，如果后者確實按其完整性被接收而為記錄由終端所傳輸?shù)臄?shù)據(jù)提 供的。
權(quán)利要求
1. 一種具有微處理機(10)和至少一個觸針(22)的卡(30)，其特征在于所述微處理機(10)通過通信裝置(40)與終端(20)進行通信，所述通信裝置(40)以硬接線電路的形式設(shè)置在所述觸針(22)與所述微處理機(10)之間，并且按照異步通信協(xié)議進行操作，對終端(20)傳輸?shù)碾娦盘柕耐暾赃M行校驗，所述卡(30)包括所述通信裝置(40)，該通信裝置(40)包括分析電路(34)，用于分析正連接到所述觸針(22)的電信號以及分析由所述終端(20)發(fā)送的電信號，以便為所述微處理機(10)提供從所述終端(20)發(fā)出的信息，所述分析電路(34)通過分析所述終端(20)發(fā)送的電信號而提供一系列電脈沖；傳輸電路(48)，用于傳輸正連接到所述觸針(22)的電信號以及傳輸由所述微處理機(10)發(fā)出的信息以及對所述終端(20)傳輸?shù)碾娦盘柕耐暾赃M行檢驗所產(chǎn)生的信息；檢驗電路(36)，用于校驗所述電脈沖序列，以便確定所述電脈沖序列的完整性并提供指示校驗狀態(tài)的代碼(50)；字符確定電路(38)，用于根據(jù)所述電脈沖序列中的脈沖確定每個字符；多個第一寄存器(42)，用于記錄由所述字符確定電路(38)提供的命令和地址的字符并使這些字符可用于所述微處理機(10)；多個第二寄存器(44)，用于記錄由所述字符確定電路(38)提供的數(shù)據(jù)的字符并使這些字符可用于所述微處理機(10)；與所述多個第一寄存器(42)相關(guān)聯(lián)的用于確認(rèn)所述命令的確認(rèn)電路(52)，用于分析所述命令的字符并提供指示該命令接收狀態(tài)的代碼(54)；多個第三寄存器(46)，用于記錄由所述微處理機(10)提供的命令的執(zhí)行狀態(tài)的代碼和數(shù)據(jù)的代碼；其中，所述傳輸電路(48)向所述終端(20)傳輸由所述檢驗電路(36)、所述命令確認(rèn)電路(52)和所述多個第三寄存器(46)提供的代碼。
2. 根據(jù)權(quán)利要求l所述卡，其特征在于，所述分析電路(34)能夠檢測傳輸?shù)男盘柌⒁远M制類型的電脈沖序 列的形式提供它們。
3.根據(jù)權(quán)利要求2所述卡，其特征在于所述校驗電路(36)能夠 檢驗是否存在二進制奇偶數(shù)字或冗余循環(huán)碼，并提供相應(yīng)的信號或代碼。
全文摘要
本發(fā)明涉及一種帶有電纜通信電路的含微處理機(10)和觸針(22)的卡。該發(fā)明主要在于有一個非同步型通信裝置(40)安裝在觸針(22)與微處理機(10)之間以便減輕微處理機通信任務(wù)的負(fù)擔(dān)并因此而可以最佳利用微處理機(10)的中心裝置(12)及相關(guān)的存儲器(14，16，18)。該裝置(40)主要包括分析電路(34)、脈沖序列完整性的校驗電路(36)、按脈沖序列確定字符的確定電路(38)以及幾組寄存器(42、44和46)，它們都與微處理機(10)相連。本發(fā)明在微處理機智能卡方面的應(yīng)用。
文檔編號G06K19/07GK101414361SQ20071015294
公開日2009年4月22日 申請日期1999年1月14日 優(yōu)先權(quán)日1998年1月27日
發(fā)明者B·戈梅茲, 帕斯卡爾·庫爾曼, 斯蒂芬·雷昂 申請人:格姆普拉斯有限公司