專利名稱：系統(tǒng)控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及進行集成在1個芯片上的具有多個功能塊的系統(tǒng)LSI 的控制的系統(tǒng)控制裝置。
背景技術(shù)：
一般，系統(tǒng)控制裝置具有系統(tǒng)控制微機部、集成在l個芯片上的 具有多個功能塊的系統(tǒng)LSI部，在上述多個功能塊的內(nèi)部分別設(shè)有控 制寄存器，將這些控制寄存器分配給上述系統(tǒng)控制微機部可訪問的地 址空間，上述系統(tǒng)控制微機部訪問這些控制寄存器，由此進行上述具 有多個功能塊的系統(tǒng)LSI部的控制。例如，作為進行對多個控制寄存 器的寄存器訪問的系統(tǒng)控制裝置，已知有專利文獻1記載的技術(shù)。圖9是表示現(xiàn)有的系統(tǒng)控制裝置的整體結(jié)構(gòu)的框圖和表示同 一 系 統(tǒng)控制裝置的動作的示意圖。在圖9中，系統(tǒng)控制裝置900具有系統(tǒng)控制微機部910、地址譯 碼部911、具有集成在1個芯片上的4個DMA( Direct Memory Access ) 控制器921、 922、 923、 924的系統(tǒng)LSI部920。上述4個DMA控制 器921~924由各自的內(nèi)部設(shè)置的控制寄存器925、 926、 927、 928所 控制。此外，上述控制寄存器925-928由來自上述系統(tǒng)控制微機部910 的訪問來控制。在該訪問時，上述地址譯碼部911將對上述系統(tǒng)控制器的地址。這里，上述系統(tǒng)控制裝置900使用上述4個DMA控制器921 ~924， 將主存儲器930上的各個不同的地址區(qū)域931、 932、 933、 934中存 儲的4個圖像數(shù)據(jù)PA、 PB、 PC、 PD分別傳送給緩存器940內(nèi)的4 個緩存區(qū)941、 942、 943、 944。傳送給上述緩存器940的圖^f象數(shù)據(jù)
PA PD在圖像合成塊950中被合成，從而生成合成圖像數(shù)據(jù)ABCD。 存儲在上述主存儲器930上的各地址區(qū)域931~934中的圖像數(shù)據(jù) PA PD在利用上述DMA控制器921 ~924的向上述緩存器940的傳送 后，通過來自該系統(tǒng)控制裝置900的外部的訪問，在一定期間中更新 數(shù)據(jù)。在數(shù)據(jù)被更新后，使用DMA控制器921 924將該更新后的圖 像數(shù)據(jù)PA PD再次傳送到緩存器940內(nèi)的各緩存區(qū)941~944。然后， 將傳送到緩存器940的圖像數(shù)據(jù)PA PD合成為合成圖像數(shù)據(jù)ABCD。 在系統(tǒng)控制裝置的硬件設(shè)計中，當將具有相同功能的多個DMA 控制器安裝在硬件上時，常常并列安裝相同的設(shè)計數(shù)據(jù)的DMA控制 器，各DMA控制器內(nèi)的控制寄存器在該DMA控制器內(nèi)的地址或位 位置是公用的。即，DMA控制器921內(nèi)的控制寄存器925的地址分 配給該DMA控制器921的第1000地址時，對于其他DMA控制器 922 924內(nèi)的控制寄存器926 928各自的地址，也分配給該DMA控 制器922 924的第1000地址。圖10是表示以往的系統(tǒng)控制裝置900的對控制寄存器的訪問的 示意圖。在圖10中，控制寄存器925~928是設(shè)于DMA控制器921~924 內(nèi)的控制寄存器，上述各控制寄存器925~928由32位(4字節(jié))構(gòu)成。 此外，在上述各控制寄存器925~928的LSB ( Least Significant Byte ) 中包含使各DMA控制器921 924起動的起動位。系統(tǒng)控制微機部910是32位微機，用于訪問上述各控制寄存器 925~928的寄存器訪問總線(主機總線)是32位寬度。在系統(tǒng)控制裝置900中，當將圖像數(shù)據(jù)PA傳送到緩存器940內(nèi) 的緩存區(qū)941時，從上述系統(tǒng)控制微機部910對控制寄存器925的 LSB進行寄存器訪問。此時，地址譯碼部911從上述系統(tǒng)控制《效機部 910取得對上述控制寄存器925的LSB的訪問地址，對所有上述控制 寄存器925發(fā)出訪問控制信號。即在對控制寄存器925的LSB的寄 存器訪問時，對所有32位的控制寄存器925發(fā)出訪問控制信號。當利用上述系統(tǒng)控制裝置900將圖像數(shù)據(jù)PA PD這4個圖像數(shù)
據(jù)從主存儲器930傳送到緩存器940時，對各個控制寄存器925 928 按順序發(fā)出4次訪問控制信號，訪問各控制寄存器925~928的LSB, 起動DMA控制器921-924而進行傳送。[專利文獻l]日本特開2005-327078號公報發(fā)明內(nèi)容可是，在以往的圖9所示的系統(tǒng)控制裝置900中，在傳送圖像數(shù) 據(jù)PA PD這4個圖像數(shù)據(jù)時，按順序?qū)τ?2位構(gòu)成的各控制寄存器 925 928的每一個發(fā)出訪問控制信號，所以需要進行從系統(tǒng)控制微機 部910對各控制寄存器925~928的4次寄存器訪問。因此，在需要訪 問較多的控制寄存器時，存在對全部控制寄存器的訪問需要較多時間 這樣的問題。此外，如圖ll所示，在系統(tǒng)控制微機部910中，進行DMA控制 器921 924的傳送目標地址或傳送源地址等參數(shù)的設(shè)定(步驟SUOO) 后，進行各DMA控制器921-924的起動處理和起動結(jié)束確認處理(步 驟SllOl),在步驟S1102中，執(zhí)行在全部數(shù)據(jù)處理結(jié)束之前，重復上 述步驟S1101的起動處理和起動結(jié)束確認處理的應(yīng)用時，在系統(tǒng)控制 微機部910，訪問DMA控制器921~924內(nèi)的控制寄存器的軟件處理 的負荷將會增大。本發(fā)明是著眼于上述問題而做出的，其目的在于提供一種系統(tǒng)控 制裝置，能夠在進行從系統(tǒng)控制微機部對控制寄存器的訪問時，進行 對于多個控制寄存器內(nèi)的預定字節(jié)的同時訪問。為了實現(xiàn)上述目的，在本發(fā)明中，能夠進行切換使得不僅能夠用 1次寄存器訪問指定1個控制寄存器整體，也能同時指定多個控制寄 存器。具體而言，本發(fā)明的實施方式1的系統(tǒng)控制裝置的特征在于，包 括系統(tǒng)LSI部，具有集成在1個芯片上的多個功能塊，該多個功能 塊的每一個具有控制寄存器；系統(tǒng)控制微機部，控制上述多個功能塊 的各控制寄存器；地址譯碼部，將對上述系統(tǒng)控制微機部要訪問的控
制寄存器內(nèi)的預定字節(jié)的訪問地址進行譯碼，對包含上述預定字節(jié)的一個控制寄存器整體發(fā)出訪問控制信號；訪問控制部，對于對上述預 定字節(jié)的地址的訪問，將對上述一個控制寄存器整體的訪問控制信號 變更為對在上述系統(tǒng)LSI部中具有的多個控制寄存器的各自的預定字 節(jié)的訪問控制信號；以及訪問模式控制寄存器，表示是否進行利用上 述訪問控制部的訪問控制信號的變更。此外，本發(fā)明的實施方式2的系統(tǒng)控制裝置的特征在于，包括 系統(tǒng)LSI部，具有集成在1個芯片上的多個功能塊，該多個功能塊的 每一個具有控制寄存器；系統(tǒng)控制微機部，控制上述多個功能塊的各 控制寄存器；地址譯碼部，把上述系統(tǒng)控制微機部要訪問的訪問地址 譯碼；以及訪問控制部，根據(jù)上述地址譯碼部譯碼出的譯碼地址，選 擇發(fā)出對在上述系統(tǒng)LSI部中具有的 一個控制寄存器整體的訪問控制 信號、對在上述系統(tǒng)LSI部中具有的多個控制寄存器的各自的預定字 節(jié)的訪問控制信號中的任 一 者。此外，本發(fā)明的實施方式3的系統(tǒng)控制裝置的特征在于，包括 系統(tǒng)LSI部，具有集成在1個芯片上的多個功能塊，該多個功能塊的 每一個具有控制寄存器；系統(tǒng)控制微機部，控制上述多個功能塊的各 控制寄存器；地址譯碼部，把上述系統(tǒng)控制^f鼓機部要訪問的訪問地址 譯碼；以及訪問控制部，根據(jù)上述地址譯碼部譯碼出的譯碼地址，選 擇發(fā)出對在上述系統(tǒng)LSI部中具有的 一個控制寄存器整體的訪問控制 信號、對在上述系統(tǒng)LSI部中具有的多個控制寄存器中預定的多個控 制寄存器的全部字節(jié)的訪問控制信號中的任一者。在本發(fā)明的實施方式1和實施方式2的系統(tǒng)控制裝置中，通過把 對系統(tǒng)LSI部內(nèi)的預定控制寄存器整體的訪問控制信號變更為對多個 控制寄存器的各自的預定字節(jié)的訪問控制信號，或者另外設(shè)置對多個 控制寄存器的各自的預定字節(jié)的訪問用的訪問地址，由此能夠?qū)Χ鄠€ 控制寄存器的預定字節(jié)的同時訪問。此外，在本發(fā)明的實施方式3的系統(tǒng)控制裝置中，通過另外設(shè)置 對在系統(tǒng)LSI部中具有的多個控制寄存器的全部字節(jié)的訪問用的訪問地址，能夠進行對多個功能塊內(nèi)的控制寄存器的全部字節(jié)的同時統(tǒng)一 訪問。如上所述，根據(jù)上述技術(shù)方案所記載的系統(tǒng)控制裝置，從系統(tǒng)控 制微機部進行對控制寄存器的寄存器訪問時，能夠進行對多個控制寄 存器的同時訪問，從而能實現(xiàn)因寄存器訪問次數(shù)的減少所帶來的軟件 的高效化，能確保軟件處理時間，能夠在一定時間內(nèi)進行比以往更多 的對控制寄存器的寄存器訪問。


圖1是表示本發(fā)明實施例1的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。圖2是表示本發(fā)明實施例2的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。圖3是表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的概略處 理流程的流程圖。圖4是表示本發(fā)明實施例3的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。圖5是表示本發(fā)明實施例4的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。圖6是表示本發(fā)明實施例5的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。圖7是表示本發(fā)明實施例6的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。圖8是表示本發(fā)明實施例7的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。圖9是表示以往的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和表示同 一 系 統(tǒng)控制裝置的動作的示意圖。圖10是表示對以往的系統(tǒng)控制裝置的控制寄存器的訪問的示意圖。
圖11是表示對以往的系統(tǒng)控制裝置的控制寄存器的訪問的概略 處理流程的流程圖。
具體實施方式
下面，根據(jù)

本發(fā)明的實施例的系統(tǒng)控制裝置。 [實施例1]圖1是表示本發(fā)明實施例1的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。在圖1中，系統(tǒng)控制裝置100具有CPU (系統(tǒng)控制微機部)110、 地址譯碼部111、訪問控制部115、訪問模式控制寄存器116、具有集 成在1個芯片上的4個DMA控制器(功能塊)121、 122、 123、 124 的系統(tǒng)LSI部120,在上述4個DMA控制器121 124的內(nèi)部分別設(shè) 有控制寄存器125、 126、 127、 128。這里，上述各控制寄存器125 128 由32位(4字節(jié))構(gòu)成，在這些控制寄存器125 128的LSB125a、 126a、 127a、 128a包含有使各DMA控制器121 124起動的起動位。上述CPU110是32位微機，用于訪問上述各控制寄存器125~128 的寄存器訪問總線(主機總線)是32位寬度。在系統(tǒng)控制裝置100中，當起動系統(tǒng)LSI部120內(nèi)的4個DMA 控制器121 124整體時，首先CPUllO改寫訪問模式控制寄存器116 的值，以把寄存器訪問模式從對1個控制寄存器的32位全體的訪問 模式切換為對4個控制寄存器125~128各自的LSB125a 128a的同時 訪問的模式。然后，從CPU110對控制寄存器125的LSB125a進行寄 存器訪問。然后，在地址譯碼部111，將對上述CPU110要訪問的上 述控制寄存器125的LSB125a的訪問地址進行譯碼，對上述控制寄存 器125的32位整體發(fā)出訪問控制信號。然后，訪問控制部U5讀入 上述訪問模式控制寄存器116的值，將對上述控制寄存器125的32 位全體的訪問控制信號變更為對上述系統(tǒng)LSI部120中具有的4個控 制寄存器125 128各自的LSB125a 128a的訪問控制信號。通過變更 訪問控制信號，由上述CPU110進行對上述LSB125a 128a的同時訪
問，并同時起動上述4個DMA控制器121~124。這里，由訪問才莫式 控制寄存器116表示上述訪問控制部115為了變更控制寄存器的組合 而是否變更訪問控制信號，上述訪問模式控制寄存器116由上述 CPU110控制。如上所述，在本實施例中，在訪問控制部115中，將對系統(tǒng)LSI 部120內(nèi)的控制寄存器125全體的訪問控制信號變更為對上述系統(tǒng) LSI部120內(nèi)的4個控制寄存器125 128各自的LSB125a 128a的訪 問控制信號來變更組合，所以在起動系統(tǒng)LSI部120內(nèi)的4個控制寄 存器121 124整體時，能夠通過1次寄存器訪問進行以往需要4次寄 存器訪問的處理，能夠通過減少寄存器訪問次數(shù)而實現(xiàn)軟件的高效化 和軟件處理時間的縮短。在本實施例中，訪問控制寄存器125 128的LSB125a 128a的起 動位而進行寫(Write)處理，但是也能進行對控制寄存器125 128 的LSB125a 128a的讀(Read)處理。例如，當在LSB125a 128a中 包含DMA控制器121~124的狀態(tài)位，利用該狀態(tài)位表示上述DMA 控制器121 124是否為正在傳送、傳送結(jié)束、等待起動、或各種錯誤 顯示時，能夠同時讀入而確認系統(tǒng)LSI部120內(nèi)的4個DMA控制器 121 124的狀態(tài)。此外，在本實施例中，說明了對DMA控制器內(nèi)的控制寄存器的 寄存器訪問，但是當然也可以是對其他功能塊內(nèi)的控制寄存器的寄存 器訪問。[實施例2]圖2是表示本發(fā)明實施例2的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。本實施例的系統(tǒng)控制裝置200與圖1所示的實施例1的系統(tǒng)控制 裝置100的不同點僅在于，在該系統(tǒng)控制裝置200的內(nèi)部具有變更發(fā) 出訪問控制信號的位置的字節(jié)位置控制部201、存儲由上述字節(jié)位置 控制部201變更的字節(jié)位置的信息的字節(jié)位置控制寄存器202。其他 結(jié)構(gòu)與實施例l相同，因此省略其說明。
字節(jié)位置控制部201接收由訪問控制部115變更組合的訪問控制 信號、上述字節(jié)位置控制寄存器202的字節(jié)位置信息，變更發(fā)出訪問 控制信號的字節(jié)位置。例如，在字節(jié)位置控制寄存器202存儲表示第 3字節(jié)的信息時，接收對系統(tǒng)LSI部120內(nèi)的4個控制寄存器125 128 各自的LSB125a 128a的訪問控制信號，變更為對上述控制寄存器 125 128的第3字節(jié)的字節(jié)125c 128c發(fā)出訪問控制信號。這里，上 述字節(jié)位置控制寄存器202的字節(jié)位置信息由來自CPU110的訪問所 控制。在系統(tǒng)控制裝置200中，例如在各控制寄存器125 128的 LSB125a 128a包含起動位、在上述控制寄存器125-128的第3字節(jié) 的字節(jié)125c 128c包含狀態(tài)位時，如圖3所示，首先在CPU110中， 進行系統(tǒng)LSI部120內(nèi)的4個DMA控制器121 124中的傳送目標地 址、傳送源地址等的參數(shù)設(shè)定(步驟S300)后，設(shè)定訪問模式控制 寄存器116,從而變更利用訪問控制部115的控制寄存器的組合(步 驟S301)。然后，在第1字節(jié)設(shè)定字節(jié)位置控制寄存器202的字節(jié)位 置信息，同時訪問控制寄存器125-128的LSB125a 128a,同時并行 地進行4個DMA控制器121-124的起動處理(寫處理)(步驟S302 )。 然后，在第3字節(jié)設(shè)定字節(jié)位置控制寄存器202的字節(jié)位置信息，同 時訪問控制寄存器125 128的第3字節(jié)的字節(jié)125c 128c,同時并行 地進行4個DMA控制器121 124的起動結(jié)束確認處理(讀處理)(步 驟S302)。如上所述，在本實施例中，要頻繁訪問的字節(jié)涉及系統(tǒng)LSI部120 內(nèi)的4個控制寄存器125-128，并且該字節(jié)不存在于各控制寄存器 125 128的LSB125a 128a中時，也能夠?qū)Ω鱾€控制寄存器125~128 的第3字節(jié)的字節(jié)125c 128c同時進行訪問，所以與以往的圖11所 示的系統(tǒng)控制裝置900相比，能進一步減少寄存器訪問次數(shù)，實現(xiàn)軟 件處理時間的進一步縮短，并且能提高軟件設(shè)計的自由度，實現(xiàn)效率的提高。[實施例3]
圖4是表示本發(fā)明實施例3的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。本實施例的系統(tǒng)控制裝置400與圖2所示的實施例2的系統(tǒng)控制 裝置200的不同點僅在于，在該系統(tǒng)控制裝置400的內(nèi)部具有以位單 位屏蔽對各控制寄存器125~ 128的訪問控制信號的訪問屏蔽控制寄存 器(訪問屏蔽控制寄存器部)401、由與訪問屏蔽控制寄存器401連 接的128個AND電路構(gòu)成的AND電路組(訪問屏蔽控制寄存器部) 402。其他結(jié)構(gòu)與實施例2相同，因此省略其說明。在圖4中，在AND 電路組402僅圖示4個AND電路。訪問屏蔽控制寄存器401以位單位屏蔽控制訪問控制信號，以使 不想變更當前值的控制寄存器125-128內(nèi)的位、由于硬件的制約而不 能進行寄存器訪問的位不受字節(jié)位置控制部2 01發(fā)出的該訪問控制信 號的影響。在該屏蔽控制中使用AND電路組402,在該AND電路組 402設(shè)置與4個控制寄存器125-128各自的32位對應(yīng)的128個AND 電路。指定為由上述訪問屏蔽控制寄存器401進行屏蔽控制的位由來 自CPU110的訪問進行控制。如上所述，在本實施例中，對包含不想變更當前值的位的控制寄 存器、字節(jié)也發(fā)出訪問控制信號時，通過對不想訪問的位進行屏蔽控 制，能夠不需要進行讀-修改-寫(Read Modify Write),進行僅對 要訪問的位進行基于訪問控制信號的控制，能夠進一 步實現(xiàn)軟件的高 效化。[實施例4]圖5是表示本發(fā)明實施例4的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示對同 一 系統(tǒng)控制裝置中的控制寄存器的訪問的示意圖。在圖5中，系統(tǒng)控制裝置500具有CPU (系統(tǒng)控制微機部)510、 地址譯碼部511、訪問控制部515、具有集成在1個芯片上的4個DMA 控制器(功能塊)521、 522、 523、 524的系統(tǒng)LSI部520,在上述4 個DMA控制器521~524的內(nèi)部分別設(shè)有控制寄存器525、 526、 527、 528。
在系統(tǒng)控制裝置500中，與對各控制寄存器525 528的訪問用地 址一起，還另外設(shè)置有對上述控制寄存器525~528各自的預定字節(jié)的 訪問用地址。即，另外設(shè)置有對上述控制寄存器525 528各自的 LSB525a、 526a、 527a、 528a的同時訪問用地址、對上述控制寄存器 525~528各自的第2字節(jié)的字節(jié)525b、 526b、 527b、 528b的同時訪問 用地址、對上述控制寄存器525~528各自的第3字節(jié)的字節(jié)525c、 526c、 527c、 528c的同時訪問用地址、對上述控制寄存器525 528各 自的第4字節(jié)的字節(jié)525d、 526d、 527d、 528d的同時訪問用地址。在同時訪問上述控制寄存器525 528各自的LSB525a 528a時， 從CPU510對至上述LSB525a 528a的同時訪問用地址進行訪問。然 后，在地址譯碼部511,把對上述CPU510要訪問的上述LSB525a 528a 的訪問地址進行譯碼。然后，在訪問控制部515,根據(jù)上述地址譯碼 部511所譯碼出的譯碼地址，選擇發(fā)出對上述控制寄存器525 528的 LSB525a 528a的訪問控制信號，并同時訪問上述LSB525a 528a。此外，訪問控制寄存器525的整體時，從CPU510對至上述控制 寄存器525的整體的訪問用地址進行訪問，由地址譯碼部511把該訪 問地址譯碼，根據(jù)該譯碼地址，訪問控制部515選沖奪發(fā)出對上述控制 寄存器525整體的訪問控制信號。如上所述，在本實施例中，另外設(shè)置對控制寄存器525~528各自 的預定字節(jié)的同時訪問用地址，從CPU510對這些地址訪問，用l次 寄存器訪問能對多個控制寄存器525~528各自的預定字節(jié)同時進行訪 問，所以能夠?qū)崿F(xiàn)寄存器訪問次數(shù)的減少引起的軟件高效化。此外，因為不需要如上述的實施例1或?qū)嵤├?那樣，設(shè)置訪問 模式控制寄存器116、字節(jié)位置控制部201或字節(jié)位置控制寄存器 202，所以能削減硬件規(guī)模。 (實施例5)圖6是表示本發(fā)明實施例5的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示同 一 系統(tǒng)控制裝置的對控制寄存器的訪問的示意圖。本實施例的系統(tǒng)控制裝置600與圖5所示的實施例4的系統(tǒng)控制
裝置500的不同點只在于，在該系統(tǒng)控制裝置600的內(nèi)部設(shè)置以位單 位屏蔽對各控制寄存器525~528的訪問控制信號的訪問屏蔽控制寄存 器(訪問屏蔽控制寄存器部)601、由與該訪問屏蔽控制寄存器601 連接的128個AND電路構(gòu)成的AND電路組(訪問屏蔽控制寄存器部) 602。對于其他結(jié)構(gòu)，與實施例4同樣，所以省略其說明。另外，在 閨6中，在AND電路組602只圖示4個AND電路。訪問屏蔽控制寄存器601以位單位屏蔽控制訪問控制信號，以使 得對于不想變更當前值的控制寄存器525-528內(nèi)的位、由于硬件的制 約而不能進行寄存器訪問的位，不受訪問控制部515發(fā)出的訪問控制 信號的影響。在該屏蔽控制中使用AND電路組602，在該AND電路 組602設(shè)置與4個控制寄存器525 528各自的32位對應(yīng)的128個AND 電路。指定為由上述訪問屏蔽控制寄存器601進行屏蔽控制的位由來 自CPU510的訪問所控制。如上所述，在本實施例中，對包含不想變更當前值的位的控制寄 存器或字節(jié)也發(fā)出訪問控制信號時，通過對不想訪問的位進行屏蔽控 制，能夠不需要進行讀-修改-寫(Read Modify Write),只對想訪 問的位進行基于訪問控制信號的控制，能夠進 一 步實現(xiàn)軟件的高效 化。(實施例6)圖7是表示本發(fā)明實施例6的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示同 一 系統(tǒng)控制裝置的對控制寄存器的訪問的示意圖。在圖7中，系統(tǒng)控制裝置700具有CPU (系統(tǒng)控制微機部)710、 地址譯碼部711、訪問控制部715、具有集成在1個芯片上的4個DMA 控制器(功能塊)721、 722、 723、 724的系統(tǒng)LSI部720,在上述4 個DMA控制器721 724的內(nèi)部分別設(shè)有控制寄存器725、 726、 727、 728。在系統(tǒng)控制裝置700，與對各控制寄存器725~728的訪問用地址 一起，還另外設(shè)置對系統(tǒng)LSI部720中具有的多個控制寄存器中預定 的多個控制寄存器的全部位的訪問用地址。即，另外設(shè)置對上述系統(tǒng)
LSI部720內(nèi)的4個控制寄存器725 728的全部位的訪問用地址、以 及對上述系統(tǒng)LSI部720內(nèi)的2個控制寄存器725、 726的全部位的 -沐問用；也址。同時訪問系統(tǒng)LSI部720中具有的4個控制寄存器725 728的全 部位時，從CPU710對至上述4個控制寄存器725 728的全部位的訪 問用地址進行訪問。然后，在地址譯碼部711,把對上述CPU710要 訪問的上述4個控制寄存器725~728的全部位的訪問地址進行譯碼。 然后，在訪問控制部715中，根據(jù)上述地址譯碼部711譯碼出的譯碼 地址，選擇發(fā)出對上述4個控制寄存器725 728的全部位的訪問控制 信號，同時訪問這4個控制寄存器725 728的全部位。這里，對系統(tǒng)LSI部720中具有的多個控制寄存器中預定的多個 控制寄存器的全部位的訪問只是寫處理，寫入到位中的值在訪問的控 制寄存器單位中是公用的。在控制寄存器單位中寫入公共的值，所以從CPU710提供通過主機總線輸出的值是32位，對于主機總線的位 寬度以上的位進行1次訪問，能設(shè)定新的值。此外，訪問控制寄存器728的全體時，從CPU710對至上述控制 寄存器728的全體的訪問用地址進行訪問，由地址譯碼部711把該訪 問地址譯碼，根據(jù)該譯碼地址，訪問控制部715選擇發(fā)出對上述控制 寄存器728全體的訪問控制信號。如上所述，在本實施例中，另外設(shè)置向系統(tǒng)LSI部720中具有的 多個DMA控制器725~728中預定的多個控制寄存器的全部位的同時 訪問用地址，乂人CPU710訪問這些地址，對CPU710的主^L總線的位 寬度以上的控制寄存器，能用1次的寄存器訪問進行訪問，所以能夠 實現(xiàn)寄存器訪問次數(shù)的減少引起的軟件高效化。據(jù)此，對于系統(tǒng)LSI 部中設(shè)置的多個DMA控制器的起動前完全清除上次的動作后剩下的 中斷處理時、DMA傳送模式、尋址或起動原因等動作模式起動公共 的多個DMA控制器時的設(shè)定等，能通過1次的寄存器訪問而以寄存 器單位設(shè)定公共的值。在本實施例中，設(shè)置對4個控制寄存器725 728的全部位的訪問
用地址、對2個控制寄存器725、 726的全部位的訪問用地址，但是 當然不限制訪問的控制寄存器的數(shù)量。 (實施例7)圖8是表示本發(fā)明實施例7的系統(tǒng)控制裝置的全體結(jié)構(gòu)的框圖和 表示同 一 系統(tǒng)控制裝置的對控制寄存器的訪問的示意圖。本實施例的系統(tǒng)控制裝置800與圖7所示的實施例6的系統(tǒng)控制 裝置700的不同點只在于，在該系統(tǒng)控制裝置800的內(nèi)部設(shè)置以位單 位屏蔽對各控制寄存器725~728的訪問控制信號的訪問屏蔽控制寄存 器(訪問屏蔽控制寄存器部)801、與該訪問屏蔽控制寄存器801連 接的128個AND電路構(gòu)成的AND電路組(訪問屏蔽控制寄存器部) 802。對于其他結(jié)構(gòu)，與實施例6同樣，所以省略其說明。另外，在 圖8中，在AND電路組802只圖示16個AND電路組402。訪問屏蔽控制寄存器801以位單位屏蔽控制訪問控制信號，以使 得對于不想變更當前值的控制寄存器725 728內(nèi)的位、由于硬件的制 約而不能進行寄存器訪問的位，不受訪問控制部715發(fā)出的訪問控制 信號的影響。在該屏蔽控制中使用AND電路組802，在該AND電路 組802設(shè)置與4個控制寄存器725 728各自的32位對應(yīng)的128個AND 電路。指定為由上述訪問屏蔽控制寄存器801進行屏蔽控制的位由來 自CPU710的訪問所控制。如上所述，在本實施例中，能對不想訪問的位進行屏蔽控制，不 需要進行讀-修改-寫(Read Modify Write),只對想訪問的位進行 基于訪問控制信號的控制，能進一步實現(xiàn)軟件的高效化。此外，在設(shè)定多個DMA控制器的傳送源地址或傳送目標地址時， 劃分各DMA控制器使用的存儲器區(qū)域，能使最初1次設(shè)定的上一級 地址的設(shè)定值不發(fā)生改變，僅統(tǒng)一變更下一級地址的設(shè)定值，所以能 夠使軟件處理進一 步減少。進而，從軟件設(shè)計的階段開始，對于統(tǒng)一訪問的寄存器的所有的 屏蔽信號和統(tǒng)一訪問時的設(shè)定數(shù)據(jù)的關(guān)系，適當安裝頻繁訪問的控制 位的位置或極性，從而能期待軟件處理的極大減少。例如，在硬件上安裝多個D M A控制器時，控制寄存器內(nèi)的起動位位于相同的位置， 對于具有該起動位為"0"時起動的同一極性的控制寄存器，設(shè)計為 能同時統(tǒng)一訪問，能把基于1次的寄存器訪問的設(shè)定值的變更有效地 反映到多個控制寄存器中。此外，以對起動關(guān)聯(lián)寄存器分配位位置 "0",并且對狀態(tài)關(guān)聯(lián)寄存器分配為位位置"16 31"的方式進行安 裝，由此，DMA控制器的起動寄存器和AV譯碼器的起動寄存器這 樣的不同功能塊內(nèi)的控制寄存器的統(tǒng) 一 控制變得容易，能期待進 一 步的庫欠件處理的減少。 工業(yè)上的可利用性如上所述，本發(fā)明能夠在進行從系統(tǒng)控制微機部至控制寄存器的 訪問時，對多個控制寄存器內(nèi)的預定字節(jié)同時進行訪問，所以作為 DTV ( Digital Television )、 DVD ( Digital Versatile Disk )、 DSC ( Digital Still Camera)等數(shù)字AV儀器是有用的。
權(quán)利要求
1.一種系統(tǒng)控制裝置，其特征在于，包括系統(tǒng)LSI部，具有集成在1個芯片上的多個功能塊，該多個功能塊的每一個具有控制寄存器；系統(tǒng)控制微機部，控制上述多個功能塊的各控制寄存器；地址譯碼部，將對上述系統(tǒng)控制微機部要訪問的控制寄存器內(nèi)的預定字節(jié)的訪問地址進行譯碼，對包含上述預定字節(jié)的一個控制寄存器整體發(fā)出訪問控制信號；訪問控制部，對于對上述預定字節(jié)的地址的訪問，將對上述一個控制寄存器整體的訪問控制信號變更為對在上述系統(tǒng)LSI部中具有的多個控制寄存器的各自的預定字節(jié)的訪問控制信號；以及訪問模式控制寄存器，表示是否進行利用上述訪問控制部的訪問控制信號的變更。
2. 根據(jù)權(quán)利要求1所述的系統(tǒng)控制裝置，其特征在于上述訪問控制部將對上述 一 個控制寄存器整體的訪問控制信號 變更為對在上述系統(tǒng)LSI部中具有的多個控制寄存器各自的LSB的 訪問控制信號，而發(fā)出訪問控制信號。
3. 根據(jù)權(quán)利要求2所述的系統(tǒng)控制裝置，其特征在于 還包括字節(jié)位置控制部，變更對其發(fā)出訪問控制信號的字節(jié)位置；以及 字節(jié)位置控制寄存器，存儲由上述字節(jié)位置控制部變更的字節(jié)位 置的信息。
4. 根據(jù)權(quán)利要求2或3所述的系統(tǒng)控制裝置，其特征在于 還包括訪問屏蔽控制寄存器部，以位單位屏蔽對在上述系統(tǒng)LSI部中具有的各控制寄存器的訪問控制信號。
5. —種系統(tǒng)控制裝置，其特征在于，包括系統(tǒng)LSI部，具有集成在1個芯片上的多個功能塊，該多個功能 塊的每一個具有控制寄存器； 系統(tǒng)控制微機部，控制上述多個功能塊的各控制寄存器； 地址譯碼部，把上述系統(tǒng)控制樣t沖幾部要訪問的訪問地址i奪碼；以及訪問控制部，根據(jù)上述地址譯碼部譯碼出的譯碼地址，選4奪發(fā)出 對在上述系統(tǒng)LSI部中具有的 一個控制寄存器整體的訪問控制信號、 和對在上述系統(tǒng)LSI部中具有的多個控制寄存器的各自的預定字節(jié)的 訪問控制信號中的任一者。
6. 根據(jù)權(quán)利要求5所述的系統(tǒng)控制裝置，其特征在于 還包括訪問屏蔽控制寄存器部，以位單位屏蔽對在上述系統(tǒng)LSI部中具有的各控制寄存器的訪問控制信號。
7. —種系統(tǒng)控制裝置，其特征在于，包括系統(tǒng)LSI部，具有集成在1個芯片上的多個功能塊，該多個功能 塊的每一個具有控制寄存器；系統(tǒng)控制微機部，控制上述多個功能塊的各控制寄存器； 地址譯碼部，4巴上述系統(tǒng)控制孩史機部要訪問的訪問地址i奪碼；以及訪問控制部，根據(jù)上述地址譯碼部譯碼出的譯碼地址，選擇發(fā)出 對在上述系統(tǒng)LSI部中具有的 一個控制寄存器整體的訪問控制信號、 和對在上述系統(tǒng)LSI部中具有的多個控制寄存器中預定的多個控制寄 存器的全部字節(jié)的訪問控制信號中的任 一 者。
8. 根據(jù)權(quán)利要求7所述的系統(tǒng)控制裝置，其特征在于 還包括訪問屏蔽控制寄存器部，以位單位屏蔽對在上述系統(tǒng)LSI部中具有的各控制寄存器的訪問控制信號。
全文摘要
本發(fā)明提供一種系統(tǒng)控制裝置，能夠在進行從系統(tǒng)控制微機部向控制寄存器的訪問時，對多個控制寄存器內(nèi)的預定字節(jié)進行同時訪問。從CPU(系統(tǒng)控制微機部)(110)對控制寄存器(125)內(nèi)的(LSB125a)進行寄存器訪問，在地址譯碼部(111)把對上述(LSB125a)的訪問地址譯碼，對上述控制寄存器(125)整體發(fā)出訪問控制信號。在訪問控制部(115)，把對上述控制寄存器(125)整體的訪問控制信號變更組合成對4個控制寄存器(125～128)各自的LSB(125a～128a)的訪問控制信號。根據(jù)上述訪問控制信號，進行對上述LSB(125a～128a)的同時訪問，并同時起動4個DMA控制器(功能塊)(121～124)。
文檔編號G06F13/20GK101162447SQ20071015240
公開日2008年4月16日 申請日期2007年10月11日 優(yōu)先權(quán)日2006年10月12日
發(fā)明者前田太郎 申請人:松下電器產(chǎn)業(yè)株式會社