專(zhuān)利名稱(chēng)：逆離散余弦變換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種逆離散余弦變換(IDCT)電路，特別是一種依照Toeffler演算法所形成的IDCT電路。
背景技術(shù)：
離散余弦變換(DCT)及逆離散余弦變換(IDCT)是離散傅利葉變換的一種，普遍使用于影像的壓縮及解壓縮運(yùn)算，例如視頻編碼標(biāo)準(zhǔn)MPEG。圖1顯示應(yīng)用IDCT的影像譯碼系統(tǒng)方塊圖。首先，經(jīng)編碼的影像信號(hào)經(jīng)可變長(zhǎng)度譯碼器(VLD)101予以譯碼，于進(jìn)行逆量化(inverse quantization，QP-1)102后，進(jìn)行IDCT 103的運(yùn)算。移動(dòng)估算(motion estimator，MC)104根據(jù)可變長(zhǎng)度譯碼器(VLD)101的輸出及幀緩存器(framebuffer)105的內(nèi)容進(jìn)行估算，并將結(jié)果連同IDCT 103的結(jié)果相加，經(jīng)過(guò)回路濾波器(loop filter)106予以濾波后，最后將影像譯碼信號(hào)儲(chǔ)存于幀緩存器105，用以作為顯示用。
為了加快IDCT于軟硬件實(shí)現(xiàn)中的運(yùn)算速度，因而有人提出了各種的快速演算法則，例如，Lee、Smith/Chen/Fralic變換、decimation in frequency、decimation in time、LigtenbergRotators、Feig Scaled DCT、Reutz IDCT。然而，這些演算法普遍存在有乘法器數(shù)目大、信號(hào)位數(shù)過(guò)大或運(yùn)算時(shí)間長(zhǎng)等缺點(diǎn)。
如果IDCT以軟件來(lái)實(shí)現(xiàn)，由于軟件具有較大的資源(resource)，因此可以達(dá)到較高的精準(zhǔn)度(accuracy)。然而如果是以硬件(或是以硬件配合軟件)來(lái)實(shí)現(xiàn)，由于其資源受到相當(dāng)?shù)南拗?，因此精?zhǔn)度就必須有所取舍；再者，硬件的實(shí)現(xiàn)往往還會(huì)受到電路占用面積及消耗功率的限制；或者，可能還有較高運(yùn)算速度的要求。這些要求或限制將會(huì)使得硬件實(shí)現(xiàn)IDCT時(shí)，必須舍棄部分的信號(hào)位數(shù)。
然而，硬件的IDCT實(shí)現(xiàn)并非僅單純考量信號(hào)的位數(shù)即可；例如，尚要考量所使用加法器、乘法器的大小，電路中關(guān)鍵路徑(critical path)的大小，更要確保信號(hào)處理后的品質(zhì)。鑒于此，亟需提出一種IDCT電路，其不但可以有效減少電路面積，減少關(guān)鍵路徑，還可以保有影像的品質(zhì)。

發(fā)明內(nèi)容
本發(fā)明提出一種逆離散余弦變換(IDCT)電路，其可以有效減少電路的面積，有利于集成電路系統(tǒng)的集成度；可以讓關(guān)鍵路徑變短，減少最長(zhǎng)路徑的運(yùn)算所需時(shí)間，有利于增加運(yùn)算速度，甚至達(dá)到即時(shí)運(yùn)算的目的；再者，根據(jù)其中一實(shí)施例，可以讓IDCT的所有運(yùn)算階段于系統(tǒng)的一個(gè)周期(cycle)內(nèi)完成。
本發(fā)明提供一種逆離散余弦變換(IDCT)電路，包括四個(gè)階段電路。其中，第一階段電路包括第一差和電路(butterfly)、第一旋轉(zhuǎn)運(yùn)算電路(Rotator)、常數(shù)乘法兼位刪減電路、第二差和運(yùn)算電路，分別接收各輸入信號(hào)，以產(chǎn)生多個(gè)第一階段輸出信號(hào)；第二階段電路包括第三差和運(yùn)算電路、第四差和運(yùn)算電路、第五差和運(yùn)算電路、第六差和運(yùn)算電路，分別接收第一階段輸出信號(hào)，以產(chǎn)生多個(gè)第二階段輸出信號(hào)；第三階段電路包括第二旋轉(zhuǎn)運(yùn)算電路、第三旋轉(zhuǎn)運(yùn)算電路，分別接收第二階段輸出信號(hào)，以產(chǎn)生多個(gè)第三階段輸出信號(hào)；及第四階段電路包括第七差和運(yùn)算電路、第八差和運(yùn)算電路、第九差和運(yùn)算電路、第十差和運(yùn)算電路，分別接收第三階段輸出信號(hào)，以產(chǎn)生多個(gè)輸出信號(hào)；及多個(gè)管線電路，分別位于該第七差和運(yùn)算電路、第八差和運(yùn)算電路、第九差和運(yùn)算電路、第十差和運(yùn)算電路的前端，及該第一差和運(yùn)算電路的后端。
本發(fā)明所述的逆離散余弦變換電路，不但可以有效減少電路面積，減少關(guān)鍵路徑，還可以保有影像的品質(zhì)。


圖1顯示應(yīng)用IDCT的影像譯碼系統(tǒng)方塊圖。
圖2顯示本發(fā)明實(shí)施例之一的IDCT電路架構(gòu)圖。
圖3A、圖3B、圖3C、圖3D分別顯示差和運(yùn)算電路、第一旋轉(zhuǎn)運(yùn)算電路、第二旋轉(zhuǎn)運(yùn)算電路/第三旋轉(zhuǎn)運(yùn)算電路、常數(shù)乘法兼位刪減電路的細(xì)部電路圖。
圖4顯示本發(fā)明另一實(shí)施例的IDCT電路架構(gòu)圖。
具體實(shí)施例方式
本發(fā)明的IDCT電路的實(shí)施根據(jù)Toeffler所提出的IDCT演算法(或與Toeffler演算法類(lèi)似或等效的演算法)，其為一種快速一維演算法，僅需使用十一個(gè)乘法器即可完成運(yùn)算。Toeffler的演算法則如下所示Void idct_1d(int×Y){Int z1[8]，z2[8]，z3[8]；/*Stage 1*/butterfly(Y
，Y[4]，&z1[1]， &z1
)；Rotation(sqrt(2)，6，Y[2]，Y[6]，&z1[2]，&z1[3])；butterfly(Y[1]，Y[7]，&z1[4]，&z1[7])；z1[5]＝CMUL(sqrt(2)，Y[3])；z1[6]＝CMUL(sqrt(2)，Y[5])；/*Stage 2*/
butterfly(z1
，z1[3]，&z2[3]，&z2
)；butterfly(z1[1]，z1[2]，&z2[2]，&z2[1])；butterfly(z1[4]，z1[6]，&z2[6]，&z2[4])；butterfly(z1[7]，z1[5]，&z2[5]，&z2[7])；/*Stage 3*/z3
＝z2
；z3[1]＝z2[1]；z3[2]＝z2[2]；z3[3]＝z2[3]；Rotation(1，3，z2[4]，z2[7]，&z3[4]，&z3[7])；Rotation(1，1，z2[5]，z2[6]，&z3[5]，&z3[6])；/*Stage 4*/butterfly(z3
，z3[7]，&Y[7]，&Y
)；butterfly(z3[1]，z3[6]，&Y[6]，&Y[1])；butterfly(z3[2]，z3[5]，&Y[5]，&Y[2])；butterfly(z3[3]，z3[4]，&Y[4]，&Y[3])；Void butterfly(float x，float y，float*x1，float*y1){*x1＝X-y；*y1＝x+y；}void Rotation(float c，int k，float x，float y，float*x1，float*y1){Float t；t＝c×cos(k×M_PI/16)×(x+y)；*x1＝c×(-(sin(k×M_PI/16)+cos(k×M_PI/16)))×y+t；
*y1＝c×(sin(k×M_PI/16)-cos(k×M_PI/16))×x+t；}圖2顯示本發(fā)明實(shí)施例的一的IDC T電路架構(gòu)圖。根據(jù)前述Toeffler演算法，此IDCT電路主要包括有十個(gè)差和運(yùn)算電路(butterfly)Butterfly 1-10；三個(gè)旋轉(zhuǎn)運(yùn)算電路(rotator)Rotator1、3、6；及一個(gè)常數(shù)乘法兼位刪減電路MUL SQRT2&SHRINK。本實(shí)施例雖顯示差和運(yùn)算電路Butterfly、旋轉(zhuǎn)運(yùn)算電路Rotator等各種模塊以便于說(shuō)明，然而，本發(fā)明并不限定于此；亦即，這些模塊內(nèi)的組成要件(例如加/減法器、乘法器)可以是分開(kāi)形成的，其不一定要位于相鄰區(qū)域。此外，本實(shí)施例雖以一維的1×8信號(hào)處理為例，然而本發(fā)明可以視需要將維度大小予以擴(kuò)大或縮小。再者，本實(shí)施例雖以影像解壓縮為例，然而本發(fā)明可以適用于其他的應(yīng)用領(lǐng)域及其他的信號(hào)型態(tài)。
圖示的IDCT電路共分為四個(gè)階段(stage)-stage 1至stage4，各組成要件之間依照前述Toeffler演算法來(lái)連接，茲將各階段的輸入/輸出關(guān)系列表如下第一階段電路stage 1


第二階段電路stage 2

第三階段電路stage 3


第四階段電路stage 4

在本實(shí)施例中，利用軟件模型(model)方式來(lái)模擬如圖2所示的硬件架構(gòu)(例如乘法器、加/減法器)。在此軟件模型的模擬過(guò)程中，通過(guò)限制改變軟件模型中的資源大小(例如改變信號(hào)的位數(shù)大小)來(lái)模擬各種硬件組合架構(gòu)，借此找出運(yùn)算長(zhǎng)度(亦即信號(hào)的小數(shù)部分的位長(zhǎng)度)最小的加/減法器及乘法器，并且能夠保有影像不會(huì)受到失真。在本實(shí)施例中，依照IEEE1180-1990的精準(zhǔn)度標(biāo)準(zhǔn)(Discrete Cosine Transform AccuracyTest)來(lái)確保所模擬出來(lái)的架構(gòu)仍能保有影像該有的品質(zhì)。根據(jù)此軟件模型的模擬結(jié)果，得到如圖2所示的最佳IDCT電路，其使用20位的加/減法器、20×15位及19×15位的乘法器；亦即，以20位的差和運(yùn)算電路Butterfly、20×15位的第一旋轉(zhuǎn)運(yùn)算電路Rotator6、19×15位的第二旋轉(zhuǎn)運(yùn)算電路Rotator3、第三旋轉(zhuǎn)運(yùn)算電路Rotator1來(lái)實(shí)現(xiàn)IDCT的演算；輸入信號(hào)TMEMCONTn_DO(n為0至7)為20位，其中14位為整數(shù)部分，6位為小數(shù)部分。借此，可以有效減少電路的面積，有利于集成電路系統(tǒng)的集成度；再者，也可以讓關(guān)鍵路徑(critical path)變短(亦即，減少最長(zhǎng)路徑的運(yùn)算所需時(shí)間)，有利于增加運(yùn)算速度，甚至達(dá)到即時(shí)運(yùn)算的目的。
此外，為了更進(jìn)一步減少關(guān)鍵路徑(critical path)的長(zhǎng)度，于圖2所顯示IDCT電路的一些路徑中插入管線(pipeline)電路。例如，于第一差和運(yùn)算電路Butterfly 1之后，以及第七差和運(yùn)算電路Butterfly 7、第八差和運(yùn)算電路Butterfly 8、第九差和運(yùn)算電路Butterfly 9、第十差和運(yùn)算電路Butterfly 10之前分別插入管線電路。通過(guò)管線電路的使用，讓IDCT的四個(gè)階段stage 1-4的運(yùn)算可以于系統(tǒng)的一個(gè)周期(cycle)內(nèi)即可完成。
圖3A、圖3B、圖3C、圖3D分別顯示差和運(yùn)算電路Butterfly、第一旋轉(zhuǎn)運(yùn)算電路Rotator6、第二旋轉(zhuǎn)運(yùn)算電路Rotator3/第三旋轉(zhuǎn)運(yùn)算電路Rotator1、常數(shù)乘法兼位刪減電路MUL SQRT2&SHRINK的細(xì)部電路圖。圖3A所示的差和運(yùn)算電路Butterfly包括一減法器SUB及一加法器ADD，分別將輸入信號(hào)BFLY0DI、BFLY1DI進(jìn)行減法及加法運(yùn)算，以得到輸出信號(hào)BEFLY0DO、BEFLY1DO。此差和運(yùn)算電路Butterfly對(duì)應(yīng)至前述Toeffler演算法當(dāng)中的butterfly運(yùn)算*x1＝x-y；
*y1＝x+y；其中x、y為差和運(yùn)算電路的輸入信號(hào)，*x1、*y1為差和運(yùn)算電路的輸出信號(hào)。
圖3B所示的第一旋轉(zhuǎn)運(yùn)算電路Rotator6包括三個(gè)20位加法器ADD、三個(gè)20×15位乘法器MUL；其中一個(gè)加法器ADD位于第一級(jí)，三個(gè)乘法器MUL位于第二級(jí)，二個(gè)加法器ADD位于最后一級(jí)。這些組成要件或電路之間的連接依照前述Toeffler演算法。此外，于乘法器之后使用一位刪減電路SHRINK，用以將部分小數(shù)部分位刪除(在本實(shí)施例中將總位數(shù)由35位刪減至20位)。為了減少信號(hào)處理的等待時(shí)間以進(jìn)一步減少關(guān)鍵路徑(critical path)的長(zhǎng)度，因而于乘法器MUL與位刪減電路SHRINK之間插入管線電路pipeline，其可以由暫存器組成，并受控于時(shí)脈信號(hào)VDUCLK。圖3B所示的第一旋轉(zhuǎn)運(yùn)算電路Rotator6輸入20位的輸入信號(hào)ROTATORXDI、ROTATORYDI；輸出20位的輸出信號(hào)ROT_SHRINK6XDO、ROT_SHRINK6YDO；C6_COS、C6_SMC、C6_NSPC則分別代表Toeffler演算法中的輸入?yún)?shù)c×cos(k×M_PI/16)、c×(sin(k×M_PI/16)-cos(k×M_PI/16))、c×(-(sin(k×M_PI/16)+cos(k×M_PI/16)))，其中k為6；這些輸入?yún)?shù)為15位，其中2位為整數(shù)部分，13位為小數(shù)部分。
圖3C所示的第二旋轉(zhuǎn)運(yùn)算電路Rotator3/第三旋轉(zhuǎn)運(yùn)算電路Rotator1的細(xì)部電路架構(gòu)組成及輸出入信號(hào)類(lèi)似于圖3B的第一旋轉(zhuǎn)運(yùn)算電路Rotator6，唯，管線電路pipeline是插入于輸入信號(hào)端點(diǎn)。圖3C的第二旋轉(zhuǎn)運(yùn)算電路/第三旋轉(zhuǎn)運(yùn)算電路Rotator3/Rotator 1輸入20位的輸入信號(hào)ROTATORXDI、ROTATORYDI；輸出20位的輸出信號(hào)ROT_SHRINK31XD O、ROT_SHRINK31YDO；CX_COS、CX_SMC、CX_NSPC則分別代表Toeffler演算法中的輸入?yún)?shù)c×cos(k×M_PI/16)、c×(sin(k×M_PI/16)-cos(k×M_PI/16))、c×(-(sin(k×M_PI/16)+cos(k×M_PI/16)))，其中k為3或1；這些輸入?yún)?shù)為15位，其中2位為整數(shù)部分，13位為小數(shù)部分。
其中上述輸入?yún)?shù)中的c為隨著k值變動(dòng)，當(dāng)k為6時(shí)，c等于；而當(dāng)k為1或3時(shí)，c等于1，另，M_PI為一圓周率常數(shù)。
圖3 D所示的常數(shù)乘法兼位刪減電路MUL_SQRT2&SHRINK包括有二乘法器MUL，分別接收輸入信號(hào)XDI、YDI，并分別乘以常數(shù)；乘法器的乘積再經(jīng)由位刪減電路SHRINK將部分小數(shù)部分位刪除(在本實(shí)施例中將總位數(shù)由35位刪減至20位)，最后得到輸出信號(hào)XDO、YDO。圖3D的常數(shù)乘法兼位刪減電路MUL SQRT2&SHRINK輸入20位的輸入信號(hào)XDI、YDI；輸出20位的輸出信號(hào)XDO、YDO；SQRT2則代表常數(shù)，由15位表示，其中2位為整數(shù)部分，13位為小數(shù)部分。
圖4顯示本發(fā)明另一實(shí)施例的IDCT電路架構(gòu)圖。此實(shí)施例的組成要件及其連接關(guān)系類(lèi)似于圖2的IDCT電路，然而于本實(shí)施例中，管線電路則予以省略。與圖2較大的不同在于，本實(shí)施例使用24位的加/減法器、24×16位的乘法器；亦即，以24位的差和運(yùn)算電路Butterfly、24×16位的第一旋轉(zhuǎn)運(yùn)算電路Rotator6、第二旋轉(zhuǎn)運(yùn)算電路Rotator3、第三旋轉(zhuǎn)運(yùn)算電路Rotator1來(lái)實(shí)現(xiàn)IDCT的演算；輸入信號(hào)DIN_n(n為0至7)為24位，其中8位為整數(shù)部分，16位為小數(shù)部分；輸入?yún)?shù)為16位，其中4位為整數(shù)部分，12位為小數(shù)部分。相較于圖2，圖4所示的IDCT電路具有較高的精準(zhǔn)度，但是占用較大的電路面積，且關(guān)鍵路徑也較長(zhǎng)；再者，如果未使用管線電路，則IDCT四個(gè)階段stage 1-stage 4的運(yùn)算需于系統(tǒng)的二個(gè)周期(cycle)內(nèi)完成。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下101可變長(zhǎng)度譯碼器(VLD)102逆量化(inverse quantization，QP-1)103逆離散余弦變換(IDCT)104移動(dòng)估算(motion estimator，MC)105幀緩存器106回路濾波器Butterfly差和運(yùn)算電路Rotator旋轉(zhuǎn)運(yùn)算電路MUL SQRT2&SHRINK常數(shù)乘法兼位刪減電路TMEMCONTn_DO(n為0至7)輸入信號(hào)(圖2)DATAPATHn_DO(n為0至7)輸出信號(hào)(圖2)Zn[m](n為1至4，m為0至7)第n階段輸出信號(hào)(圖2)SUB減法器ADD加法器MUL乘法器BFLY0DI、BFLY1DI輸入信號(hào)(圖3A)BEFLY0DO、BEFLY1DO輸出信號(hào)(圖3A)pipeline管線電路SHRINK位刪減電路ROTATORXDI、ROTATORYDI輸入信號(hào)(圖3B、圖3C)ROT_SHRINK6XDO、ROT_SHRINK6YDO輸出信號(hào)(圖3B)C6_COS、C6_SMC、C6_NSPC輸入?yún)?shù)(圖3B)VDUCLK時(shí)脈信號(hào)(圖3B、圖3C)
ROT_SHRINK31XDO、ROT_SHRINK31YDO輸出信號(hào)(圖3C)CX_COS、CX_SMC、CX_NSPC輸入?yún)?shù)(圖3C)XDI、YDI輸入信號(hào)(圖3D)XDO、YDO輸出信號(hào)(圖3D)SQRT2常數(shù)
權(quán)利要求
1.一種逆離散余弦變換電路，其特征在于，包括第一階段電路，包括第一差和運(yùn)算電路、第一旋轉(zhuǎn)運(yùn)算電路、常數(shù)乘法兼位刪減電路、第二差和運(yùn)算電路，分別接收各輸入信號(hào)，以產(chǎn)生多個(gè)第一階段輸出信號(hào)；第二階段電路，包括第三差和運(yùn)算電路、第四差和運(yùn)算電路、第五差和運(yùn)算電路、第六差和運(yùn)算電路，分別接收該多個(gè)第一階段輸出信號(hào)，以產(chǎn)生多個(gè)第二階段輸出信號(hào)；第三階段電路，包括第二旋轉(zhuǎn)運(yùn)算電路、第三旋轉(zhuǎn)運(yùn)算電路，分別接收該多個(gè)第二階段輸出信號(hào)，以產(chǎn)生多個(gè)第三階段輸出信號(hào)；第四階段電路，包括第七差和運(yùn)算電路、第八差和運(yùn)算電路、第九差和運(yùn)算電路、第十差和運(yùn)算電路，分別接收該多個(gè)第三階段輸出信號(hào)，以產(chǎn)生多個(gè)輸出信號(hào)；及多個(gè)管線電路，分別位于該第七差和運(yùn)算電路、第八差和運(yùn)算電路、第九差和運(yùn)算電路、第十差和運(yùn)算電路的前端，及該第一差和運(yùn)算電路的后端。
2.根據(jù)權(quán)利要求1所述的逆離散余弦變換電路，其特征在于，上述的差和運(yùn)算電路執(zhí)行下列運(yùn)算*x1＝x-y；*y1＝x+y；其中x、y為差和運(yùn)算電路的輸入信號(hào)，*x1、*y1為差和運(yùn)算電路的輸出信號(hào)。
3.根據(jù)權(quán)利要求2所述的逆離散余弦變換電路，其特征在于，上述各差和運(yùn)算電路的輸入信號(hào)、輸出信號(hào)為20位，或輸入信號(hào)、輸出信號(hào)為24位。
4.根據(jù)權(quán)利要求1所述的逆離散余弦變換電路，其特征在于，上述的第一旋轉(zhuǎn)運(yùn)算電路、第二旋轉(zhuǎn)運(yùn)算電路或第三旋轉(zhuǎn)運(yùn)算電路包括第一級(jí)電路，包括一加法器；第二級(jí)電路，包括三個(gè)乘法器；及最后一級(jí)電路，包括二個(gè)加法器；其中上述的第一旋轉(zhuǎn)運(yùn)算電路執(zhí)行下列運(yùn)算t＝c×cos(k×M_PI/16)×(x+y)；*x1＝c×(-(sin(k×M_PI/16)+cos(k×M_PI/16)))×y+t；*y1＝c×(sin(k×M_PI/16)-cos(k×M_PI/16))×x+t；其中，x、y為第一旋轉(zhuǎn)運(yùn)算電路的輸入信號(hào)，*x1、*y1為第一旋轉(zhuǎn)運(yùn)算電路的輸出信號(hào)，第一旋轉(zhuǎn)運(yùn)算電路的k為6，第二旋轉(zhuǎn)運(yùn)算電路的k為3，第三旋轉(zhuǎn)運(yùn)算電路的k為1，c隨著k值變動(dòng)，M_PI為一圓周率常數(shù)。
5.根據(jù)權(quán)利要求4所述的逆離散余弦變換電路，其特征在于，上述該些旋轉(zhuǎn)運(yùn)算電路的輸入信號(hào)、輸出信號(hào)為20位，且輸入?yún)?shù)c×cos(k×M_PI/16)、c×(sin(k×M_PI/16)-cos(k×M_PI/16))、c×(-(sin(k×M_PI/16)+cos(k×M_PI/16)))為15位，包括2位的整數(shù)部分，13位的小數(shù)部分。
6.根據(jù)權(quán)利要求4所述的逆離散余弦變換電路，其特征在于，上述該些旋轉(zhuǎn)運(yùn)算電路的輸入信號(hào)、輸出信號(hào)為24位，且輸入?yún)?shù)c×cos(k×M_PI/16)、c×(sin(k×M_PI/16)-cos(k×M_PI/16))、c×(-(sin(k×M_PI/16)+cos(k×M_PI/16)))為16位，包括4位的整數(shù)部分，12位的小數(shù)部分。
7.根據(jù)權(quán)利要求4所述的逆離散余弦變換電路，其特征在于，更包括位刪減電路，位于該三個(gè)乘法器之后，用以將部分小數(shù)部分的位刪除且將總位數(shù)由35位刪減至20位。
8.根據(jù)權(quán)利要求7所述的逆離散余弦變換電路，其特征在于，更包括管線電路，位于該三個(gè)乘法器與該位刪減電路之間。
9.根據(jù)權(quán)利要求4所述的逆離散余弦變換電路，其特征在于，更包括管線電路，位于該第二旋轉(zhuǎn)運(yùn)算電路或第三旋轉(zhuǎn)運(yùn)算電路的輸入端點(diǎn)。
10.根據(jù)權(quán)利要求1所述的逆離散余弦變換電路，其特征在于，上述的常數(shù)乘法兼位刪減電路包括二個(gè)乘法器，分別將輸入信號(hào)乘以常數(shù)；以及一位刪減電路，將部分小數(shù)部分位刪除；其中上述的位刪減電路將總位數(shù)由35位刪減至20位，而上述的常數(shù)由15位表示，其中2位為整數(shù)部分，13位為小數(shù)部分。
全文摘要
一種逆離散余弦變換電路，由十個(gè)差和運(yùn)算電路、三個(gè)旋轉(zhuǎn)運(yùn)算電路、一常數(shù)乘法電路所組成，其依照Toeffler演算法互相連接。于其中一實(shí)施例，使用20位的差和電路、一20×15位的旋轉(zhuǎn)運(yùn)算電路、二個(gè)19×15的旋轉(zhuǎn)運(yùn)算電路、一20×15的常數(shù)乘法電路，本發(fā)明所述的逆離散余弦變換電路，可以有效減少電路面積、減少關(guān)鍵路徑長(zhǎng)度及保有影像品質(zhì)。
文檔編號(hào)G06F17/14GK101087418SQ20071011249
公開(kāi)日2007年12月12日 申請(qǐng)日期2007年6月28日 優(yōu)先權(quán)日2007年6月28日
發(fā)明者林啟政 申請(qǐng)人:威盛電子股份有限公司